专利名称：Usb11设备接口的免晶振简易实现电路的制作方法
技术领域：
本实用新型涉及USB接口应用，具体涉及一种应用于USBl I设备接口的免晶振实现电路。
背景技术：
随着工艺和技术的进步，USB系列接口的第四代——USB3.0技术也趋于成熟，但是很多应用领域，由于对数据传输速率要求不高，还需要用到USB1.1接口。USB1.1接口电路设计的低门槛化趋势，必然带来越来越激烈的价格竞争与性能竞争，其成本缩减已成为USB1.1相关产品成本缩减的重要一环。USB1.1设备接口在大多数应用中，需要一颗高质量的晶振作为输入时钟源，产生高精度的系统时钟。高质量晶振的成本在USB1.1设备接口的整体成本中占据了很大的比重，为了明显地缩减其设计成本，各种应用于USB1.1设备接口的免晶振方案应运而生。USB1.1设备接口现行的免晶振方案主要包括:基准时钟校准法、外部器件校准法、量产写入校准法等。这些方案共同的缺陷是:在频率校准之后随着外部环境的变化，系统时钟会产生不可忽视的频率偏移，这将导致USB1.1设备接口具有较差的兼容性；同时，必需的测试步骤也增加了测试成本,不利于整体成本的缩减。
发明内容本实用新型的目的是，提供一种应用于USBll设备接口的免晶振简易实现电路。该电路可以为USB1.1设备接口节省外部晶振，同时能够满足典型的性能需求，并且实现方法非常简单，最大程度地缩减了设计成本。本实用新型采用的技术方案为，一种应用于USBll设备接口的免晶振简易实现电路，其特征在于:所述免晶振简易实现电路包括一高频振荡器、一采样时钟分频器、一USB1.1数据接收器、一 USB1.1数据状态机、一 USB1.1内建时钟判决器、一 Delta_Sigma分频器。所述高频振荡器的一 IA输出端与所述采样时钟分频器的一 2A输入端相连；所述采样时钟分频器的一 2B输入端与USB1.1模式控制信号SPEED相连，所述采样时钟分频器的一 2C输出端与所述USB1.1数据状态机的一 4A输入端以及所述USB1.1内建时钟判决器的一 5A输入端相连；所述USB1.1数据接收器的一 3A输入端与数据总线DP信号相连，所述USB1.1数据接收器的一 3B输入端与数据总线DM信号相连，所述USB1.1数据接收器的一 3C输出端与所述USB1.1数据状态机的一 4D输入端相连，所述USB1.1数据接收器的一3D输出端与所述USB1.1数据状态机的一 4C输入端相连，所述USB1.1数据接收器的一 3E输出端与所述USB1.1数据状态机的一 4B输入端相连；所述USB1.1数据状态机的一 4E输入端与所述USB1.1内建时钟判决器的一 5B输入端相连；所述USB1.1内建时钟判决器的一5C输出端与所述Delta_Sigma分频器的一 6C输入端相连；所述Delta_Sigma分频器的一6B输出端为系统时钟CLK_SYS。[0008]本实用新型提供了一种简易的USBll设备接口免晶振实现电路。与传统技术相t匕，本实用新型在获得较高性能的同时，用尽可能省的成本实现了 USB1.1设备接口的免晶振技术，最大程度地满足了 USB1.1接口设计中对于低成本的需求，在USB接口的免晶振设计领域中具有革命性的突破。
图1为本实用新型免晶振简易实现电路的结构框图。图1中:1.高频振荡器；2.采样时钟分频器；3.USB1.1数据接收器；4.USB1.1数据状态机；5.USB1.1内建时钟判决器；6.Delta_Sigma分频器。
具体实施方式
以下结合附图和具体实施方式
对本实用新型作进一步阐述。见图1，本实用新型中的免晶振简易实现电路包括:高频振荡器(I)、采样时钟分频器(2)、USB1.1数据接收器(3)、USB1.1数据状态机(4)、USB1.1内建时钟判决器(5)和Delta_Sigma 分频器(6)。高频振荡器(I)的IA输出端与采样时钟分频器(2)的2A输入端相连；采样时钟分频器(2)的2B输入端与USB1.1模式控制信号SPEED相连，所述采样时钟分频器(2)的2C输出端与USB1.1数据状态机(4)的4A输入端以及USB1.1内建时钟判决器(5)的5A输入端相连；USB1.1数据接收器(3)的3A输入端与数据总线DP信号相连，USB1.1数据接收器
(3)的3B输入端与数据总线DM信号相连，USB1.1数据接收器(3)的3C输出端与USB1.1数据状态机(4)的4D输入端相连，USB1.1数据接收器(3)的3D输出端与USB1.1数据状态机(4)的4C输入端相连，USB1.1数据接收器(3)的3E输出端与USB1.1数据状态机(4)的4B输入端相连；USB1.1数据状态机(4)的4E输入端与USB1.1内建时钟判决器(5)的5B输入端相连；USB1.1内建时钟判决器(5)的5C输出端与Delta_Sigma分频器(6)的6C输入端相连；Delta_Sigma分频器(6)的6B输出端为系统时钟CLK_SYS。高频振荡器(I)在本实用新型中所起的作用为:提供一高频时钟信号，该信号经由Delta_Sigma分频器(6)后产生系统时钟CLK_SYS，此时钟在动态校准模式下具有较高的精度，可以满足USB1.1设备接口对于时钟精度的需求。另一方面，高频振荡器(I)生成的高频时钟信号送入采样时钟分频器(2)，为后续动态校准过程提供采样时钟。为了满足免晶振设计中对于系统时钟精度的要求，高频振荡器(I)的输出时钟频率一般设计为250MHz以上。采样时钟分频器(2)区分USB1.1设备接口的工作模式，当USB1.1设备作为低速设备使用时，模式控制信号SPEED为低电平，采样时钟分频器(2 )对高频振荡器(I)送入的高频时钟进行8分频，然后作为USB1.1数据状态机(4)的采样时钟和USB1.1内建时钟判决器(5)的判决时钟；当USB1.1设备作为全速设备使用时，模式控制信号SPEED为高电平，高频振荡器(I)产生的高频时钟直接作为USB1.1数据状态机(4)的采样时钟和USB1.1内建时钟判决器(5)的判决时钟。USB1.1数据接收器(3) —般包括一个USB1.1差分数据接收器和两个USB1.1单端接收器，USB1.1差分数据接收器接收DP/DM差分信号，得到主机发送来的差分数据作为USB1.1数据接收器(3)的3C端；两个USB1.1单端接收器分别接收主机发送来的单端信号DP和DM，接收到得单端数据分别作为USB1.1数据接收器(3)的3D端与3E端。上述差分数据和单端数据为USB1.1数据状态机(4)提供了主机发送来的有效数据信息。USB1.1数据状态机(4)对USB1.1数据接收器(3)送来的有效数据信息进行处理，处理过程中，采样时钟分频器(2)的2C端送入信号作为采样时钟，解析出有效数据信息中携带的特征信息KEY_W0RD并送入USB1.1内建时钟判决器(5)。KEY_W0RD的有效解析是本实用新型中免晶振技术实现的关键之一，当USB1.1设备作为低速设备使用时，KEY_W0RD —般为数据包包头“JKJKJKJJ”;当USB1.1设备作为全速设备使用时，KEY_W0RD可以为数据包包头“KJKJKJKK”，也可以为主机发送来的同步包关键字。USB1.1内建时钟判决器(5)以计数KEY_W0RD时间长度或其间隔时间长度为基准时间，判断出判决时钟的频率区间。当USB1.1设备作为低速设备使用时，KEY_W0RD —般为数据包包头“ JKJKJKJJ”，则基准时间为“ JKJKJKJJ”的时间长度。当USB1.1设备作为全速设备使用时，KEY_W0RD若为数据包包头“KJKJKJKK”，则基准时间为“KJKJKJKK”的时间长度；KEY_W0RD若为主机发送来的同步包关键字，则基准时间为相邻关键字的时间间隔。因为KEY_W0RD来源于主机发送来的数据信息，因此其时间长度或间隔时间长度可以作为基准时间使用，USB1.1内建时钟判决器(5)通过内部运算机制生成小数分频数送入Delta_Sigma分频器(6)。Delta_Sigma分频器(6)接收USB1.1内建时钟判决器(5)判决生成的小数分频数，用该小数分频数对高频振荡器(I)的生成时钟进行分频，由于小数分频数精度很高，所以可以产生精度较高的系统时钟CLK_SYS供USB1.1设备接口使用。免晶振实现的动态过程包括:USB1.1数据接收器(3)接收主机发送来的数据，USB1.1数据状态机(4)解析出接收数据的KEY_W0RD，然后USB1.1内建时钟判决器(5)以KEY_W0RD时间长度或间隔时间长度最为基准时间，通过内部运算产生小数分频数送入Delta_Sigma分频器(6),最后Delta_Sigma分频器(6)对高频振荡器(I)的生成时钟进行相应的Delta_Sigma小数分频。上述过程是动态进行的，因此在实现高精度系统时钟的同时，使时钟频率不受环境因素变化的干扰。由于免晶振实现过程中只用到高频振荡器、数据接收器和一些数字逻辑，没有用到占用版图面积较多的锁相环电路，因此具有非常低的设计成本，与传统免晶振电路相比，本实用新型用最低的设计成本实现了较高性能的免晶振技术，在USB1.1设备接口成本缩减的需求上获得了突破。
权利要求1.一种应用于USBll设备接口的免晶振简易实现电路,其特征在于:所述免晶振简易实现电路包括一高频振荡器、一采样时钟分频器、一 USB1.1数据接收器、一 USB1.1数据状态机、一 USB1.1内建时钟判决器、一 Delta_Sigma分频器。
2.如权利要求1中所述的内建晶振实现电路，其特征在于:所述高频振荡器的一IA输出端与所述米样时钟分频器的一 2A输入端相连；所述米样时钟分频器的一 2B输入端与USB1.1模式控制信号SPEED相连，所述采样时钟分频器的一 2C输出端与所述USB1.1数据状态机的一 4A输入端以及所述USB1.1内建时钟判决器的一 5A输入端相连；所述USB1.1数据接收器的一 3A输入端与数据总线DP信号相连，所述USB1.1数据接收器的一 3B输入端与数据总线DM信号相连，所述USB1.1数据接收器的一 3C输出端与所述USB1.1数据状态机的一 4D输入端相连，所述USB1.1数据接收器的一 3D输出端与所述USB1.1数据状态机的一 4C输入端相连，所述USB1.1数据接收器的一 3E输出端与所述USB1.1数据状态机的一 4B输入端相连；所述USB1.1数据状态机的一 4E输入端与所述USB1.1内建时钟判决器的一 5B输入端相连；所述USB1.1内建时钟判决器的一 5C输出端与所述Delta_Sigma分频器的一 6C输入端相连；所述Delta_Sigma分频器的一 6B输出端为系统时钟CLK_SYS。
专利摘要一种USB11设备接口的免晶振简易实现电路，所述免晶振简易实现电路包括一高频振荡器、一采样时钟分频器、一USB1.1数据接收器、一USB1.1数据状态机、一USB1.1内建时钟判决器和一Delta_Sigma分频器。所述高频振荡器提供高频时钟，所述USB1.1数据接收器接收主机发送来的有效信息，由所述USB1.1数据状态机解析出特征信息，然后所述USB1.1内建时钟判决器以特征信息的时间长度或时间间隔为基准时钟，通过运算动态调整所述Delta_Sigma分频器的分频数，最终产生高精度的内建系统时钟。本实用新型在获得较高性能的同时，用尽可能省的成本实现了USB1.1设备接口的免晶振技术，最大程度地满足了USB1.1接口设计中对于低成本的需求。
文档编号H03L7/18GK202978897SQ20122063036
公开日2013年6月5日 申请日期2012年11月26日 优先权日2012年11月26日
发明者不公告发明人 申请人:成都锐成芯微科技有限责任公司