一种稳定的压控晶振电路的制作方法
【专利摘要】本发明涉及电路板开发领域，公开了一种稳定的压控晶振电路。所述提供的稳定的压控晶振电路，可调电阻RX1的两端分别连接稳压单元的第一端和第二端，稳压单元提供稳定电压，并通过可调电阻RX1为压控晶振芯片提供稳定的可控电压，从而在调节过程中时钟信号的频率不易出现波动，方便实用。
【专利说明】—种稳定的压控晶振电路
[0001]
【技术领域】
[0002]本发明涉及电路板开发领域，具体地，涉及一种稳定的压控晶振电路。
【背景技术】
[0003]电路板又名印刷线路板，是一种将多个芯片或器件组合在一起实现目标功能的集成板。现有电路板多为数字电路板，因此需要晶振电路提供时钟信号，以使电路板上的数字芯片高速的处理数据。在实际电路板开发过程中，有时需要调节晶振电路的时钟信号频率。针对这种情况，通常采用压控晶振的方式，即通过外加可控电压调整压控晶振芯片的晶振频率(一般是将外加可控电压加到压控晶振芯片内部的变容二极管上，通过改变变容二极管的电容值来达到改变频率的效果)。
[0004]在上述时钟信号频率可调的晶振电路中，一般结构是压控晶振芯片的电压控制端外接可调电阻的调节端，可调电阻的第一端连接直流电压源(例如5V供电电压)，可调电阻的第二端接地，通过移动可调电阻的调节端，改变可变电压的分压情况，从而提供外加可控电压。在实际电路板中，由于线路串扰的问题，直流电压源提供的电压可能并不稳定，使得在调节过程中时钟信号的频率容易出现波动，不易快速调节至目标频率。
[0005]针对上述目前晶振电路中调节不稳定的问题，需要提供一种稳定的压控晶振电路，能够提供稳定的可控电压，在调节过程中时钟信号的频率不易出现波动，方便实用。
【发明内容】
[0006]针对上述目前晶振电路中调节不稳定的问题，本发明提供了一种稳定的压控晶振电路，能够提供稳定的可控电压，在调节过程中时钟信号的频率不易出现波动，方便实用。
[0007]本发明采用的技术方案，提供了一种稳定的压控晶振电路，其特征在于，包括:稳压单元，压控晶振芯片，旁路单元，可调电阻RX1，电阻R1，电阻R2和电阻R3 ;稳压单元的第一端连接可调电阻RXl的第一端和电阻Rl的第一端，稳压单元的第二端连接可调电阻RXl的第二端，电阻Rl的第二端连接可调电阻RXl的滑动端和电阻R2的第一端，电阻R2的第二端接地，可调电阻RXl的滑动端连接压控晶振芯片的电压控制端；旁路单元的第一端连接第一直流电压源VCC1，旁路单元的第二端连接压控晶振芯片的电源输入端，压控晶振芯片的接地端接地，压控晶振芯片的输出端连接电阻R3的第一端，电阻R3的第二端输出时钟信号。
[0008]具体的，所述稳压单元包括:低压差电压调节器，电容Cl，电容C2，电容C3，极性电容PC1，极性电容PC2和极性电容PC3 ;低压差电压调节器的输入端连接第二直流电压源VCC2，低压差电压调节器同时连接电容Cl的第一端，电容Cl的第二端接地，极性电容PCl的阳极连接电容Cl的第一端，极性电容PCl的阴极接地，极性电容PC2的阳极连接电容Cl的第一端，极性电容PC2的阴极接地，低压差电压调节器的接地端接地，低压差电压调节器的输出端连接稳压单元的第一端，稳压单元的第一端和第二端之间并联电容C2和电容C3，极性电容PC3的阳极连接稳压单元的第一端，极性电容PC3的阴极连接稳压单元的第二端。
[0009]具体的，所述旁路单元包括:电容C4，电容C5，电容C6和电感LI ；
旁路单元的第一端连接电容C4的第一端和电感LI的第一端，电容C4的第二端接地，电感LI的第二端连接旁路单元的第二端和电容C5的第一端，电容C5的第二端接地，电容C5的两端并联电容C6。
[0010]综上，采用本发明所述提供的稳定的压控晶振电路，可调电阻RXl的两端分别连接稳压单元的第一端和第二端，稳压单元提供稳定电压，并通过可调电阻RXl为压控晶振芯片提供稳定的可控电压，从而在调节过程中时钟信号的频率不易出现波动，方便实用。
【专利附图】
【附图说明】
[0011]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1是本发明实施例提供的稳定的压控晶振电路图。
【具体实施方式】
[0013]以下将参照附图，通过实施例方式详细地描述本发明提供的一种稳定的压控晶振电路。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本发明，但并不构成对本发明的限定。
[0014]本文中描述的各种技术可以用于但不限于电路板开发领域，还可以用于其它类似领域。
[0015]本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示:单独存在A，单独存在B，同时存在A和B三种情况，本文中术语“或/和”是描述另一种关联对象关系，表示可以存在两种关系，例如，A或/和B，可以表示:单独存在A，单独存在A和B两种情况，另外，本文中字符“/”，一般表示前后关联对象是一种“或”关系。
[0016]实施例一，图1示出了本实施例提供的稳定的压控晶振电路图。所述稳定的压控晶振电路，其特征在于，包括:稳压单元，压控晶振芯片，旁路单元，可调电阻RX1，电阻Rl，电阻R2和电阻R3 ;稳压单元的第一端连接可调电阻RXl的第一端和电阻Rl的第一端，稳压单元的第二端连接可调电阻RXl的第二端，电阻Rl的第二端连接可调电阻RXl的滑动端和电阻R2的第一端，电阻R2的第二端接地，可调电阻RXl的滑动端连接压控晶振芯片的电压控制端；旁路单元的第一端连接第一直流电压源VCC1，旁路单元的第二端连接压控晶振芯片的电源输入端，压控晶振芯片的接地端接地，压控晶振芯片的输出端连接电阻R3的第一端，电阻R3的第二端输出时钟信号。在所述晶振电路结构中，可调电阻RXl的两端分别连接稳压单元的第一端和第二端，稳压单元提供稳定电压，并通过可调电阻RXl为压控晶振芯片提供稳定的可控电压，从而在调节过程中时钟信号的频率不易出现波动，方便实用。作为优化的，在本实施例中，所述压控晶振芯片为0C14-VAAEGA-50MHZ，电源输入端为VCC端，电压控制端为VC端，接地端为GND端，输出端为OSC端；第一直流电压源VCCl的供电电压为3.3V。可调电阻RXl的最大阻值为1K欧姆，电阻Rl的阻值为4.7K欧姆，电阻R2的阻值为4.7K欧姆，电阻R3的阻值为1K欧姆。
[0017]具体的，所述稳压单元包括:低压差电压调节器，电容Cl，电容C2，电容C3，极性电容PC1，极性电容PC2和极性电容PC3 ;低压差电压调节器的输入端连接第二直流电压源VCC2，低压差电压调节器同时连接电容Cl的第一端，电容Cl的第二端接地，极性电容PCl的阳极连接电容Cl的第一端，极性电容PCl的阴极接地，极性电容PC2的阳极连接电容Cl的第一端，极性电容PC2的阴极接地，低压差电压调节器的接地端接地，低压差电压调节器的输出端连接稳压单元的第一端，稳压单元的第一端和第二端之间并联电容C2和电容C3，极性电容PC3的阳极连接稳压单元的第一端，极性电容PC3的阴极连接稳压单元的第二端。所述低压差电压调节器用于将不同范围的电压转换为稳定的输出电压，连接在低压差电压调节器第一端的电容Cl、极性电容PCl和极性电容PC2作为旁路电容，用于滤除低压差电压调节器输入端的杂散高频信号，而连接在低压电压调剂器第二端的电容Cl，电容C3和极性电容用于滤除在调节过程中由可调电阻RXl产生的杂散高频信号。通过稳压单元，使得可调电阻RXl两端的电压始终处于稳定状态。作为优化的，在本实施例中，所述低压差电压调节器为LM1111_3.3，输入端为INPUT端，输出端为OUTPUT端，接地端为GND端；第二直流电压源VCC2的供电电压为5V。电容Cl的容值为0.1微法，电容C2的容值为0.1微法，电容C3的容值为22微法，极性电容PCl的容值为10微法，极性电容PC2的容值为10微法，极性电容PC3的容值为10微法。
[0018]具体的，所述旁路单元包括:电容C4，电容C5，电容C6和电感LI ;旁路单元的第一端连接电容C4的第一端和电感LI的第一端，电容C4的第二端接地，电感LI的第二端连接旁路单元的第二端和电容C5的第一端，电容C5的第二端接地，电容C5的两端并联电容C6。所述旁路单元用于滤除第一直流电压源VCCl中的杂散高频信号。作为优化的，在本实施例中，所述电容C4的容值为I微法，电容C5的容值为10微法，电容C6的容值为0.1微法，电感LI的电感值为330微亨。
[0019]本实施例提供的稳定的压控晶振电路，可调电阻RXl的两端分别连接稳压单元的第一端和第二端，稳压单元提供稳定电压，并通过可调电阻RXl为压控晶振芯片提供稳定的可控电压，从而在调节过程中时钟信号的频率不易出现波动，方便实用。
[0020]如上所述，可较好的实现本发明。对于本领域的技术人员而言，根据本发明的教导，设计出不同形式的稳定的压控晶振电路并不需要创造性的劳动。在不脱离本发明的原理和精神的情况下对这些实施例进行变化、修改、替换、整合和变型仍落入本发明的保护范围内。
【权利要求】
1.一种稳定的压控晶振电路，其特征在于，包括:稳压单元，压控晶振芯片，旁路单元，可调电阻RX1，电阻R1，电阻R2和电阻R3 ; 稳压单元的第一端连接可调电阻RXl的第一端和电阻Rl的第一端，稳压单元的第二端连接可调电阻RXl的第二端，电阻Rl的第二端连接可调电阻RXl的滑动端和电阻R2的第一端，电阻R2的第二端接地，可调电阻RXl的滑动端连接压控晶振芯片的电压控制端； 旁路单元的第一端连接第一直流电压源VCC1，旁路单元的第二端连接压控晶振芯片的电源输入端，压控晶振芯片的接地端接地，压控晶振芯片的输出端连接电阻R3的第一端，电阻R3的第二端输出时钟信号。
2.如权利要求1所述的一种稳定的压控晶振电路，其特征在于，所述稳压单元包括:低压差电压调节器，电容Cl，电容C2，电容C3，极性电容PC1，极性电容PC2和极性电容PC3 ； 低压差电压调节器的输入端连接第二直流电压源VCC2，低压差电压调节器同时连接电容Cl的第一端，电容Cl的第二端接地，极性电容PCl的阳极连接电容Cl的第一端，极性电容PCl的阴极接地，极性电容PC2的阳极连接电容Cl的第一端，极性电容PC2的阴极接地，低压差电压调节器的接地端接地，低压差电压调节器的输出端连接稳压单元的第一端，稳压单元的第一端和第二端之间并联电容C2和电容C3，极性电容PC3的阳极连接稳压单元的第一端，极性电容PC3的阴极连接稳压单元的第二端。
3.如权利要求1所述的一种稳定的压控晶振电路，其特征在于，所述旁路单元包括:电容C4，电容C5，电容C6和电感LI ； 旁路单元的第一端连接电容C4的第一端和电感LI的第一端，电容C4的第二端接地，电感LI的第二端连接旁路单元的第二端和电容C5的第一端，电容C5的第二端接地，电容C5的两端并联电容C6。
4.如权利要求1所述的一种稳定的压控晶振电路，其特征在于: 所述压控晶振芯片为0C14-VAAEGA-50MHZ，电源输入端为VCC端，电压控制端为VC端，接地端为GND端，输出端为OSC端； 第一直流电压源VCCl的供电电压为3.3V。
5.如权利要求2所述的一种稳定的压控晶振电路，其特征在于: 所述低压差电压调节器为LMl 111_3.3，输入端为INPUT端，输出端为OUTPUT端，接地端为GND 2而； 第二直流电压源VCC2的供电电压为5V。
【文档编号】H03B5/04GK104467673SQ201410677937
【公开日】2015年3月25日 申请日期:2014年11月24日 优先权日:2014年11月24日
【发明者】肖燕, 刘迪俊 申请人:成都盛军电子设备有限公司