专利名称：晶振快速启动电路的制作方法
技术领域：
本发明属于电路领域，涉及模拟集成电路，具体的说是晶振快速启动电路。
背景技术：
晶振电路通常提供整个芯片的时钟，只有产生相对稳定的时钟后，电路才能进行同步初始化。有些电路对从系统接通电源到同步初始化的时间要求很短，这就要求晶振电路能快速启动。
目前通常采用的晶振电路是一个晶振加一个驱动电路，晶振提供180度位相差，驱动电路提供180度位相差，这种电路具有启动速度慢的缺点，对于那些对从系统接通电源到同步初始化的时间要求很短的电路，这种晶振电路并不适合使用。
发明内容
本发明的目的就是是针对目前晶振驱动电路启动速度慢的问题，而提出一种可以明显提高电路启动速度的晶振快速启动电路。
本发明的目的可以通过以下技术方案来实现一种晶振快速启动电路，其组成包括有，晶振放大电路、比较器电路、寄存器电路、反向器电路、开关电路，其组成中还包括有晶振辅助放大电路，晶振放大电路的信号输入端接晶振信号，晶振辅助放大电路的信号输入端通过所述开关电路与晶振放大电路的信号输入端相连，晶振放大电路的信号输出端与晶振辅助放大电路的信号输出端相连，该信号输出端接比较器电路的一个信号输入端，比较器电路的另一个信号输入端接标准信号源，比较器电路的输出端接寄存器电路的时钟输入端，寄存器电路的数据输入端接电源电压，寄存器电路输出端与反相器电路的输入端相连，反相器的输出端则与上述晶振信号通路中的开关电路控制端相连，寄存器电路输出端还与接地开关电路的控制端相连，该接地开关电路串接于接地端与晶振辅放大电路信号输入端之间。
晶振快速启动电路中的晶振辅助放大电路为n型晶体管，n型晶体管的栅极接信号输入端，源极接地，漏极接信号输出端。
本发明技术方案的关键，就是在现有晶振驱动电路中附加一个晶振辅助放大电路。晶振开始时，原放大电路与辅助放大电路一同工作，在两个电路的同时作用下，晶振的幅度可加速放大。当晶振的幅度达到了预定的大小后，自动关掉辅助放大电路，只留原放大电路继续工作。由于原放大电路的放大倍数较低，晶振的幅度很快趋于稳定，这样可大大减小晶振的启动时间。
本发明的优点是有效地减少晶振的启动时间，可以明显提高电路启动速度，同时也适用于对从系统接通电源到同步初始化的时间要求很短的电路。
本发明的的优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释，这些实施例，是参照附图仅作为例子给出的。
图1是本发明晶振快速启动电路实施例的功能框图；图2是本发明实施例中晶振主放大电路的电路图；
图3是本发明实施例中晶振辅助放大电路的电路图；图4是本发明实施例中比较器电路的电路图；图5是本发明实施例中寄存器电路的电路图；图6是本发明实施例中反相器电路的电路图；图7是本发明实施例中开关电路的电路图；图8是本发明实施例中与非门电路的电路图。
具体实施例方式
实施例一图1是本发明晶振快速启动电路实施例的功能框图。晶振放大电路的信号输入端接晶振信号，晶振辅助放大电路的信号输入端通过开关电路与晶振放大电路的信号输入端相连，晶振放大电路的信号输出端与晶振辅助放大电路的信号输出端相连，该信号输出端接比较器电路的一个信号输入端，比较器电路的另一个信号输入端接标准信号源，比较器电路的输出端接寄存器电路的时钟输入端，寄存器电路的数据输入端接电源电压，寄存器电路输出端与反相器电路的输入端相连，反相器的输出端则与上述晶振信号通路中的开关电路控制端相连，寄存器电路输出端还与接地开关电路的控制端相连，该接地开关电路串接于接地端与晶振辅放大电路信号输入端之间。当电源接通后，晶振的幅度很小，信号通路开关电路600处于接通状态，晶振信号同时进入晶振主放大电路100和晶振辅助放大电路200，晶振主放大电路100和晶振辅助放大电路200一同工作，由于两个放大电路同时工作，晶振的幅度可加速被放大。晶振的幅度不断地与一个事先预定的电压值在比较器电路300中进行比较，当晶振的幅度等于预值电压时，比较器电路300输出OUTC要翻转，即比较器的输出由0变为1。这个跳变驱动一个寄存器400而锁定，使得寄存器400的输出由0变到1，寄存器输出的高电平一路经反相器电路500反相，关闭信号通路开关电路600，断开晶振信号与晶振辅助放大电路输入端间的通路，寄存器输出的高电平另一路接通接地开关电路700，使晶振辅助放大电路的信号输入端与接地端VSS相连，这样，晶振辅助放大电路200被关闭，此时只有晶振主放大电路100在工作。为了使晶振的幅度最后能趋于稳定，晶振主放大电路的放大倍数一般较低，因此在它的作用下，晶振的幅度很快趋于稳定，这样的放大电路可大大减小晶振的启动时间。
图2是晶振放大电路，p型晶体管P的源极接电源VDD，栅极接输入端，漏极接输出端；n型晶体管N1的源极接输出端，栅极接电源，漏极接输入端；n型晶体管N2的栅极接输入端，源极接地，漏极接输出端。图中P和N2的尺寸分别为20u/8u和48u/lu，N1的尺寸为0.25u/18u图3是晶振辅助放大电路，图中n型晶体管的栅极接输入端，漏极接输出端，源极接地。晶体管的尺寸为100u/0.18u。
图4是比较器电路，图中p型晶体管P1、P2、P3的源极接电源，p型晶体管P1和P2的栅极与n型晶体管N3的漏极相连，p型晶体管P1的漏极与n型晶体管N3的漏极相连，p型晶体管P2的漏极与n型晶体管N4的漏极相连，p型晶体管P3的栅极与n型晶体管N5的栅极相连，p型晶体管P3的漏极与n型晶体管N5的漏极相连接，n型晶体管N5的栅极与n型晶体管N4的漏极相连，n型晶体管N4的源极与n型晶体管N3的源极相连，并接于n型晶体管N7的漏极，n型晶体管N7的源极接地，n型晶体管N7的的栅极与n型晶体管N6的栅极相连，n型晶体管N6的源极接地。图中，N6和N7的尺寸均为20u/1u，N3和N4的尺寸均为1u/1u，P1和P2的尺寸均为20u/1u，N5的尺寸为0.5u/0.18u，P3的尺寸为40u/0.18u。
图5是寄存器电路，电源通过开关1接与非门1，开关2接在与非门1上，反相器3接在开关2上，反相器3与开关2中间接有开关3，与非门2接在开关3上，并与反相器4相连，反相器4接反相器5，反相器5接输出OUTR，反相器1接在开关1上，开关3接在开关1与反相器1中间，开关4接于开关1和与非门1之间，反相器2一端接开关4，另一端接于与非门1与开关2之间，输出OUTC接反相器1、开关2和开关4。
图6是反相器电路，p型晶体管的源极接电源，栅极接输入端，漏极接输出，n型晶体管的栅极接输入，源极接地，漏极接输出。P晶体管的尺寸为40u/0.18u，N晶体管的尺寸为0.5u/0.18u。
图7是开关电路，p型晶体管与n型晶体管的源极与源极相连，并接输出端，漏极与漏极相连，并接输入端，栅极与栅极相连，p型晶体管的栅极接反相器。P晶体管的尺寸为10u/0.18u，N晶体管的尺寸为10u/0.18u。
图8是与非门电路，n型晶体管N9的源极与n型晶体管N8的漏极相连，n型晶体管N8的源极接地，n型晶体管N9的源极与n型晶体管N8的栅极都接输入，p型晶体管P4、P5的源极接电源，漏极接输出，栅极接输入。P4和P5的尺寸均为0.5u/0.18u，N8和N9的尺寸均为40u/0.18u。
以上附图中，VDD是电源；VSS是地。图4中的IO是外接电流源。
上述各图所描述的电路按图1结构起来即形成一个完整的晶振快速启动电路的电原理图。
本发明还有其它实施方式，凡采用同等替换或等效变换形成的技术方案均落在本发明的保护范围内。
权利要求
1.一种晶振快速启动电路，其组成包括有，晶振放大电路、比较器电路、寄存器电路、反向器电路、开关电路，其特征在于其组成中还包括有晶振辅助放大电路，晶振放大电路的信号输入端接晶振信号，所述晶振辅助放大电路的信号输入端通过所述开关电路与晶振放大电路的信号输入端相连，晶振放大电路的信号输出端与晶振辅助放大电路的信号输出端相连，该信号输出端接比较器电路的一个信号输入端，所述比较器电路的另一个信号输入端接标准信号源，所述比较器电路的输出端接寄存器电路的时钟输入端，寄存器电路的数据输入端接电源电压，寄存器电路输出端与反相器电路的输入端相连，所述反相器的输出端则与上述晶振信号通路中的开关电路控制端相连，所述寄存器电路输出端还与接地开关电路的控制端相连，该接地开关电路串接于接地端与晶振辅助放大电路信号输入端之间。
2.根据权利要求1所述的晶振快速启动电路，其特征在于所述的晶振辅助放大电路为n型晶体管，所述n型晶体管的栅极接信号输入端，源极接地，漏极接信号输出端。
全文摘要
本发明属于电路领域，涉及模拟集成电路，是晶振快速启动电路。该电路的主要特点是，在现有晶振启动电路基础上增加了一个晶振辅助放大电路。晶振开始时，原晶振放大电路与该辅助放大电路一同工作，在两个电路的同时作用下，晶振的幅度可加速放大。当晶振的幅度达到了预定的大小后，自动关掉辅助放大电路，只留原晶振放大电路继续工作。由于原放大电路的放大倍数较低，晶振的幅度很快趋于稳定，这样可大大减小晶振的启动时间。
文档编号H03B1/00GK101072011SQ200610040278
公开日2007年11月14日 申请日期2006年5月12日 优先权日2006年5月12日
发明者于峰崎 申请人:苏州中科集成电路设计中心有限公司