专利名称：石英晶体镀膜电极设计方法
技术领域：
本发明涉及的是石英晶体镀膜电极设计方法，主要应用于SMD型水晶片的电极镀膜加工，属于石英电子元器件制作的技术领域。
背景技术：
目前，移动通讯、消费电子、汽车影音、IT信息等方面均对电子元器件包括晶体提出更小型化的要求，目前尺寸已变为7*5mm、6*3.5mm、5*3.2mm、4.0*2.5mm、3.2*2.5mm甚至更小.由于尺寸的急剧缩小，产品加工过程中出现了很多新的问题，如果仍然按照早期DIP型晶体产品镀膜电极设计的方法，就会出现产品可靠性不良等一系列问题.在石英晶体镀膜工序中，为了得到需要的电极形状，需要定做对应的电极掩膜夹具.现有的掩膜夹具设计只是考虑主电极部分的形状和尺寸，以获得需要的晶体电气参数，如静电容，动电容，阻抗值等等.这种设计方法适用于早期DIP型(双列直插式)晶振产品，随着产品小型化，安装形式也由DIP型转换为SMD型(表面贴装式).虽然只是形式上的改变，但是带来了许多加工方法上的差异，如点胶量的减少，点胶位置的变化以及封装形式的变化。现有的SMD型晶振在点胶工序采用四点点胶法，即先在陶瓷基座的镀金电极上点两个底胶点，然后将镀膜后的晶片放置在两底胶胶点上，同时保证晶片副电极完全接触到胶点，最后在晶片上点两个面胶点，这两个胶点位置刚好连接晶片副电极和两个底胶点.以上的过程全部由自动点胶设备完成，一般情况下，由于受点胶设备定位部分磨损，晶片尺寸的差异，晶片吸放处气压波动等因素的影响，晶片在陶瓷基座内的位置是时刻在变化的.当晶片偏移到一定位置时，就会产生底胶和面胶连接不良甚至不连接的问题，这种问题在后续工序就会表现为晶体阻抗偏大或不振，造成合格率降低和成本的浪费。
发明内容
本发明的目的在于针对上述存在的缺陷，提出一种新的石英晶体镀膜电极的设计方法，从根本上解决底胶和面胶连接不良等问题。在石英晶片的侧面镀上一定厚度的电极，这样即使底胶和面胶完全不连接，也可以保证晶体电气参数不受影响.后续工序的合格率大大提高，成本的消耗大大降低。
本发明的技术解决方案其特征是在制造过程中，首先通过在石英晶片的两面镀上矩形的银或金导电膜，形成使石英晶片的两面镀上一定厚度(100nm～500nm)的电极其次通过导电胶连接电极部分和陶瓷基座，形成可以自由振动的振动子；从而在电路中实现晶体谐振的功能。
本发明的优点通过改变传统镀膜电极的设计，使石英晶片的侧面镀上一定厚度的电极，连接对应的上下电极，从而摆脱对底面胶连接的依赖，即使没有面胶，产品也可以正常有效地工作。产品加工过程合格率大大提高.产品可靠性得到提升。本发明与传统镀膜电极设计方法相比，即使底胶和面胶完全不连接，也可以保证晶体电气参数不受影响，使产品加工过程合格率大大提高.产品可靠性得到提升.
附图1是本发明的设计示意图。
图中的1是石英晶片、2是主电极、3是副电极、4是侧面电极。
具体实施例方式
实施例1在制造过程中，首先通过在石英晶片1的两面及侧面镀上矩形的银导电膜，石英晶片1的侧面电极4的厚度为200nm其次通过导电胶(XA819A)连接电极部分和陶瓷基座(5*3.2尺寸)，形成可以自由振动的振动子；再次经过隧道炉固化、蒸镀法或刻蚀法调频和封装，从而在电路中实现晶体谐振(具体)的功能。
实施例2在制造过程中，首先通过在石英晶片1的两面及侧面镀上矩形的银导电膜，石英晶片1的侧面电极4的厚度为100nm其次通过导电胶(3301F)连接电极部分和陶瓷基座(7*5尺寸)，形成可以自由振动的振动子；再次经过隧道炉固化、蒸镀法或刻蚀法调频和封装，从而在电路中实现晶体谐振(具体)的功能。
权利要求
1.石英晶体镀膜电极设计方法，其特征是一、通过在石英晶片的两面及侧面镀上矩形的银或金导电膜，石英晶片的侧面电极的厚度为50nm～300nm；二、通过导电胶连接电极部分和陶瓷基座，形成可以自由振动的振动子．
全文摘要
本发明是石英晶体镀膜电极设计方法，其特征是在制造过程中，首先通过在石英晶片的两面镀上矩形的银或金导电膜，同时在石英晶片的侧面镀上50nm～250nm厚度的电极其次通过导电胶连接电极部分和陶瓷基座，形成可以自由振动的振动子；再次经过隧道炉固化、蒸镀法或刻蚀法调频和封装，从而在电路中实现晶体谐振的功能。优点在石英晶片的侧面镀上一定厚度的电极，连接对应的上下电极，从而摆脱对底面胶连接的依赖，即使没有面胶，产品也可以正常有效地工作。产品加工过程合格率大大提高。产品可靠性得到提升。本发明与传统镀膜电极设计方法相比，即使底胶和面胶完全不连接，也可保证晶体电气参数不受影响。
文档编号H03H3/02GK1832341SQ20061003959
公开日2006年9月13日 申请日期2006年4月17日 优先权日2006年4月17日
发明者梁生元, 李冬强, 王岩 申请人:南京华联兴电子有限公司