电子电路的制作方法
【专利摘要】本发明提供一种能减低MOSFET的截止时的开关损耗并且能减低冲击电压的电子电路。在母线（61a）中的靠近U相用模块（3）的第一电源端子（31）的部分与母线（64a）中的靠近U相用模块（3）的第二电源端子（32）的部分之间，连接有电容器（91）。在母线（62）中的靠近V相用模块（4）的第一电源端子（41）的部分与母线（65）中的靠近V相用模块（4）的第二电源端子（42）的部分之间，连接有电容器（92）。在母线（63）中的靠近W相用模块（5）的第一电源端子（51）的部分与母线（66）中的靠近W相用模块（5）的第二电源端子（52）的部分之间，连接有电容器（93）。
【专利说明】电子电路
【技术领域】
[0001]本发明涉及三相逆变器(inverter)电路、H桥电路等电子电路。
【背景技术】
[0002]DMOSFET (Double Diffused MOSFET:双扩散型金属氧化物半导体场效应管)等MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor:金属氧化物半导体场效应管)或IGBT (Insulated Gate Bipolar Transistor:绝缘栅双极晶体管)作为三相逆变器电路、H桥电路等电子电路的开关元件使用。经由栅极电阻对MOSFET或IGBT的栅极端子供给栅极驱动信号。
[0003]图5是示出栅极电阻与DMOSFET的截止时的开关损耗(DM0S Eoff)以及冲击电压(surge voltage)的关系、栅极电阻与IGBT的截止时的开关损耗(IGBT Eoff)以及冲击电压的关系的曲线图。
[0004]在IGBT中，截止时的开关损耗对栅极电阻的依赖性低。此外，在IGBT中，相对于栅极电阻的增加，冲击电压的增加量少。与此相对地，在DMOSFET中，通过减小栅极电阻，从而与IGBT相比，能大幅减低截止时的开关损耗。另一方面，在DMOSFET中，当减小栅极电阻时，截止时的漏极电流的变化率di/dt会变大，因此，产生大的冲击电压。
[0005]在下述特许文献I的图4中公开了如下的结构，S卩，在具备6个IGBT的三相逆变器电路中，为了抑制冲击电压，在连接有3相的量的高电平侧IGBT的集电极的单一的直流输入端子P与连接有3相的量的低电平侧IGBT的发射极的单一的直流输入端子N之间，连接有斯奈伯电路(Snubber circuit)。
[0006]现有技术文献 专利文献
专利文献1:特开平7 - 122708号公报。
【发明内容】
[0007]发明要解决的课题
本发明的目的在于，提供一种能减低MOSFET的截止时的开关损耗并且能减低冲击电压的电子电路。
[0008]用于解决课题的方案
本发明的电子电路具备多组以串联方式连接有两个MOSFET的串联电路，在各串联电路的一端连接有第一电源端子，在各串联电路的另一端连接有第二电源端子，所述电子电路具备:一端部与所述各第一电源端子连接，构成用于将所述各第一电源端子连接到电源的一方的端子的外部布线的一部分的第一母线；一端部与所述各第二电源端子连接，构成用于将所述各第二电源端子连接到所述电源的另一方的端子的外部布线的一部分的第二母线；以及按每个所述串联电路设置，连接在经由所述第一电源端子与该串联电路连接的所述第一母线与经由所述第二电源端子与该串联电路连接的所述第二母线之间的斯奈伯电路。所述各斯奈伯电路的一端与对应的所述第一母线中的靠近所述第一电源端子的部分连接，所述各斯奈伯电路的另一端与对应的所述第二母线中的靠近所述第二电源端子的部分连接。
[0009]在本发明中，具备按每个串联电路设置，连接在经由第一电源端子与该串联电路连接的第一母线与经由第二电源端子与该串联电路连接的第二母线之间的斯奈伯电路，因此，能减低在MOSFET截止时施加在该MOSFET的冲击电压。
[0010]此外，斯奈伯电路的一端与对应的第一母线中的靠近第一电源端子的部分连接，因此，能减小第一母线中的斯奈伯电路的连接位置与第一电源端子之间部分的电感。此外，各斯奈伯电路的另一端与对应的第二母线中的靠近第二电源端子的部分连接，因此，能减小第二母线中的斯奈伯电路的连接位置与第二电源端子之间部分的电感。由此，在MOSFET截止的情况下，能减低成为施加在该MOSFET的冲击电压的产生原因的电感(除去被斯奈伯电路吸收能量的电感)。
[0011]在使各斯奈伯电路的与母线的连接位置变化而以施加在截止的MOSFET的冲击电压变为恒定的方式使栅极电阻变化的情况下，成为施加在该MOSFET的冲击电压的产生原因的电感越小，截止时的开关损耗就变得越小。在本发明中，因为能减低所述电感，所以，能减低MOSFET的截止时的开关损耗，并且能减低冲击电压。
[0012]在本发明的一实施方式中，在任意的所述串联电路、连接在其两端的所述第一和第二电源端子、与它们连接的所述第一和第二母线以及连接在它们之间的所述斯奈伯电路的组合中，所述第一母线中的与所述斯奈伯电路的一端的连接点与所述第一电源端子之间部分的电感、所述第二母线中的与所述斯奈伯电路的另一端的连接点与所述第二电源端子之间部分的电感、所述第一电源端子与所述第二电源端子间的所述串联电路的电感的和为40nH以下。
[0013]在该结构中，能将成为在所述组合中的串联电路所包括的两个MOSFET中的任一方截止时施加在截止的MOSFET的冲击电压的产生原因的电感减低为40nH以下，因此，能减低该MOSFET的截止时的开关损耗，并且能减低冲击电压。
[0014]在本发明的一实施方式中，所述斯奈伯电路的一端连接在所述第一母线中的所述第一电源端子侧的一端与相对于所述第一母线中的最接近所述第一电源端子的外端的第一位置在从所述第一电源端子远离的方向上分开第一规定距离的量的第二位置之间。而且，所述第一规定距离以使所述第一母线中的从所述第一位置到所述第二位置的部分的电感为6.25nH的量以下的方式设定。此外，所述斯奈伯电路的另一端连接在所述第二母线中的所述第二电源端子侧的一端与相对于最接近所述第二电源端子的外端的第三位置在从所述第二电源端子远离的方向上分开第二规定距离的量的第四位置之间。而且，所述第二规定距离以使所述第二母线中的从所述第三位置到所述第四位置的部分的电感为6.25nH的量以下的方式设定。
[0015]在该结构中，能减低成为施加在截止的MOSFET的冲击电压的产生原因的电感，因此，能减低该MOSFET的截止时的开关损耗，并且能减低冲击电压。
[0016]在本发明的一实施方式中，所述各MOSFET是由以SiC为主的半导体材料制作的SiC - MOSFET。【专利附图】
【附图说明】
[0017]图1是示出本发明的一实施方式的三相逆变器电路的电路图。
[0018]图2是示出图1的U相用模块的外观的图解性的立体图。
[0019]图3是主要示出与模块的电源端子连接的外部布线和与其连接的斯奈伯电路的平面图。
[0020]图4是示出对各样品a?g的MOSFET的截止时的开关损耗(mj)以及漏极电流的变化率di/dt (A/ns)的测量结果的曲线图。
[0021]图5是示出栅极电阻与DMOSFET的截止时的开关损耗以及冲击电压的关系、栅极电阻与IGBT的截止时的开关损耗以及冲击电压的关系的曲线图。
【具体实施方式】
[0022]以下，一边参照附图一边详细地说明本发明的实施方式。
[0023]图1是示出本发明的一实施方式的三相逆变器电路I的电路图。
[0024]该三相逆变器电路I是用于驱动三相无电刷发动机8 (以下，称为“电动发动机”)的电路。电动发动机8具备具有U相励磁线圈8U、V相励磁线圈8V以及W相励磁线圈m的定子和固定有永久磁铁的转子。
[0025]三相逆变器电路I包括U相用模块3、V相用模块4以及W相用模块5。U相用模块3具备第一电源端子(P端子)31、第二电源端子(N端子)32、输出端子(OUT端子)33、两个栅极端子34、37、两个源极端子35、38、两个源极感应端子36、39。
[0026]V相用模块4具备第一电源端子(P端子)41、第二电源端子(N端子)42、输出端子(OUT端子)43、两个栅极端子44、47、两个源极端子45、48、两个源极感应端子46、49。W相用模块5具备第一电源端子(P端子)51、第二电源端子(N端子)52、输出端子(OUT端子)53、两个栅极端子54、57、两个源极端子55、58、两个源极感应端子56、59。
[0027]各模块3、4、5的第一电源端子31、41、51经由外部布线与电源6 (直流电源)的正极端子连接。具体地说，U相用模块3的第一电源端子31经由第一外部布线61与电源6的正极端子连接。V相用模块4的第一电源端子41经由第二外部布线62与第一外部布线61的中间部连接。W相用模块5的第一电源端子51经由第三外部布线63与第一外部布线61的中间部连接。
[0028]各模块3、4、5的第二电源端子32、42、52经由外部布线与电源6的负极端子连接。具体地说，U相用模块3的第二电源端子32经由第四外部布线64与电源6的负极端子连接。V相用模块4的第二电源端子42经由第五外部布线65与第四外部布线64的中间部连接。W相用模块5的第二电源端子52经由第六外部布线66与第四外部布线64的中间部连接。在各外部布线61?66分别寄生有电感。
[0029]在电源6以并联方式连接有滤波电容器7。各模块3、4、5的输出端子33、43、53分别经由第七、第八以及第九外部布线67、68、69与电动发动机8的U相励磁线圈8U、V相励磁线圈8V以及W相励磁线圈8W连接。在各模块3、4、5的栅极端子34、37、44、47、54、57和源极感应端子36、39、46、49、56、59连接有未图示的控制单元。另外，通过控制单元分别经由未图示的栅极电阻对各模块3、4、5的栅极端子34、37、44、47、54、57供给栅极驱动信号。
[0030]U相用模块3包括高电平侧的第一 M0SFET11和以串联方式与其连接的低电平侧的第二 M0SFET12。M0SFET11U2分别内置有第一 PN结二极管(体二极管)I Ia和第二 PN结二极管12a。各PN结二极管11a、12a的阳极与对应的M0SFET11、12的源极电连接，其阴极与对应的M0SFET11U2的漏极电连接。此外，M0SFET11、12分别具备电流检测部lib、12b。
[0031]第一M0SFET11的漏极经由连接金属构件71与U相用模块3的第一电源端子31连接。第一 M0SFET11的源极经由连接金属构件72与U相用模块3的输出端子33连接。在连接金属构件71、72分别寄生有电感L11、L12。第一 M0SFET11的源极还与U相用模块3的源极端子35连接。电流检测部Ilb与U相用模块3的源极感应端子36连接。第一 M0SFET11的栅极与U相用模块3的栅极端子34连接。
[0032]第二 M0SFET12的漏极经由连接金属构件73与U相用模块3的输出端子33连接。第二 M0SFET12的源极经由连接金属构件74与U相用模块3的第二电源端子32连接。在连接金属构件73、74分别寄生有电感L13、L14。第二 M0SFET12的源极还与U相用模块3的源极端子38连接。电流检测部12b与U相用模块3的源极感应端子39连接。第二 M0SFET12的栅极与U相用模块3的栅极端子37连接。
[0033]V相用模块4包括高电平侧的第三M0SFET13和以串联方式与其连接的低电平侧的第四M0SFET14OM0SFET13、14分别内置有第三和第四PN结二极管(体二极管)13a、14a。各PN结二极管13a、14a的阳极与对应的MOSFET13、14的源极电连接，其阴极与对应的MOSFET13、14的漏极电连接。此外，MOSFET13,14分别具备电流检测部13b、14b。
[0034]第三M0SFET13的漏极经由连接金属构件75与V相用模块4的第一电源端子41连接。第三M0SFET13的源极经由连接金属构件76与V相用模块4的输出端子43连接。在连接金属构件75、76分别寄生有电感L15、L16。第三M0SFET13的源极还与V相用模块4的源极端子45连接。电流检测部13b与V相用模块4的源极感应端子46连接。第三M0SFET13的栅极与V相用模块4的栅极端子44连接。
[0035]第四M0SFET14的漏极经由连接金属构件77与V相用模块4的输出端子43连接。第四M0SFET14的源极经由连接金属构件78与V相用模块4的第二电源端子42连接。在连接金属构件77、78分别寄生有电感L17、L18。第四M0SFET14的源极还与V相用模块4的源极端子48连接。电流检测部14b与V相用模块4的源极感应端子49连接。第四M0SFET14的栅极与V相用模块4的栅极端子47连接。
[0036]W相用模块5包括高电平侧的第五M0SFET15和以串联方式与其连接的低电平侧的第六M0SFET16OM0SFET15、16分别内置有第五和第六PN结二极管(体二极管)15a、16a。各PN结二极管15a、16a的阳极与对应的MOSFET15、16的源极电连接，其阴极与对应的MOSFET15、16的漏极电连接。此外，MOSFET15,16分别具备电流检测部15b、16b。
[0037]第五M0SFET15的漏极经由连接金属构件79与W相用模块5的第一电源端子51连接。第五M0SFET15的源极经由连接金属构件80与W相用模块5的输出端子53连接。在连接金属构件79、80分别寄生有电感L19、L20。第五M0SFET15的源极还与W相用模块5的源极端子55连接。电流检测部15b与W相用模块5的源极感应端子56连接。第五M0SFET15的栅极与W相用模块5的栅极端子54连接。
[0038]第六M0SFET16的漏极经由连接金属构件81与W相用模块5的输出端子53连接。第六M0SFET16的源极经由连接金属构件82与W相用模块5的第二电源端子52连接。在连接金属构件81、82分别寄生有电感L21、L22。第六M0SFET16的源极还与W相用模块5的源极端子58连接。电流检测部16b与W相用模块5的源极感应端子59连接。第六M0SFET16的栅极与W相用模块5的栅极端子57连接。
[0039]第——第六M0SFET11?16例如是将作为化合物半导体的一个例子的SiC (碳化硅)作为半导体材料使用的SiC - DMOSFET等SiC — MOSFET0
[0040]在第一外部布线61中的靠近U相用模块3的第一电源端子31的部分与第四外部布线64中的靠近U相用模块3的第二电源端子32的部分之间连接有由电容器91构成的斯奈伯电路。
[0041]将第一外部布线61与电容器91的连接点设为连接点Al。在第一外部布线61中的电源6的正极端子与连接点Al之间部分寄生有电感Lla，在第一外部布线61中的连接点Al与第一电源端子31之间部分寄生有电感Lib。将第四外部布线64与电容器91的连接点设为连接点A4。在第四外部布线64中的电源6的负极端子与连接点A4之间部分寄生有电感L4a，在第四外部布线64中的连接点A4与第二电源端子32之间部分寄生有电感L4b。
[0042]在第二外部布线62中的靠近V相用模块4的第一电源端子41的部分与第五外部布线65中的靠近V相用模块4的第二电源端子42的部分之间连接有由电容器92构成的斯奈伯电路。
[0043]将第二外部布线62与电容器92的连接点设为连接点A2。在第二外部布线62中的连接点A2与第一电源端子41之间部分寄生有电感L2b，在剩余的部分寄生有电感L2a。将第五外部布线65与电容器92的连接点设为连接点A5。在第五外部布线65中的连接点A5与第二电源端子42之间部分寄生有电感L5b，在剩余的部分寄生有电感L5a。
[0044]在第三外部布线63中的靠近W相用模块5的第一电源端子51的部分与第六外部布线66中的靠近W相用模块5的第二电源端子52的部分之间连接有由电容器93构成的斯奈伯电路。
[0045]将第三外部布线62与电容器92的连接点设为连接点A3。在第三外部布线63中的连接点A3与第一电源端子51之间部分寄生有电感L3b，在剩余的部分寄生有电感L3a。将第六外部布线66与电容器93的连接点设为连接点A6。在第六外部布线66中的连接点A6与第二电源端子52之间部分寄生有电感L6b，在剩余的部分寄生有电感L6a。电容器(斯奈伯电路)91?93是为了抑制冲击电压而设置的。
[0046]图2是示出图1的U相用模块3的外观的图解性的立体图。
[0047]U相用模块3包括:散热板21 ;固定在散热板21，固定有M0SFET11U2、各端子31?39的基端等的基板(省略图不);以及固定在散热板21的一方的表面，收容基板的壳体(case) 22。壳体22在俯视中呈大致矩形形成。模块3的输出端子33在壳体22内分岔为两股，具有两个平板状的枝部。各枝部的前端部33a、33b贯通壳体22的上表面而露出在壳体22的外侧。这些前端部33a、33b分别在壳体22上表面的一端部的两侧部处以沿着壳体22的上表面的状态配置。模块3的第一电源端子31和第二电源端子32是平板状，其前端部31a、32a贯通壳体22的上表面而露出在壳体22的外侧。这些前端部31a、32a分别在壳体22上表面的另一端部的两侧部处以沿着壳体22的上表面的状态配置。
[0048]模块3的一方的栅极端子34、源极端子35以及源极感应端子36是棒状，其前端部34a、35a、36a贯通壳体22的上表面而向壳体22的外侧突出。这些前端部34a、35a、36a分别与壳体22上表面中的第一电源端子31的前端部31a邻接地配置。模块3的另一方的栅极端子37、源极端子38以及源极感应端子39是棒状，其前端部37a、38a、39a贯通壳体22的上表面而向壳体22外侧突出。这些前端部37a、38a、39a分别与壳体22上表面中的输出端子33的一方的前端部33b邻接地配置。
[0049]因为V相用模块4以及W相用模块5的外观和构造也与U相用模块3的外观和构造相同，所以，省略其说明。
[0050]图3是主要示出与模块2、3、4的电源端子31、32、41、42、51、52连接的外部布线和与其连接的斯奈伯电路的平面图。
[0051]各模块3、4、5装配在冷却板201。U相用模块3的输出端子33经由外部布线67与电动发动机8的U相励磁线圈8U连接。V相用模块4的输出端子43经由外部布线68与电动发动机8的V相励磁线圈8V连接。W相用模块5的输出端子53经由外部布线69与电动发动机8的W相励磁线圈8W连接。
[0052]母线61a的一端部螺丝拧紧在U相用模块3的第一电源端子31。母线61a的另一端部经由连接线61b与电源6的正极端子连接。由母线61a和连接线61b构成图1的第一外部布线61。母线64a的一端部螺丝拧紧在U相用模块3的第二电源端子31。母线64a的另一端部经由连接线64b与电源6的负极端子连接。由母线64a与连接线64b构成图1的第四外部布线64。在电源6以并联方式连接有滤波电容器7。
[0053]母线62 (相当于图1的第二外部布线62)的一端部螺丝拧紧在V相用模块4的第一电源端子41。母线62的另一端部与母线61a的中间部连结。母线65 (相当于图1的第五外部布线65)的一端部螺丝拧紧在V相用模块4的第二电源端子42。母线65的另一端部与母线64a的中间部连结。
[0054]母线63 (相当于图1的第三外部布线63)的一端部螺丝拧紧在W相用模块5的第一电源端子51。母线63的另一端部与母线61a的中间部连结。母线66 (相当于图1的第六外部布线66)的一端部螺丝拧紧在W相用模块5的第二电源端子62。母线66的另一端部与母线64a的中间部连结。
[0055]在母线61a中的靠近第一电源端子31的部分与母线64a中的靠近第二电源端子32的部分之间连接有电容器91。在母线62中的靠近第一电源端子41的部分与母线65中的靠近第二电源端子42的部分之间连接有电容器92。在母线63中的靠近第一电源端子51的部分与母线66中的靠近第二电源端子52的部分之间连接有电容器93。
[0056]优选各电容器91、92、93的一端连接在对应的母线61a、62、63中的第一电源端子31、41、51侧的一端(位置A)与相对于对应的母线61a、62、63中的最接近第一电源端子31、41、51的外端的位置(位置B)在从第一电源端子31、41、51远离的方向上分开规定距离x的量的位置(位置C)之间(A — C间的区域S)。
[0057]同样地，优选各电容器91、92、93的另一端连接在对应的母线64a、65、66中的第二电源端子32、42、52侧的一端(位置A)与相对于对应的母线64a、65、66中的最接近第二电源端子32、42、52的外端的位置(位置B)在从第二电源端子32、42、52远离的方向上分开规定距离X的量的位置(位置C)之间(A - C间的区域S)。
[0058]优选所述规定距离X设定为使母线61a、62、63,64a、65、66中的从位置B到位置C的部分的电感为6.25 (nH)以下的距离。当像这样设定X时，像后述的那样，能使MOSFET截止时的开关损耗和施加在该MOSFET的冲击电压同时减低。[0059]另外，优选与模块3的两个电源端子31、32连接的两个母线61a、64a以在俯视中使其中间部相互呈上下重叠的方式进行配置，使得它们的电感成分相抵。同样地，优选与模块4的两个电源端子41、42连接的两个母线62、65以在俯视中使其中间部相互呈上下重叠的方式进行配置。同样地，优选与模块5的两个电源端子51、52连接的两个母线63、66以在俯视中使其中间部相互呈上下重叠的方式进行配置。
[0060]回到图1，当MOSFET11?16中的例如U相用模块3中的高电平侧的MOSFET11与V相用模块4中的低电平侧的M0SFET14被导通时，从电源6的正极端子经第一外部布线61、第一电源端子31、连接金属构件71、M0SFET11、连接金属构件72、输出端子33、第七外部布线67、电动发动机8的U相励磁线圈8U和V相励磁线圈8V、第八外部布线68、输出端子43、连接金属构件77、M0SFET14、连接金属构件78、第二电源端子42、第五外部布线65和第四外部布线64，向电源6的负极端子流过电流。
[0061]当在该状态下U相用模块3中的高电平侧的M0SFET11截止时，负载电流在包括输出端子33、第七外部布线67、电动发动机8的U相励磁线圈8U和V相励磁线圈8V、第八外部布线68、输出端子43、连接金属构件77、M0SFET14、连接金属构件78、第二电源端子42、第五外部布线65、第四外部布线64中的与第五外部布线65的连接点与第二输出端子32之间部分、第二输出端子32、连接金属构件74、PN结二极管12a和连接金属构件73的闭合电路中进行回流。
[0062]在该情况下，由M0SFET11的漏极电流的电流变化率(di/dt)和电路布线的规定的寄生电感Ls造成的冲击电压(Ls di/dt)施加在M0SFET11。
[0063]在未设置斯奈伯电路91?93的情况下，成为施加在M0SFET11的冲击电压的产生原因的电感Lst是第四外部布线64中的与第五布线65的连接点与电源6的负极端子之间的电感(L4a的一部分)、第一外部布线61的电感(Lla+ Lib)、连接金属构件71、72的电感L11、L12、第四外部布线64中的与第五布线65的连接点与第二电源端子32之间部分的电感(L4a的一部分和L4b的和)、连接金属构件73、74的电感L13、L14的和。
[0064]在本实施方式中，因为设有斯奈伯电路91?93，所以，积蓄在第四外部布线64中的连接点A4与电源6的负极端子之间部分的电感L4a和第一外部布线61中的电源6的正极端子与连接点Al之间部分的电感Lla的能量将被电容器91吸收。其结果是，成为施加在M0SFET11的冲击电压的产生原因的电感Lsn是第一外部布线61中的连接点Al与第一电源端子31之间部分的电感Lib、连接金属构件71、72、73、74的电感L11、L12，L13、L14、第四外部布线64中的连接点A4与第二电源端子31之间部分的电感L4b的和。S卩，成为施加在MOSFET11的冲击电压的产生原因的电感Lsn与未设置斯奈伯电路91?93的情况下的电感Lst相比可大幅减低。因此，与未设置斯奈伯电路91?93的情况相比，施加在M0SFET11的冲击电压可大幅减低。
[0065]在M0SFET11和M0SFET14被导通的状态下，例如，当V相用模块4中的低电平侧的MOSFET14截止时，负载电流在包括第一电源端子31、连接金属构件71、M0SFET11、连接金属构件72、输出端子33、第七外部布线67、电动发动机8的U相励磁线圈8U和V相励磁线圈8V、第八外部布线68、输出端子43、连接金属构件76、PN结二极管13a、连接金属构件75、第一电源端子41、第二外部布线62和第一外部布线61中的与第二外部布线62的连接点与第一电源端子31之间部分的闭合电路中进行回流。[0066]在该情况下，由M0SFET14的漏极电流的电流变化率(di/dt)和电路布线的规定的寄生电感Ls造成的冲击电压(Ls di/dt)施加在M0SFET14。
[0067]在未设置斯奈伯电路91~93的情况下，成为施加在M0SFET14的冲击电压的产生原因的电感Lst是第一外部布线61中的电源6的正极端子和与第二布线62的连接点之间的电感(Lla的一部分)、连接金属构件77、78的电感L17、L18、第五外部布线65的电感(L5a + L5b)、第四外部布线64中的与第五外部布线65的连接点与电源6的负极端子之间部分的电感(L4a的一部分)、第二外部布线构件62的电感(L2a + L2b)、连接金属构件75、76的电感L15、L16的和。
[0068]在本实施方式中，因为设有斯奈伯电路91~93,所以,积蓄在第一外部布线61中的电源6的正极端子和与第二布线62的连接点之间部分的电感(Lla的一部分)、第五外部布线65中的连接点A5和与第四外部布线64的连接点之间部分的电感L5a、第四外部布线64中的与第五外部布线65的连接点与电源6的负极端子之间部分的电感(L4a的一部)、第二外部布线62中的与第一外部布线61的连接点与连接点A2之间部分的电感L2a的能量被电容器92吸收。其结果是，成为施加在M0SFET14的冲击电压的产生原因的电感Lsn是第二外部布线62中的连接点A2与第一电源端子41之间部分的电感L2b、连接金属构件75、76、77、78的电感L15、L16、L17、L18、第五外部布线65中的第二电源端子42与连接点A5之间部分的电感L5b的和。即，成为施加在M0SFET14的冲击电压的产生原因的电感Lsn与未设置斯奈伯电路91~93的情况下的电感Lst相比可大幅减低。因此，与未设置斯奈伯电路91~93的情况相比，施加在M0SFET14的冲击电压可大幅减低。
[0069]另外，在M0SFET11和M0SFET14被导通的状态下M0SFET11和M0SFET14这两者同时截止的情况下，在第四外部布线64、第二电源端子32、连接金属构件74、PN结二极管12a、连接金属构件73、 输出端子33、第七外部布线67、电动发动机8的U相励磁线圈8U和V相励磁线圈8V、第八外部布线68、输出端子43、连接金属构件76、PN结二极管13a、连接金属构件75、第一电源端子41、第二外部布线62以及第一外部布线61中的与第二外部布线62的连接点与电源6的正极端子之间部分，在从第四外部布线64朝向第一外部布线61的方向上流过负载电流。
[0070]在该情况下，积蓄在寄生于外部布线的电感的能量中的大部分被电容器91、92吸收。因此，成为施加在M0SFET11的冲击电压的产生原因的电感Lsn是Lib、Lll~L12 (U相用模块3中的内部电感)、L4b的和。另一方面，成为施加在M0SFET11的冲击电压的产生原因的电感Lsn是L2b、L15~L18 (V相用模块4中的内部电感)、L5b的和。
[0071]即，在U相用模块3中的M0SFET11U2的任一方截止时，成为施加在该MOSFET的冲击电压的产生原因的电感Lsn (以下，有时称为“Lsn/’)是Lib、Lll~L12 (U相用模块3中的内部电感)、L4b的和。
[0072]此外，在V相用模块4中的M0SFET13U4的任一方截止时，成为施加在该MOSFET的冲击电压的产生原因的电感Lsn (以下，有时称为“Lsnv”)是L2b、L15~L18 (V相用模块4中的内部电感)、L5b的和。
[0073]此外，在W相用模块5中的M0SFET15、16的任一方截止时，成为施加在该MOSFET的冲击电压的产生原因的电感Lsn (以下，有时称为“Lsnw”)是L3b、L19~L22 (W相用模块5中的内部电感)、L6b的和。在本实施方式中，LsnpLsnpLsnw大致相等。优选Lsnl^Lsnv'Lsnw像后述的那样是40 (nH)以下。
[0074]在所述三相逆变器电路I中，在以使电容器91?93的与对应的母线的连接位置变化而使施加在截止的MOSFET的冲击电压变得恒定的方式使对MOSFET的栅极电阻变化的情况下，成为施加在该MOSFET的冲击电压的产生原因的电感Lsn (除去积蓄的能量被斯奈伯电路91?93吸收的电感)越小，该MOSFET的漏极电流的变化率di/dt就越大(di下降越快)，因此，该MOSFET的截止时的开关损耗变小。因此，通过减小成为冲击电压的产生原因的电感Lsn，从而能减低MOSFET的截止时的开关损耗，并且能使冲击电压减低。
[0075]在所述实施方式中，因为电容器91、92、93的一端分别与外部布线61、62、63中的靠近第一电源端子31、41、51的位置连接，所以，能减小每个斯奈伯电路91、92、93的一端与第一电源端子31、41、51之间的外部布线部分的电感Lib、L2b、L3b。此外，因为电容器91、92、93的另一端分别与外部布线64、65、66中的靠近第二电源端子32、42、52的位置连接，所以，能减小每个斯奈伯电路91、92、93的另一端与第二电源端子32、42、52之间的外部布线部分的电感L4b、L5b、L6b。
[0076]因此，能减小任意的MOSFET截止的情况下的、成为施加在该MOSFET的冲击电压的产生原因的电感Lsn。由此，能减低MOSFET的截止时的开关损耗，并且能使冲击电压减低。
[0077]接着，对成为施加在截止的MOSFET的冲击电压的产生原因的电感Lsn与MOSFET的截止时的开关损耗以及漏极电流的变化率di/dt的关系进行说明。
[0078]准备电感Lsn不同的多个样品a?g。具体地说,通过使母线61a、64a、62、65、63、66中的从电源端子31、32、41、42、51、52侧的一端到电容器91?93的连接位置的距离变化，从而准备电感Lsn不同的多个样品a?g。
[0079]关于母线61a、64a、62、65、63、66中的从电源端子31、32、41、42、51、52侧的一端到
电容器91?93的连接位置的距离，以样品a最短并按a、b、c、d、e、f、g的顺序变长的方式设定。
[0080]在样品a中，如图3所示，各电容器91?93的两端连接在对应的母线61a、64a、62、65、63、66中的电源端子31、32、41、42、51、52侧的一端(位置A)与对应于电源端子31、32、41、42、51、52的外端的位置(位置B)之间(A — B之间)。在样品b?g中，各电容器91?93的两端连接在对应的母线61a、64a、62、65、63、66中的比对应于电源端子31、32、41、42、51,52的外端的位置(位置B)从电源端子31、32、41、42、51、52分开的位置。
[0081]因此，电感Lib、L4b、L2b、L5b、L3b、L5b 按 a、b、C、d、e、f、g 的顺序变大。因此，成为施加在截止的MOSFET的冲击电压的产生原因的电感Lsn按a、b、c、d、e、f、g的顺序变大。
[0082]对于各样品a?g，在M0SFET11和M0SFET14被导通的状态下使M0SFET11截止，以使在截止时施加在M0SFET11的冲击电压(Lsn di/dt)成为规定值的方式调整栅极电阻。在以使冲击电压成为规定值的方式调整栅极电阻之后，在M0SFET11和M0SFET14被导通的状态下使M0SFET11截止，测量M0SFET11的截止时的开关损耗(mj)和M0SFET11的漏极电流的变化率di/dt(A/ns)。在该情况下，成为施加在M0SFET11的冲击电压的产生原因的电感 Lsn 为 Lsnu (= Llb 十 L4b 十 Lll 十 L12 十 L13 十 L14)。
[0083]另外，电源电压V设为600 (V)，电源电流I设为100 (A)0此外，调整栅极电阻，使得冲击电压为大致156 (V)0[0084]表1和图4示出测量结果。
[0085][表1]
【权利要求】
1.一种电子电路，具备多组以串联方式连接有两个MOSFET的串联电路，在各串联电路的一端连接有第一电源端子，在各串联电路的另一端连接有第二电源端子，所述电子电路具备: 第一母线，一端部与所述各第一电源端子连接，构成用于将该第一电源端子连接到电源的一方的端子的外部布线的一部分； 第二母线，一端部与所述各第二电源端子连接，构成用于将该第二电源端子连接到所述电源的另一方的端子的外部布线的一部分；以及 斯奈伯电路，按每个所述串联电路设置，连接在经由所述第一电源端子与该串联电路连接的所述第一母线与经由所述第二电源端子与该串联电路连接的所述第二母线之间， 所述各斯奈伯电路的一端与对应的所述第一母线中的靠近所述第一电源端子的部分连接，所述各斯奈伯电路的另一端与对应的所述第二母线中的靠近所述第二电源端子的部分连接。
2.根据权利要求1所述的电子电路，其中， 在任意的所述串联电路、连接在其两端的所述第一和第二电源端子、与它们连接的所述第一和第二母线以及连接在它们之间的所述斯奈伯电路的组合中，所述第一母线中的与所述斯奈伯电路的一端的连接点与所述第一电源端子之间部分的电感、所述第二母线中的与所述斯奈伯电路的另一端的连接点与所述第二电源端子之间部分的电感以及所述第一电源端子与所述第二电源端子间的所述串联电路的电感的和为40nH以下。
3.根据权利要求1或2所述的电子电路，其中， 所述斯奈伯电路的一端连接在所述第一母线中的所述第一电源端子侧的一端与所述第一母线中的相对于最接近所述第一电源端子的外端的第一位置在从所述第一电源端子远离的方向上分开第 一规定距离的量的第二位置之间，所述第一规定距离以使所述第一母线中的从所述第一位置到所述第二位置的部分的电感为6.25nH的量以下的方式设定， 所述斯奈伯电路的另一端连接在所述第二母线中的所述第二电源端子侧的一端与相对于最接近所述第二电源端子的外端的第三位置在从所述第二电源端子远离的方向上分开第二规定距离的量的第四位置之间，所述第二规定距离以使所述第二母线中的从所述第三位置到所述第四位置的部分的电感为6.25nH的量以下的方式设定。
4.根据权利要求1~3的任一项所述的电子电路，其中， 所述各MOSFET是用以SiC为主的半导体材料制作的SiC — MOSFET。
【文档编号】H02M7/48GK103907280SQ201280045754
【公开日】2014年7月2日 申请日期:2012年9月20日 优先权日:2011年9月20日
【发明者】林口匡司 申请人:罗姆股份有限公司