同步降压dc-dc转换器系统的制作方法
【专利摘要】实施例提供了同步降压DC-DC转换器系统，该系统包括连接到电源的高侧开关和低侧开关，每个开关配置成从接通状态转换到关断状态和从关断状态转换到接通状态，以向电感器和负载传递电流。这个实施例还包括低侧驱动器电路系统，该低侧驱动器电路系统配置成控制该低侧开关的导通状态，并且配置成在一操作模式期间利用第一栅极驱动信号驱动该低侧开关，并且在第二操作模式期间利用第二栅极驱动信号驱动该低侧开关。该第一栅极驱动电压比该第二栅极驱动信号强，并且该第二栅极驱动信号配置成与该第一栅极驱动控制信号相比使该低侧开关较慢地进行开关转换。
【专利说明】 同步降压DC-DC转换器系统
【技术领域】
[0001]本申请涉及DC-DC转换器拓扑，并且，更具体地涉及具有动态可调低侧栅极驱动器的同步降压转换器拓扑。
【背景技术】
[0002]根据负载的功率需求，同步降压转换器既可用于连续导通模式(CCM)又可用于间断导通模式(DCM)。在某些情况下，负载状况可发生改变，使得该负载需要减少电流消耗和/或增大/减小输出电压，这可导致同步降压转换器开始从该负载汲取电流并且暂时操作在“升压”模式。在这种状态下，通过输出电感器的电流可为负，这可能导致负电流流过(漏极到源极电流)电源的低侧开关。在开关转换期间，这样的负电流可在低侧开关导致不可接受的电压尖峰。
实用新型内容
[0003]在一个示例中，提供一种同步降压DC-DC转换器系统，包括:连接到电源的高侧开关以及低侧开关，每个开关配置成从接通状态转换到关断状态以及从关断状态转换到接通状态，以向电感器以及负载传递电流；低侧驱动器电路系统，其配置成控制所述低侧开关的导通状态，并且配置成在第一操作模式期间利用第一栅极驱动控制信号驱动所述低侧开关，以及在第二操作模式期间利用第二栅极驱动控制信号驱动所述低侧开关；其中所述第一栅极驱动控制信号比所述第二栅极驱动控制信号强，并且所述第二栅极驱动控制信号配置成与所述第一栅极驱动控制信号相比使所述低侧开关较慢地进行开关转换。
[0004]在另一示例中，提供一种同步降压DC-DC转换器系统，包括:连接到电源的高侧开关以及低侧开关，每个开关配置成从接通状态转换到关断状态以及从关断状态转换到接通状态，以向连接到所述高侧开关以及所述低侧开关的电感器以及负载传递电流；低侧驱动器电路系统，所述低侧驱动器电路系统配置成至少部分地基于所述负载的功率需求，生成开关驱动控制信号以可变地控制所述低侧开关的接通和/或关断速度。
【专利附图】
【附图说明】
[0005]请求保护的主题的特点和优势可从随后应参考附图来考虑的对实施例的详细描述中显现出来，在附图中:
[0006]图1示出了符合本申请的多种实施例的电源系统；
[0007]图2示出根据本申请的一个实施例的电源的多种操作模式的电感器电流信号图；
[0008]图3A示出根据本申请的一个实施例的在该电源的连续导通模式且电感器电流为正期间功率开关的信号图；
[0009]图3B示出根据本申请的一个实施例的在该电源的连续导通模式且电感器电流为负期间功率开关的信号图；
[0010]图4A示出根据本申请的一个实施例的在该电源的非连续导通模式期间的时序图；
[0011]图4B示出根据本申请的一个实施例的在该电源的连续导通模式且电感器电流为负期间的时序图；
[0012]图5示出了常规同步降压转换器在连续导通模式期间的仿真信号图；
[0013]图6示出了常规同步降压转换器在连续导通模式且电感器电流为负期间的仿真信号图；
[0014]图7示出根据本申请的一个实施例的同步降压转换器在连续导通模式且电感器电流为负期间的仿真信号图；以及
[0015]图8示出符合本申请的一个实施例的操作流程图。
[0016]尽管将参照例示性实施例来进行以下具体描述，但对于本领域技术人员来说，其许多替代、修改和变型将是明显的。
【具体实施方式】
[0017]图1示出了符合本申请多种实施例的电源系统100。在图1中描绘的该电源系统100可包括在专用和/或通用或定制集成电路系统(IC)中，或者形成为该专用和/或通用或定制IC的一部分，其中该专用和/或通用或定制IC例如为半导体集成电路芯片、片上系统(SoC)、多芯片模块(MCM)等。此处描述的该电源系统100为同步降压DC/DC转换器，配置成驱动电感器电路系统102向负载104提供功率。至少一个实施例的系统100包括高侧开关106 (例如功率MOSFET器件等)和低侧开关108 (例如功率MOSFET器件等)，该高侧开关106和该低侧开关108连接到输入电压Vin并且配置成进行切换以驱动该电感器电路系统102。该开关106/108可包括例如体二极管电路系统(未示出)和/或其它特性熟知的功率开关。该系统100还包括配置成驱动该高侧功率开关106的高侧驱动器电路系统110以及配置成驱动该低侧功率开关108的低侧驱动器电路系统112。众所周知，开关106和108通过脉冲宽度调制(PWM)信号被控制为驱动该电感器电路系统102，从而可控制地向该负载电路系统104传递功率。该系统100还包括:闻侧驱动器电路系统110，配直成控制该闻侦关106的栅极；低侧驱动器电路系统112，配置成控制该低侧开关108的栅极；PMW电路系统114，配置成向该高侧驱动器电路系统110供应可控的PWM信号115 ;和PMff电路系统116，配置成向该低侧驱动器电路系统112供应互补的PWM信号117。PWM输入信号113可由例如PWM控制器(未示出)生成，该PWM控制器可包括熟知的反馈控制机构，以对输入PWM信号113的占空周期提供控制。另外，此处描述的多个实施例中，该电源100还可包括:过零检测器电路系统118，配置成确定通过该电感器电路系统102的电流Il何时跨过大约O安培；保持电路系统120，配置成将过零事件的状态保持选定的PWM周期数；逻辑电路系统122，配置成控制该低侧驱动器电路系统112的各种状态；和延迟电路系统124，配置成延迟高侧驱动器电路系统110的操作。该图1的多个实施例的这些和其它特性将在下文详细描述。
[0018]该负载电路系统104可配置成生成表不该负载的功率需求的负载控制信号127(SM0D_EN)。例如，特定负载(例如，微处理器、复合负载等)可要求该电源系统100向该负载104供应功率并且从该负载104汲取功率。众所周知，同步降压转换器可操作为供应功率，以及当该负载通过请求要求该电源允许通过该低侧开关108的Il获得负值时，汲取功率(例如升压模式)。在模式I期间，该电源100可向该负载104供应功率并且Il保持为正(例如CCM和DCM操作)。在模式2期间，该电源100可从该负载汲取功率，并且Il可因此被允许在一些或所有PWM周期(例如升压模式)变为负。如文中按照惯例使用的，当负载控制信号127被使能或为高时，这表示该负载104需要从该电源100供应电流，并且当控制信号被去使能或为低时，这表示该负载104需要电源100从负载104通过低侧开关108汲取电流。当然，这仅是针对负载控制信号127的控制状态的一个示例，并且该电源系统100可配置成负载控制信号127的状态与上述状态相反的情况。
[0019]过零检测器电路系统118可包括磁滞比较器电路系统136和锁存电路系统138。该锁存电路系统138可包括例如触发器电路系统(例如D型触发电路系统,如图所示)。该比较器电路系统136可包括输入开关140和142,并且输入开关140和142的该导通状态可分别通过PWM信号117和115控制。该比较器电路系统136的正输入端可连接到开关106和108之间的SW节点，以提供表示Il的信号。该比较器电路系统136的输出可用于为该锁存电路系统138计时，并且该锁存电路系统138的D输入端可连接到稳态直流电源(例如VCC)。由于比较器电路系统136的输入端为SW节点，从该SW节点接收到的信号相对嘈杂，因此，锁存电路系统138可避免在比较器电路系统136的输出端处的“颤振(chatter)”。电路系统118还可包括锁存延迟电路系统144，该锁存延迟电路系统144配置成基于PWM信号115延迟锁存电路系统138的锁存状态。该过零检测器电路系统118配置成生成表示Il状态的过零控制信号139 (Z⑶)。例如，如果Il为正，控制信号139可被去使能(例如为低)，并且如果Il为负，控制信号139可被使能(例如为高)。保持电路系统120通常配置成将该过零控制信号139的状态保持一个或多个PWM周期。该保持电路系统120可包括锁存电路系统134 (例如D型触发器电路系统，如图所示)，该锁存电路系统134配置成锁存信号139的状态，并且生成经锁存的过零控制信号135 (ZCD_保持)。
[0020]众所周知，同步降压转换器通常可操作于连续导通模式(CCM)和非连续导通模式(DCM)，以向该负载104传递功率。在CCM期间，电感器电流11可保持为正(例如，当电源100作为负载104的电流源进行操作时)，或者Il可被允许变为负(例如，当电源100作为负载104的电流宿进行操作时)。在DCM期间，Il通常不被允许变为负，相反，在Il可能要变为负的时候Il被迫接近于零。简要的参考图2，描绘了在多个操作模式期间的电感器电流信号图。信号图202描绘了在CCM模式期间当该电感器电流总为正时的电感器电流II，信号图204描绘了在DCM模式期间当该电感器电流接近于零(否则将为负)时的电感器电流II，信号图206描绘了在CCM模式期间当电感器电流被允许为负时的电感器电流II。
[0021]在下文的详细描述中，在Il总为正(或接近于零)时的CCM和DCM模式在这里应被称为“模式1”，在Il被允许为负时的CCM模式在这里应被称为“模式2”。在模式I下，通过该电感器102的电流为正(或零)，并且低侧开关108操作在“第三象限”，这意味着该电流从开关108的源极流到漏极。在模式2下，当Il为负时，该低侧开关108操作在“第一象限”，这意味着电流从开关108的漏极流到源极。对于常规同步降压转换器拓扑，在模式2期间，在开关状态转变时，在开关106和108上可能会发生过大的瞬变电压尖峰，并且这样的电压尖峰可能会超过容限，例如，封装引脚容限。
[0022]相应地，本申请的教导提供了多种机制来减小或最小化在模式2期间的切换瞬变电压尖峰。为使能对该低侧开关108的控制并且减少或消除开关状态转换期间的尖峰(低到高和高到低)，该低侧驱动器电路系统112配置成至少部分地基于该系统100的操作模式可变地控制该低侧开关108的该接通/关断速度。在一个实施例中，该低侧驱动器电路系统112包括多个驱动器电路，例如第一驱动器电路126 (LDRVl)和第二驱动器电路128(LDRV2)。驱动器电路124和126各自可配置成生成使低侧开关108转换状态所需的栅极驱动控制信号125的一部分。因此，驱动器电路124的输出151供应该栅极驱动控制信号125的一部分,驱动器电路126的输出153供应该栅极驱动控制信号125的另一部分。驱动器电路124和126配置成接收互补的PWM信号117。驱动器电路124还可连接到逻辑电路系统122 (如下所述)，并且可在控制信号129为逻辑低时被使能，在控制信号129为逻辑高时被去使能。相似地，驱动电路126还可连接到逻辑电路系统122 (如下所述)，并且可在控制信号129为低且控制信号131为低时被使能，在控制信号129和/或控制信号131为高时被去使能。当然，这仅是对驱动器电路124和126的逻辑控制的一个示例，本领域技术人员应认识到在不脱离本申请的教导的情况下也可使用其它的逻辑控制机制。
[0023]在模式I期间(CCM)，驱动器电路124和126两者可被使能生成该栅极控制信号125 (由信号151和153的总和表示)，以(通过控制信号125 (LDRV))控制低侧开关108的导通状态。在这种状况下，栅极控制信号125 (由信号151和153的总和表示)可具有足以使低侧开关108 “快速”(例如，正常)切换(高到低以及低到高)的强度。例如，当栅极控制信号125由信号151和153的总和表不时,组合的驱动器电路124和126的输出电阻可相对较低(例如。为0.5欧姆)，使得栅极控制信号125可以相对较快的速率(例如，上升/下降时间〈10-15纳秒来驱动低侧开关108的容性输入。在模式2期间，低侧驱动器电路系统112的一部分可被去使能，使得栅极控制信号125较弱，也就是说，与当驱动器电路系统112在模式I中被完全使能时相比，受到更大的电阻且具有减小的输出电流。去使能低侧驱动器电路系统的一部分可操作为增大低侧开关108的上拉和下拉电阻，并且因此在Il为负时使低侧开关108从低到高和/或从高到低的转换状态变慢。因此，本文中使用的，“较强的”栅极控制信号125意味着与“较弱的”栅极控制信号125相比，该栅极控制信号125能够以较快的速度(更快的上升/下降时间)驱动低侧开关108。减弱栅极控制信号125的强度会减慢低侧开关108在开关转换期间的漏-源边缘。在一个示例性实施例中，第一驱动器电路124配置成生成约为栅极控制信号125的强度的25%，第二驱动器电路126配置成生成约为栅极控制信号125的强度的75%，并且在这样的配置中，当第二驱动器电路126在模式2中被去使能时，低侧开关108的开关转换的上升和下降时间是驱动器电路124/126在模式I中都被使能时的1/3至2/3。当然，本领域技术人员会认识到这些百分比仅为示例，第一驱动器电路124与第二驱动器电路126的强度比可基于例如特定配置、负载要求、开关特性等而变化。
[0024]逻辑电路系统122配置成控制低侧驱动器电路系统112的操作。逻辑电路系统122可包括第一与门128，该第一与门128配置成对负载控制信号127 (SM0D_EN)和过零控制信号139 (Z⑶)做与运算，并且生成第一驱动器控制信号129。逻辑电路系统122还可包括反相器电路系统150,该反相器电路系统150配置成反转负载控制信号127 (SM0D_EN)。逻辑电路系统122还可包括第二与门130，该第二与门130配置成对反转的负载控制信号127和锁存的过零控制信号135做与运算，并且生成第二驱动器控制信号129。第一驱动器控制信号129可连接到第一驱动器电路124和第二驱动器电路126，并且第二驱动器控制信号131可连接到第二驱动器电路126。
[0025]高侧驱动器电路系统110配置成控制高侧开关106的导通状态，并且通常可包括熟知的电路/部件，所述电路/部件配置成基于PWM信号115生成高侧栅极控制信号111，以控制高侧开关106的导通状态。例如，高侧驱动器电路系统110可连接到PWM信号并且包括电平移位器电路系统和驱动器电路(在图中已示出但未用附图标记来引用)，所述电平移位器电路系统和驱动器电路以熟知的方式配置成控制高侧开关106。为防止在模式2期间低侧开关108和高侧开关106之间的交叉导通(下文将详细描述)，本申请的至少一个实施例还可包括延迟电路系统124，该延迟电路系统124配置成当低侧开关106的转换状态被延迟时延迟高侧开关106的转换状态。在一个实施例中，延迟电路系统124可包括延迟缓冲电路154，该延迟缓冲电路154连接到PWM信号115，且配置成生成经延迟的PWM信号115’。信号115和信号115’之间 的延迟量可基于例如当低侧开关的开关转换时间由于(在模式2期间当Il为负时由去使能低侧驱动器电路系统112的一部分导致的)较弱的栅极控制信号125而变慢时低侧开关108的总转换时间。延迟缓冲电路154可由第二驱动器控制信号131 (例如当第二驱动器控制信号131为高时)使能，使得当低侧驱动器电路系统在模式2期间被部分去使能时，延迟缓冲电路154被使能。经延迟的PWM信号115’可使高侧驱动器电路系统110提供经成比例延迟的栅极控制信号111。
[0026]下文将结合多种模式详细描述电源系统100的操作。
[0027]樽式I, CCM, IDO
[0028]在操作中，在模式ICCM期间，系统100在导通状态下操作，其中Il为正并且低侧开关108操作在第三象限。负载104的负载控制信号127 (SM0D_EN)保持为高，表示负载104要求电源向负载104供应功率。如果Il保持为正，过零控制信号139和锁存的过零控制信号135将保持为低，并且因此第一驱动器控制信号129和第二驱动器控制信号将保持为低。因此，驱动器电路124和126都被使能，并且栅极驱动控制信号125足以控制低侧开关108进行快速开关转换。PWM信号115控制高侧驱动器电路系统110以控制高侧开关106的导通状态，互补的PWM信号117控制低侧驱动器电路系统112以控制高侧开关108的导通状态，正如在模式ICCM期间所公知的。简单地说，图3A示出根据本申请的一个实施例的在连续导通模式期间且电源具有正的电感器电流时功率开关的信号图300。信号图302表示高侧开关(HS)106的栅极控制信号(Ves)，信号304表示低侧开关(LS)IOS的栅极控制信号(Ves)。在栅极控制信号302中的延迟306为高侧开关特性中的熟知特征(例如，米勒坪曲线)。由于驱动控制信号125 (图1)足以控制低侧开关108进行快速开关转换，低侧栅极控制信号304相对较快地进行切换，如308处标出的。
[0029]樽式 I, DCM, Il ≥ O
[0030]在操作中，在模式IDCM期间，系统100在导通状态下操作，其中Il为正和/或接近于O并且低侧开关108操作于第三象限。负载104的负载控制信号127 (SM0D_EN)保持为高，表示负载104要求电源向负载供应功率。例如，当负载104要求的功率少于在CCM模式下能够供应的功率时，可以利用DCM模式。如果Il保持为正，过零控制信号139和锁存的过零控制信号135将保持为低，并且因此，第一驱动器控制信号129和第二驱动器控制信号将保持为低。因此，驱动器电路124和126都被使能，并且总驱动控制信号125足以控制低侧开关108进行快速开关转换。当Il试图变为负时，过零控制信号139将从低变到高，并且在下一个高PWM周期，锁存的过零控制信号135将从低变到高。第一驱动器控制信号129从低变到高，从而去使能低侧驱动器电路系统112(例如，去使能第一驱动器电路124和第二驱动器电路126)。这将导致低侧开关108断开(不导通)，并且电感器电流将“钳”在大约为零处，也就是说，不会变为负。PWM信号115控制高侧驱动器电路系统110以控制高侧开关106的导通状态，互补的PWM信号117控制低侧驱动器电路系统112以控制高侧开关108的导通状态，正如在模式IDCM期间所公知的。图4A示出根据本申请的一个实施例的电源100在DCM期间的时序图400。时序图402示出了 PWM信号115，时序图404示出了电感器电流II，时序图406示出了过零控制信号139和第一驱动器控制信号129。如图4A所示，并且继续参考图1，当11404开始从正跨到负(过零并且PWM信号115为低，互补的PWM信号117为高)，过零控制信号139和第一驱动器控制信号129从低转换到高，从而去使能低侧驱动器控制电路系统112，以断开低侧开关108。过零控制信号139和第一驱动器控制信号129保持高直到PWM信号402从低转换到高，从而导致11404从大于为零转换到正的电感器电流。
[0031]樽式I, CCM, IDO 和 / 或 IKO
[0032]在操作中，在模式2CCM期间，系统100在导通状态下操作，其中Il可为正和/或负。当Il为正时，低侧开关108操作在第三象限，并且当Il为负时，低侧开关108操作在第一象限。为使能通过电感器102的负电流，负载104可将负载控制信号127(SM0D_EN)从高转换到低，表示负载104要求电源在PWM周期的至少部分期间从负载104汲取功率。如果Il保持为正，过零控制信号139和锁存的过零控制信号135将保持为低，并且因此第一驱动器控制信号129和第二驱动器控制信号将保持为低。因此，驱动器电路124和126两者都被使能，并且总驱动控制信号125足以控制低侧开关108进行快速开关转换(例如，以对低侧开关108的Ves进行快速充/放电)。如果Il开始变为负，则过零控制信号139将从低转换到高，并且在下一个高PWM信号上，锁存的过零控制信号135将从低转换到高，并且在Il为负和在Il变为正后的整个PWM周期保持锁存为高。如上所述，当过零控制信号139和锁存的过零控制信号135为高时，第二栅极驱动器电路126 (通过控制信号129和131)被去使能，并且因此，低侧开关由第一栅极驱动器电路124控制。由于低侧驱动器电路112的一部分被去使能，栅极控制信号125不足以使低侧开关108进行快速开关转换，因此减慢低侧开关108的开关转换，从而减小或最小化当Il为负时(低侧开关操作在第一象限)由低侧开关108的快速开关转换造成的过冲和激振(ringing)效应。同样，当第二控制信号131从低转换到高(当信号135从低转换到高)，延迟电路系统124被使能，因此导致PWM信号115的延迟和高侧栅极控制信号111的延迟。当低侧开关的开关转换时间由于(由在模式2期间当Il为负时去使能低侧驱动器电路系统112的一部分导致的)较弱的栅极控制信号125而变慢时，由延迟电路124产生的延迟可与低侧开关108的总开关转换时间大约相同或成比例。
[0033]图3B示出根据本申请的实施例的在连续导通模式期间且电源具有负的电感器电流时功率开关的信号图350。信号图352表示高侧开关106的栅极控制电压(Ves)，信号图354表示低侧开关108的栅极控制信号(Ves)。在栅极控制信号354中的坪曲线356是通过减慢低侧开关108的切换而产生的，如前文所述。另外，在栅极控制信号352中的延迟358是通过当Il为负时延迟高侧开关106的切换而产生的，如上文所述。同样，当Il为负时，低侧开关108实质上变成“控制”开关，并且因此，高侧开关106通常利用相对较快的开关转换来改变状态，如图所示。
[0034]图4B示出根据本申请的一个实施例的电源100在CCM期间的时序图450。在图4B的示例中，Il为正也为负。时序图452示出了 PWM信号115，时序图454示出了电感器电流11，时序图456示出了过零控制信号139，以及时序图458示出了锁存的过零控制信号135，和第一驱动器控制信号129。如图4B所示并且继续参考图1，当11454开始从正跨到负(过零以及PWM信号115为低，互补的PWM信号117为高)时，过零控制信号139从低转换到高，同时Il保持为负以及PWM保持为低。在下一个PWM高转换，锁存的过零控制信号135 (和第一驱动器控制信号129)从低转换到高，并且保持为高直到Il在整个PWM周期为正。当第一驱动器控制信号129为“高时，第二驱动电路126被去使能，因此减慢低侧开关108的开关转换，如此处所述。
[0035]对比仿直
[0036]图5和图6分别示出在连续导通模式期间以及在连续导通模式且电感器电流为负期间，具有常规驱动器电路系统的常规同步降压转换器的仿真信号图500和600。图7示出在连续导通模式且电感器电流为负期间，根据本申请一个实施例的同步降压转换器的仿真信号图700。图7的仿真信号图表示与图1的电源100相似的电源的电路仿真。图5、6和7的仿真是假设低侧开关和高侧开关的额定电压为25伏特。在图5的常规电路仿真中，信号502表不在低侧开关上的电压(Vds ),信号504表不在高侧开关上的电压(Vds ),信号506表示低侧栅极控制电压(Ves)并且信号508表示高侧栅极控制电压(Ves)。如图5标明的，低侧栅极控制信号506以及高侧栅极控制信号508配置成使其相应开关以相对较快的速度切换导通状态。因此，在开关转换期间，低侧开关和高侧开关两者都具有大的瞬变Vds电压，并且在这个常规同步降压转换器在CCM期间的仿真中，在低侧开关上的峰值瞬变Vds电压(Vpk)大约为23伏特并且在高侧开关的峰值瞬变Vds电压(Vpk)大约为24伏特。这通常在低侧开关和高侧开关的电压容限(25伏特)内，并且通常表示常规同步降压转换器在CCM期间的常规操作状况。
[0037]在图6的常规电路仿真中，信号602表不在低侧开关上的电压(Vds),信号604表不在高侧开关上的电压(VDS)，信号606表示低侧栅极控制电压(Ves)并且信号608表示高侧栅极控制电压(Ves)。如图6所标注的，低侧栅极控制信号606和高侧栅极控制信号608使其相应开关以相对较快的速度切换导通状态。因此，在开关转换期间低侧开关和高侧开关都具有大的瞬变Vds电压，并且常规同步降压转换器在CCM且电感器电流为负期间的仿真中，在低侧开关上的峰值瞬变Vds电压(Vpk)约为28伏特，并且在高侧开关上的峰值瞬变Vds电压(Vpk)大约为26伏特。这大于低侧开关和高侧开关的电压容限(25伏特)，并且通常代表了常规同步降压转换器在CCM且电感器电流为负期间的常见操作状况。由于超过了低侧开关和高侧开关的电压容限，常规同步降压转换器会超过IC封装容限，这可对电源本身以及该IC的其他电路/系统和/或相关电路系统的操作产生不利的影响。另外，超过低侧开关和高侧开关的电压容限可在开关处生成电压应力，功率泄露/损耗问题，热管理问题，和/或限制电源的寿命和准确度。
[0038]相比于常规同步降压转换器，当电感器电流为负时减慢低侧开关的转换有利于将在低侧开关和高侧开关上的瞬变Vds电压降低到容限内。图7中的电路仿真中，信号702表不在低侧开关上的电压(Vds),信号704表不在高侧开关上的电压(Vds),信号706表不低侧栅极控制电压(Ves)并且信号708表示高侧栅极控制电压(Ves)。如图7所标注的，在状态转换期间(高到低和/或低到高)的低侧栅极控制信号706要慢于图5和6中的常规同步降压转换器的低侧栅极控制信号506/606的状态转换。高侧栅极控制信号708基于低侧栅极控制信号的状态转换的速度而具有延迟的状态转换(如上文所述，在信号708的延迟是为避免低侧开关和高侧开关的交叉导通)。因此，在开关转换期间，对于低侧开关和高侧开关两者，在低侧开关上的峰值瞬变Vds电压(Vpk)约为22伏特，并且在高侧开关上的峰值瞬变Vds电压(Vpk)约为24伏特。这通常在低侧开关和高侧开关的电压容限(25伏特)内，并且因此，本申请有利地解决了与常规同步降压转换器相关的问题。
[0039]图8示出符合本申请的一个实施例的操作流程图800。这个实施例的操作可包括至少部分地基于连接到电源802的负载的功率需求来确定同步降压转换器电源的操作模式。操作模式可包括例如CCM或DCM，并且负载可需要电源供应电流(使得通过输出电感器的电流为正或零)或汲取电流(使得通过输出电感器的电流为负)两者。这个实施例的操作还包括确定负载是否需要电源汲取电流804。如果不需要，则这个实施例的操作包括利用第一栅极控制信号控制低侧功率开关以利用CCM和/或DCM操作模式806向负载供应电流。如果负载需要电源汲取电流(804)，这个实施例的操作还可包括确定电感器电流Il是否正在变为负808。如果不是，则这个实施例的操作包括利用CCM模式810继续电源的操作。如果Il变为负(808)，则这个实施例的操作包括利用第二栅极控制信号控制低侧功率开关以(相对于在利用第一栅极控制信号控制低侧功率开关时的转换状态)减慢低侧开关的开关转换812。第二栅极控制信号比第一栅极控制信号弱，意味着相比于第一栅极控制信号，第二栅极控制信号具有较高的电阻，较低的驱动电流和较慢的边缘速度。当Il为负时，减慢低侧开关的开关转换可使能对电压瞬变尖峰的更强的控制，否则在电源的低侧开关和高侧开关上会观察到电压瞬变尖峰。这个实施例的操作还可包括利用栅极控制信号控制高侧开关以延迟高侧开关的开关转换。于此，该延迟可与(在Il为负时由于第二栅极控制信号而放慢的)低侧开关的总开关转换时间成比例。
[0040]尽管图8示出根据一个实施例的各个操作，但应理解并非所有这些操作都是必须的。的确，这里完全可设想到，在本申请的其它实施例中，图8中描绘的操作可以未在任何附图中具体示出的方式相结合，而仍然与本申请相符。因此，即便权利要求致力于并未在一幅图中明确示出的特征和/或操作，这些权利要求仍被视为在本申请的范围和内容之内。另外，本文任何实施例中使用的“电路系统”或“电路”可包括例如单一的硬线电路系统、可编程电路系统、状态机电路系统和/或可用在更大系统中的电路系统(例如，可作为一部分包括在集成电路之内的分立元件)，或者上述的任意组合。另外，这里所述的任意开关器件可以包括任意已知类型或后来开发的开关电路系统，例如MOS晶体管、BJT、SiC等。
[0041]本文中所使用的术语和表述用于对术语进行描述而非限制，而且在使用这些术语和表述时，并未意欲排除所示及所述特征(或其部分)的任何等同物，并且应认识到可在权利要求的范围之内进行各种修改。相应地，权利要求意在覆盖所有这些等同物。本文已对各个特征、方面和实施例进行了描述。本领域技术人员将理解，易于对这些特征、方面和实施例进行彼此结合以及变型和修改。因此，本申请应被视为涵盖此类结合、变型和修改。
【权利要求】
1.一种同步降压DC-DC转换器系统，包括: 连接到电源的高侧开关以及低侧开关，每个开关配置成从接通状态转换到关断状态以及从关断状态转换到接通状态，以向电感器以及负载传递电流； 低侧驱动器电路系统，其配置成控制所述低侧开关的导通状态，并且配置成在第一操作模式期间利用第一栅极驱动控制信号驱动所述低侧开关，以及在第二操作模式期间利用第二栅极驱动控制信号驱动所述低侧开关；其中所述第一栅极驱动控制信号比所述第二栅极驱动控制信号强，并且所述第二栅极驱动控制信号配置成与所述第一栅极驱动控制信号相比使所述低侧开关较慢地进行开关转换。
2.根据权利要求1所述的系统，其中，所述第一操作模式包括当通过所述电感器的电流相对于所述负载为正时的连续导通模式和/或间断导通模式，所述第二操作模式包括当通过所述电感器的电流相对于所述负载为负时的所述连续导通模式。
3.根据权利要求1所述的系统，进一步包括逻辑电路系统，所述逻辑电路系统配置成控制所述低侧驱动器电路系统的操作；并且其中，所述负载配置成生成指示需要在所述第一操作模式或所述第二操作模式下操作的负载控制信号；并且其中，所述逻辑电路系统进一步配置成至少部分地基于所述负载控制信号来控制所述低侧驱动器电路系统生成所述第一栅极驱动控制信号以及所述第二栅极驱动控制信号。
4.根据权利要求3所述的系统，进一步包括过零检测器电路系统，所述过零检测器电路系统配置成确定 所述电感器中的所述电流相对于所述负载是否为负，并且生成指示所述电感器中的所述电流相对于所述负载是否为负的过零控制信号，并且其中，所述逻辑电路系统进一步配置成至少部分地基于所述过零控制信号来控制所述低侧驱动器电路系统生成所述第一栅极驱动控制信号以及第二栅极驱动控制信号。
5.根据权利要求4所述的系统，进一步包括保持电路系统，所述保持电路系统配置成至少部分地基于所述电感器中的所述电流来锁存所述过零控制信号的状态，并且生成具有一状态的经锁存的过零控制信号。
6.根据权利要求5所述的系统，其中所述逻辑电路系统包括第一与门电路系统，所述第一与门电路系统配置成接收所述负载控制信号以及所述过零控制信号，并且生成第一控制信号以控制所述低侧驱动器电路系统生成所述第一栅极驱动控制信号，第二与电路系统配置成接收反转的负载控制信号以及经锁存的过零控制信号，并且生成第二控制信号以控制所述低侧驱动器电路系统生成所述第二栅极驱动控制信号。
7.根据权利要求1所述的系统，其中所述低侧驱动器电路系统包括第一驱动器电路以及第二驱动器电路；并且其中，在所述第一操作模式期间，所述第一驱动器电路以及第二驱动器电路被使能生成所述第一栅极驱动控制信号；并且其中，在所述第二操作模式期间，所述第二驱动器电路被去使能，所述第一驱动器电路被使能生成所述第二栅极驱动控制信号。
8.根据权利要求1所述的系统，进一步包括高侧驱动器电路系统以及延迟电路系统，所述高侧驱动器电路系统配置成控制所述高侧开关的导通状态，所述延迟电路系统配置成在所述第二操作模式期间对所述高侧驱动器电路系统进行延迟，以使所述高侧开关的转换延迟。
9.根据权利要求8所述的系统，进一步包括延迟电路系统，所述延迟电路系统配置成延迟所述高侧驱动器电路系统的操作。
10.根据权利要求1所述的系统，其中，所述高侧开关配置成至少部分地基于脉冲宽度调制信号来转换状态，所述低侧开关配置成至少部分地基于互补的脉冲宽度调制信号来转换状态。
11.一种同步降压DC-DC转换器系统，包括: 连接到电源的高侧开关以及低侧开关，每个开关配置成从接通状态转换到关断状态以及从关断状态转换到接通状态，以向连接到所述高侧开关以及所述低侧开关的电感器以及负载传递电流； 低侧驱动器电路系统，所述低侧驱动器电路系统配置成至少部分地基于所述负载的功率需求，生成开关驱动控制信号以可变地控制所述低侧开关的接通和/或关断速度。
12.根据权利要求11所述的系统，其中，开关驱动控制信号包括第一开关驱动控制信号以及第二开关驱动控制信号，并且其中，所述第一开关驱动控制信号比所述第二开关驱动控制信号强，并且所述第二开关驱动控制信号配置成与所述第一开关驱动控制信号相比使所述低侧开关较慢地进行开关转换。
13.根据权利要求12所述的系统，其中，所述低侧驱动器电路系统配置成在第一操作模式期间利用第一开关驱动控制信号驱动所述低侧开关，以及在第二操作模式期间利用第二开关驱动控制信号驱动所述低侧开关，所述第一操作模式包括当通过所述电感器的电流相对于所述负载为正时的连续导通模式和/或间断导通模式，所述第二操作模式包括当通过所述电感器的电流相对于所述负载为负时的所述连续导通模式。
14.根据权利要求11所述的系统，进一步包括:逻辑电路系统，所述逻辑电路系统配置成控制所述低侧驱动器电路系统的操作；并且其中，所述负载配置成生成指示需要在第一操作模式或第二操作模式下操作的负载控制信号；并且其中，所述逻辑电路系统进一步配置成至少部分地基于所述负载控制信号来控制所述低侧驱动器电路系统。
15.根据权利要求14所述的系统，进一步包括:过零检测器电路系统，所述过零检测器电路系统配置成确定所述电感器中的所述电流相对于所述负载是否为负，并且生成指示所述电感器中的所述电流相对于所述负载是否为负的过零控制信号，并且其中，所述逻辑电路系统进一步配置成至少部分地基于所述过零控制信号来控制所述低侧驱动器电路系统。
16.根据权利要求11所述的系统，其中，所述低侧驱动器电路系统包括第一驱动器电路以及第二驱动器电路；并且其中，在第一操作模式期间，所述第一驱动器电路以及所述第二驱动器电路被使能生成具有第一信号强度的第一开关驱动控制信号；并且其中，在第二操作模式期间，所述第二驱动器电路被去使能，所述第一驱动器电路被使能生成具有第二信号强度的第二开关驱动控制信号；其中所述第一信号强度大于所述第二信号强度。
17.根据权利要求11所述的系统，进一步包括高侧驱动器电路系统和延迟电路系统，所述高侧驱动器电路系统配置成控制所述高侧开关的导通状态，所述延迟电路系统配置成在至少一种操作模式期间对所述高侧驱动器电路系统进行延迟，以使所述高侧开关的转换延迟。
【文档编号】H02M3/158GK203504412SQ201320403277
【公开日】2014年3月26日 申请日期:2013年7月8日 优先权日:2012年7月20日
【发明者】乔恩·格拉迪施, 托马斯·N·马西斯, 尚恩·T·塔尔顿 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司