一种用于压控振荡器的多级电压转换器的制造方法
【专利摘要】一种用于压控振荡器的多级电压转换器，提供了一种用于压控振荡器的多级电压转换器，这种多级电压-电流转换器（“VI”）用于响应输入电压，并产生一个用于控制压控振荡器（“VCO”）的输出电压。VI转换器的传递函数，即输出时钟频率对输入电压的传递函数（系统包括VI转换器和VCO）在所需的输出时钟频率范围内至少近似线性，并具有所需的斜率。
【专利说明】一种用于压控振荡器的多级电压转换器
【技术领域】:
[0001]本发明涉及产生用于控制压控振荡器(“VC0”)的输出电压(在响应于一个输入电压)的电压变换电路。在优选的实施方案中，本发明提供了一种产生用于控制(VCO)的输出电压(在响应于一个输入电压)的多级电压转换器，从而使得输出时钟的频率对输入电压的传递函数的系统包括转换器，在适当的频率范围内，压控振荡器(VCO)等的输出电压和电压转换器VCO基本上是线性的，并且平均斜率适宜。
【背景技术】:
[0002]实现电压转换的差分放大器电路结构如图1所示。图1所示的电路维持以响应于输入电压Vin的输出电压的“OUT” (结点B)。由于电压“OUT”取决于流过晶体管Q2沟道(和图1电路的固定特性的组件)的电流I2，因此图1电路有时被称为一个电压-电流转换器(“VI”转换器)。图1电路将作为电压转换器来应用。
[0003]图1电路包括P沟道MOSFET (PMOS)晶体管Ql和Q2，N沟道MOSFET (NMOS)晶体管Q3、Q4、和Q5，通常制造成集成电路(或部分集成电路)。沟道连接在结点A和地之间，并且栅极电压为V5的晶体管Q5作为一个电流源吸收来自结点A的电流15。
[0004]晶体管Ql和Q2的栅极分别连接到各自的漏极。电源电压Vdd连到Ql和Q2的源极，晶体管Q3的漏极连接到Ql的漏极，Q2的漏极连接到晶体管Q4的漏极。晶体管Q3和Q4构成一个差分对，电阻Rl连接在结点A和Q3的源极之间，电阻R2连接在结点A和Q4的源极之间。参考电压REi7O接到Q3的栅极。输入电压Vin接到Q4的栅极。
[0005]通过Ql和Q3的沟道的电流为I1通过Q2和Q4的沟道的电流为12。随着输入电压Vin(晶体管Q4的栅极电压)增加到大于Q4的阈值电压，电流I2增加，而电流I1减小(而由Q5流向地的总电流，I5 = IfI1，保持恒定)。当Vin上升到(大于)第二电压V2时，电流I1减小到零，12与15相等。假设晶体管Q3和Q4在操作过程中具有相同的栅极-源极电压，“第二 电压” V2=REF0+I5R2。
[0006]图1电路有效的工作范围(“过渡区”)即Vin大于Q4的阈值电压(Vth)，小于“第二电压的范围，并且在该范围内I1和I2不为零。当Rl和R2为零或可忽略不计时，图1电路的过渡区域将因太窄(通常为几百毫伏)而无效。通过选择适当的阻值不为零的电阻Rl和R2 (例如，如图1所示，Rl = R2 = 3000 Ω )，扩大过渡区的宽度到有效值为2 (REFO-Vth)或(Vdd-Vth),以较低者为准。图1所示的电路实现中，过渡区域的宽度在2V到3V之间。
[0007]参考电压RER)加到晶体管Q3的栅极，从而使得图1电路保持平衡，当Vin = REFO时，电路工作在过渡范围的中点(即I1=I2)因此，RER)最好为Vdd/2，并且图1电路中Vdd为
3.3V(例如，通过使用未显示的电路使5V的外部电压变为3.3V)，RER)为1.65V，并且输入电压Vin的过渡范围的中点是1.65V。
[0008]然而，图1所示的普通VI转换器在输出电压控制VCO的系统中的应用包括以下问题。该系统具有一个输出时钟频率对输入电压的传递函数，即响应输入电压的VCO输出的时钟频率与输入电压(VI转换)的关系。对于这种系统的实现，输出时钟频率对输入电压的传递函数在高输出频率范围内(如下面将要讨论的图4中的曲线E)不是常数(即斜率非常低接近零)，所需的输出时钟频率在，至少在较大的所需的输出时钟频率范围内(例如，IOOMHz或更高)。实现一个VI转换器的输出电压对输入电压的传递函数，使得VCO的系统(采用VI转换器)不受此饱和响应的影响(例如，在所有所需的输出频率范围内，输出时钟输入频率对输入电压的传递函数呈线性递增特性)。然而，以前并不知道如何设计一个VI转换器，以消除饱和响应的问题。
[0009]实现一个压控振荡器VCO(包括具有预先设计的第六电路)，尽管制造工艺和工作温度条件在变化，也可以达到所需的最大输出时钟频率(给定的输入电压的特定的范围值)。但之前并不知道如何设计这样一个VCO的系统。
[0010]实现一类VI转换器(彼此之间有少数的电路参数不同)，从而使得随着输出电压对输入电压传输函数的变化，VI转换器具有多种选择性。但之前并不知道如何实现这样的一类VI转换器(其中特点是具有多自由度的通用设计)。
【发明内容】
:
[0011]本发明的一个方面是一种产生用于控制VCO (响应输入电压)的输出电压的多级电压-电流转换器(多级“VI”转换器)。VI转换器的传递函数，使得输出时钟频率对输入电压的传递函数(同一系统，包括VI转换器和VC0)在所需的输出时钟频率范围内基本上为线性关系，并且斜率适宜。在优选的实施方案中，多级VI转换器包括三个并联的阶段。每个阶段都是一个差分放大器，并且具有一个尾电流以及接收一个参考电压(通常在不同的阶段尾电流和参考电压都不同)，其中尾电流和参考电压为产生总电流的一个组成部分。总电流决定了输出电压。同样，偏置电路被用于产生响应零输入电压的不为零的输出电压。
[0012]本发明的另一个方面是一个压控振荡器(“VC0”)系统，包括本发明的多级VI转换器的所有实例。
[0013]本发明的技术解决方案:
[0014]本发明提出一种用于压控振荡器的多级电压转换器，其输出结点用于响应输入电压，输出电压用于控制压控振荡器多级电压转换器包括:多级电压转换器包括三个并联在输入结点和输出结点之间的差分放大级；第一级差分放大器，其输入端稱合接收输入电压，参考结点耦合接收第一参考电压，并且第一输出端耦合到输出结点，用于接收来自输出结点的第一级电流，以及将尾电流引到地；第二级差分放大器耦合在输入结点和输出结点之间，并与第一差分放大器并联，第二参考结点耦合接收第二参考电压，并被用于吸收输出结点的第二分量电流，以及将第二级放大器的尾电流引至地，其中第一部分的电流由第一参考电压和输入电压决定，第二部分的电流由第二参考电压和输入电压决定，而输入电压与输出电压之间的传递函数为非线性函数；第三级差分放大器，耦合在输入结点和输出结点之间，并与第一级差分放大器并联，第三参考结点耦合接收第三参考电压，并被用于吸收来自输出结点的第三级电流，并将第三尾电流接地，其中第三级电流由第三参考电压和输入电压决定，输出电压与第一级、第二级和第三级电流之和成非递减关系；第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，并通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压，输出电压与第二电流、第四电流和第六电流的和之间为非递减函数关系。
[0015]进一步，多级电压转换器还包括:第一差分放大级的第一支路包括一个第一MOSFET晶体管，其栅极被耦合来接收第一参考电压，第二支路包括一个第二 MOSFET晶体管，其栅极被稱合来接收输入电压；第一电流源电路，其中第一支路被稱合在第一结点和第二结点之间，从而使第一级电流由第一个结点，通过第一 MOSFET晶体管的沟道流向第二个结点；第二支路被耦合在输出结点和所述第二结点之间，从而使得第二级电流由输出结点，通过第二 MOSFET晶体管的沟道流向第二结点；耦合到第二结点的第一电流源电路，被用于吸收来自第二结点的第一级的尾电流；第二级差分放大级的第三支路包括一个第三MOSFET晶体管，晶体管的栅极被耦合接收第二参考电压，包含在第四支路中的第四MOSFET晶体管，其栅极被耦合接收输入电压，第二漏电流电路的第三支路耦合在第三结点和第四结点之间，从而使得第三电流从第三结点，通过第三MOSFET晶体管的沟道流向第四结点，第四支路被耦合在输出结点和第四结点之间，从而使得第四电流从输出结点，通过第四MOSFET晶体管的沟道流向第四结点，第二漏电流电路被耦合到第四结点来接收来自第二结点的第二尾电流，第二电流取决于第一参考电压和输入电压，而第四电流取决于第二参考电压和输入电压，并且输入电压与输出电压之间为非线性关系；第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压，输出电压与第二电流、第四电流和第六电流和之间为非递减函数关系；第一电路被用于为第一结点、第三个结点和第五结点提供电源电压；第二电路被用于为第二个结点、第四结点和第六结点提供第二电源电压，并且第二电源电压基本上等于电源电压；第三参考电压约等于电源电压，第二参考电压约等于3Vdd/4，而第一参考电压至少约等于Vdd/2。
[0016]进一步，用于压控振荡器的多级电压转换器其第一支路包括耦合在第一 MOSFET晶体管的沟道和第二结点之间的第一电阻，第二支路包括耦合在第二 MOSFET晶体管的沟道和第二结点之间的第二电阻，第三支路包括耦合在第三MOSFET晶体管的沟道和第四结点之间的第三电阻，第四支路包括耦合在第四MOSFET晶体管的沟道和第四结点之间的第四电阻。
[0017]进一步，第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压；第一电路被用于为第一结点、第三个结点和第五结点提供电源电压；第二电路被用于为第二个结点、第四结点和第六结点提供第二电源电压，并且第二电源电压基本上等于电源电压，并且其中第一支路包括稱合在第一 MOSFET晶体管的沟道和第二结点之间的第一电阻,第二支路包括耦合在第二 MOSFET晶体管的沟道和第二结点之间的第二电阻，第三支路包括耦合在第三MOSFET晶体管的沟道和第四结点之间的第三电阻，第四支路包括耦合在第四MOSFET晶体管的沟道和第四结点之间的第四电阻，第五支路包括耦合在第五MOSFET晶体管的沟道和第六结点之间的第五电阻，第六支路包括耦合在第六MOSFET晶体管的沟道和第六结点之间的第六电阻，第三参考电压约等于电源电压，第二参考电压约等于/4，而第一参考电压至少约等于/2，并且第五和第六电阻均为R，第三和第四电阻约为2R，而第一和第二电阻约为16。
[0018]进一步，多级电压转换器还包括:耦合到输出结点偏压电路，其作用是在输入结点电势与地的电势相等时，保证输出结点的电势为一个固定的电势；一个连接在输出结点相连的电阻；一个MOSFET晶体管，晶体管的第一沟道终端与电阻的另一端相连，第二沟道终端接地，栅极耦合接收控制电压。
[0019]进一步，电压控制振荡器系统包括:一个在输出结点产生输出电压来响应输入结点的输入电压的多级电压转换器，其中多级电压转换器包括至少两个并联在输入结点和输出结点之间的差分放大级，第一级的第二结点耦合接收第一参考电压，第二级的第三结点耦合接收第二参考电压，其中第一级被配置来接收来自输出结点的第一级电流，并将第一尾电流引向地，第一级电流取决于第一参考电压和输入电压，第二级电流取决于第二参考电压和输入电压，输出电压与输入电压之间为非线性关系；一个电压控制振荡器，其控制输入端耦合到输出结点，以接收输出电压，振荡器包括一个产生时钟信号的电路，并且时钟信号的频率取决于输出电压。
[0020]进一步，在一定的时钟频率范围内，时钟信号的频率与输入电压之间为线性关系。
[0021]进一步，多级电压转换器还包括:第一差分放大级的第一支路包括一个第一MOSFET晶体管，其栅极被耦合来接收第一参考电压，第二支路包括一个第二 MOSFET晶体管，其栅极被稱合来接收输入电压；第一电流源电路，其中第一支路被稱合在第一结点和第二结点之间，从而使第二级电流由第一个结点，通过第一 MOSFET晶体管的沟道流向第二个结点；第二支路被耦合在输出结点和所述第二结点之间，从而使得第一级电流由输出结点，通过第二 MOSFET晶体管的沟道流向第二结点；耦合到第二结点的第一电流源电路，被用于吸收来自第二结点的第一级的尾电流；第二差分放大级的第三支路包括一个第三MOSFET晶体管，晶体管的栅极被耦合接收第二参考电压，包含在第四支路中的第四MOSFET晶体管，其栅极被耦合接收输入电压，第二漏电流电路的第三支路耦合在第三结点和第四结点之间，从而使得第三电流从第三结点，通过第三MOSFET晶体管的沟道流向第四结点，第四支路被耦合在输出结点和第四结点之间，从而使得第二级电流从输出结点，通过第四MOSFET晶体管的沟道流向第四结点，第二漏电流电路被耦合到第四结点来接收来自第二结点的第二尾电流；第三级差分放大级的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第四电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第三电流由输出结点，通过第六MOSFET的沟道流向第六结点，第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第一级电流取决于第一参考电压和输入电压，第二级电流取决于第二参考电压和输入电压，第三级电流取决于第三参考电压和输入电压，而输出电压与输入电压之间为非线性关系。
[0022]进一步，第一电流与输入电压、第二电流与输入电压、第三电流与输入电压、第四电流与输入电压、第六电流与输入电压，第二和第四电流之和与输出电压之间、以及第一、第二和第三电流之和与输出电压之间均为不同的非减函数关系。
[0023]在替代的实例中，多级VI转换器包括两个或三个以上的并联的阶段，每个阶段都是一个差分放大器，该差分放大器是产生总电流的组成部分，其中总电流决定了输出电压。阶段的数目，以及每个阶段的尾电流和参考电压(电阻值和晶体管的特性)，都是一定的，从而实现所需的输出电压与输入电压的传递函数。
[0024]对比专利文献:CN203119766U电压转换器 201320022164.5，CN203206104U 用于电压转换器的启动电路和电压转换器201320140363.6
【专利附图】
【附图说明】:
[0025]图1所示为普通电压-电流转换器(“VI”)的概略图。
[0026]图2所示为一个本发明的多级电压-电流转换器的实例的原理图。
[0027]图3所示为一个可以被实现为一个集成电路(或一个集成电路的一部分)的压控振荡器电路的原理图，并且该电路还包括图2所示的本发明的实例。
[0028]图4所示为图2电路的第一和第二实现的传递函数，以及图3电路(一是图2的第一实例，另一个是图2的第二个实现)和普通压控振荡器电路的两种实现的曲线图。
[0029]图5所示为本发明的多级电压-电流转换器的另一实例的部分(两个阶段)原理图。
[0030]图6所示为图3的电路30的两个单元的简化原理图。
[0031]图7所示为电源电路(用于图3电路的集成电路实现)的示意图。
【具体实施方式】:
[0032]图2电路是本发明的多级VI转换器的一个实例。本发明的多级VI转换器在这里有时会被称为“多级电压转换器。图2电路包括以下三个阶段，每个阶段都是图1形式的差分放大器:
[0033]第一阶段包括NMOS晶体管Q3a和Q4a，电阻器Rla和R2a，以及NMOS晶体管Q5a (沟道端子连接在结点A和地之间，其栅极电压保持在控制电压V5，并作为电流源的功能吸收从结点A到地的电流I5a)；
[0034]第二阶段包括NMOS晶体管Q3b和Q4b，电阻Rlb和R2b，以及NMOS晶体管Q5b (沟道的终端连接在结点B和地之间，其栅极电压保持在控制电压V5，并作为电流源的功能吸收从结点B到地的电流I5b)；
[0035]第三阶段包括NMOS晶体管Q3c和Q4c，电阻Rlc和R2c，以及NMOS晶体管QSc (沟道的终端连接在结点C和地之间，栅极电压保持在控制电压V5，并作为电流源的功能吸收从结点C到地的电流15。)。[0036]图2电路通常被做成集成电路(或部分集成电路)。
[0037]图2电路还包括栅极与漏极短接的PMOS晶体管Ql和Q2。电源电压Vdd接到晶体管Ql和Q2的源极。通过晶体管Ql的沟道的电流记为I1，通过晶体管Q2的沟道的电流记为12。
[0038]图2电路用于提供响应输入电压“Vin”的输出电压“OUT”(在结点D)。输出电压“OUT”由流过晶体管Q2的沟道的电流I2决定(即图2电路组件的固定特性)。电流I2为以下四个电流的总和:I2a(通过晶体管Q4a的沟道的电流)；I2b(通过晶体管Q4b的沟道的电流)；I2。(通过晶体管Q4c的沟道的电流)和Ibias (通过晶体管Q5d的沟道的电流)。
[0039]在第一阶段中，晶体管Q3a的漏极连接到Ql的漏极，并且晶体管Q4a的漏极连接到Q2的漏极。晶体管Q3a和Q4a组成一个差分对，电阻器Rla连接在结点A和晶体管Q3a的源极之间，电阻器R2a连接在结点A和晶体管Q4a的源极之间。参考电压RER)接到Q3a的栅极。输入电压Vin接到Q4a栅极。随着输入电压Vin上升到大于Q4a的阈值电压，电流I2a (通过晶体管Q4a的通道的电流)开始增加，而电流Ila (通过晶体管Q3a的沟道的电流)开始减小(而通过晶体管Q5a接地的总的灌电流I5a=I2a+Ila，保持不变)。当Vin飞达到及超过第二电压V2时，电流Ila变为零，I2a等于I5a。假设晶体管Q3a和Q4a的栅极-源极电压(Vgs)相同，“第二电压”V2 = REFO+(I5a) (R2a)。
[0040]在一般情况下,每个晶体管Q3a、Q4a、Q3b、Q4b、Q3c和Q4c的阈值电压(Vth)是一个加工函数和在装置中流动的电流的量。在“快”区域，Vth通常为0.4V ;在“平缓”区域，Vth通常约为1.0V。在图2电路的典型的实例中，当输入电压Vin从零上升到晶体管Q4的阈值电压时(使晶体管Q4开始通过电流)，晶体管Q4的Ves约为800mV，而当输入电压Vin上升到V2a时(使晶体管实现I2a=I5a，Ila=O)，晶体管Q4的Ves约为1.2V。
[0041 ] 在第二阶段中，晶体管Q3b的漏极连接到Ql的漏极，晶体管Q4b的漏极连接到Q2的漏极。Q3b晶体管和Q4b构成一个差分对，电阻Rlb连接在结点B和Q3b的源极之间，电阻R2b连接在结点B和Q4b的源极之间。参考电压REFl接到Q3b的栅极。输入电压Vin接到Q4b的栅极。随着输入电压Vin上升到大于晶体管Q4b的阈值电压，电流I2b(通过晶体管Q4b的沟道的电流)开始增加，电流的Ilb (通过晶体管Q3b的沟道的电流)开始减小(而通过晶体管Q5a接地的总的灌电流I5b=I2b+Ilb，保持不变)。当Vin达到及超过第三电压V3时，电流Ilb变为零，I2b等于I5bo假设晶体管Q3b Q4b的栅极-源极电压(Vgs)相同，“第三电压” V3=REFl+(I5b) (R2b)。
[0042]在第三阶段中，晶体管Ql的漏极连接到Q3c的漏极，晶体管Q4c的漏极连接到Q2的漏极。晶体管Q3c和Q4c构成一个差分对，电阻Rlc连接在结点C和Q3c的源极之间，电阻R2c连接在结点C和Q4c的源极之间。参考电压REF2接到Q3C的栅极。输入电压Vin接到Q4c的栅极。随着输入电压Vin上升到大于晶体管Q4c的阈值电压，电流I2。(通过晶体管Q4c的沟道的电流)开始增加，电流I1。(通过晶体管Q3c的沟道的电流)开始减小(而通过晶体管Q5a接地的总的灌电流15。=12。+11[;，保持不变)。当Vin达到及超过第四电压V4时，电流I1。变为零，I2。等于15。。假设晶体管Q3c和Q4c的栅极-源极电压(Ves)相同，“第四电压” V4=REF2+(I5。)(R2c)。
[0043]图2电路的有效的操作范围即Vin为小于上述的第二电压、第三电压和第四电压中最大值的范围(并且Vin大于Q4b、Q4a和Q4c最低的阈值电压Vth)。通过选择适当的电阻Rla，R2a，Rib, R2b，Rlc, R2c的阻值，使有效的操作范围为从Vth到Vddo
[0044]为得到所需的“输出电压对输入电压”(OUT对Vin)的传递函数和一个相应的“电流I2对输入电压”的传递函数，图2电路的组件的特性(例如，电阻Rla-Rlc和R2a_R2c的值，晶体管5a、Q5b和Q5c的沟道特性)，以及参考电压RERKREF1和REF2的选择都有一定的要求，从而使电流I2在操作范围内取决于输入电压Vin。通常，每个阶段的尾电流(例如，晶体管Q5a、Q5b或Q5c的灌电流)、参考电压(例如，参考电压REFO、REFl或REF2)和电阻值(例如，电阻R2a、R2b或R2c)都不相同。
[0045]第一阶段的传递范围内，电流I2a大于零并小于I5a，第二阶段的传递范围内，电流I2b是大于零并小于I5b，第三阶段的传递范围内，电流12。大于零并小于15。。
[0046]在图2 所示的特定的实现中，Rla = R2a = 8000 Ω , Rlb = R2b = 1000 Ω , Rlc =R2c = 500 0，晶体管03&、04&、0313、0413、03(3和04(3具有相同的特性(例如，沟道的宽度与长度之比)，Vdd 为 3.3V，REFO = Vdd/2, REFl = (3/4) Vdd, REF2 = Vddo 在此实现中，I5a 约为200 μ A, I5c约为300 μ Α。通过选择，Rla = R2a并比Rlc = R2c大十六倍，Rlb = R2b并且是Rlc = R2c的两倍，第一传递范围大于第二传递范围(第一传递范围约是第三传递范围的10.7倍)，第二传递范围大于第三传递范围(约4.8倍)。因此，在图2电路中，电流I2a随着Vin变化的操纵范围大于I2b随Vin变化的范围，而电流I2b随Vin变化的操作范围大于I2。随Vin变化的操作范围。在一种实现中，I5a=I5b=I5。(图2所示的实现的一种变换)，其中，第一传递范围可以比第三传递范围大16倍，第二传递范围约为第三传递范围的两倍。
[0047]在图2所示的特定的实现中(上段中讨论)，第二阶段的功能是图2电路的工作范围(Vin超过输入电压即高值部分)部分，增加输出电压对输入电压的传递函数的斜率。第三阶段的功能是进一步增加输出电压对输入电压的传递函数的斜率。由于选择的参考电压REF2大于REF1、REFl大于RER)。参考电压RER)设为Vdd/2，从而使得图2电路保持平衡，在这个意义上，当Vin=RER)=Vdd/2时，第一阶段工作在它的传递范围的中点(即I2a=Ila)。
[0048]在本发明的VI转换器的实现中(如图2所示)，并在此基础上改进来用于VCO系统，如图3所示的系统，参考电压RE`R)、、REFl和REF2均应大于或等于Vdd/2，从而使VI转换器对上述的饱和响应效果(在输入电压范围的上半部分，VCO系统中平缓的“输出时钟频率对输入电压”的传递函数)进行校正(并减少或消除)，否则VCO系统将被限制(即，本发明的VI转换器被普通VI转换器取代)。
[0049]再次参考图2，晶体管Q5d的功能是提供一个偏置输出电压“0UT”(非零)，以响应具有零值的输入电压Vin(或一个小于晶体管Q4a、Q4b和Q4c的最低阈值电压的值)。通过选择电压V5(即Q5d的栅极电压)大于Q5d的阈值电压，使流过电阻R3a(和与之串联的晶体管Q5d的沟道)的电流Ibias不为零，从而实现这种“零输入电压”偏置电压“OUT”的值。由于输出结点D处的电压响应电流I2aiI21^P 12。的变化而变化(反过来又影响Vin的变化)，当输入电压Vin高于晶体管Q4b、Q4a和Q4c最低的阈值电压时，偏置电流Ibjas随之变化(少量)O
[0050]在替代的实例中，电压“OUT”的一个非零的“零输入电压”偏置值是不必要的，元件Q5d和R3a都被删去，因而，零伏(小于Vdd)的输出电压OUT响应零输入电压Vin。在这种可替换的实例中，一些或全部元件Rla、R2a、Rib、R2b、Rlc和R2c的值，以及晶体管Q3a、Q4a、Q3b、Q4b、Q3c、Q4c、Q5a、Q5b和Q5c的特性(图2中所示的值)均可改变，从而获得所需的输出电压对输入电压的传递函数。
[0051]图2电路中，电流“12”由关系:I2=I2a+I2b+I2c+Ibias决定。分量电流I2a、I2b和I2c与输入电压(Vin)之间均为非减函数关系。输出电压“OUT”与分量电流之和之间也为第四非减函数关系。并且第四非减函数可表示为分量电流之和(I2a+I2b+I2。)与偏置电流(Ibias)的函数。偏置电流“Ibias”是(一阶近似)与输入电压无关的常数。第四非减函数是分量电流之和的非减函数。输出电压“OUT”是输入电压Vin的第五非减函数(线性)。图4中绘制的曲线“A”和“B”是第四非减函数的示例。
[0052]在本发明的具有两个或三个以上的差分放大器阶段(而不是如图2所示的实例中那样的三个阶段)的VI转换器替代实例中，每个阶段在输出结点处产生一个分量电流。输出电压是分量电流之和的非减函数。输出电压同样也是输入电压(“Vin”)的非递减(非线性)函数。
[0053]在本发明的多级VI转换器的其他实例中，每一个并联连接的差分放大器阶段在输出结点产生一个分量电流，输出电压是分量电流之和的非增函数，同时也是输入电压(Vin)的非增函数(非线性)。这样的实现方式是图2电路的一个变化(参考图5所描述的)，其中晶体管Q3和Q4由PMOS晶体管替代。如该图5所示，每个NMOS晶体管NlO和Nll的栅极与其漏极短接。电源电压Vdd接到PMOS晶体管PlO和Pll的源极，偏置电压V5接到晶体管PlO和Pll的栅极。在第一阶段中，PMOS晶体管P12的源连(通过电阻R10)接到晶体管PlO的漏极，PMOS晶体管P13的源极(通过电阻Rll)连接到晶体管PlO的漏极，晶体管P12和P13的漏极分别连接到晶体管NlO和Nll的漏极。晶体管P12和P13共同构成一个差分对。参考电压REH)接到晶体管P12的栅极。输入电压Vin接到晶体管P13的栅极。通过晶体管P13的沟道的电流记为“ I2a”。随着输入电压“Vin”降低到比Vdd低一个晶体管的P13阈值电压，电流I2a开始增加(并且通过晶体管P12的沟道的电流开始下降)，而I5a(通过晶体管PlO的总电流)保持不变。当Vin低于第二电压时，通过P12的电流变为零，I2a等于工如。
[0054]在图5电路的第二阶段中，PMOS晶体管P14的源极(通过电阻R12)连接到Pll的漏极，PMOS晶体管P15的源极(通过电阻R13)连接到晶体管PlO的漏极，晶体管P14和P15的漏极分别连接到晶体管NlO和Nll的漏极。晶体管P14和P15共同构成一个差分对。参考电压REFl接到晶体管P14的栅极。输入电压Vin接到晶体管P15的栅极。通过晶体管P15的沟道的电流记为“I2b”。随着输入电压“Vin”降低到比Vdd低一个晶体管P15的阈值电压的，电流I2b开始增加(并且通过晶体管P14的沟道的电流开始下降)，而I5b (通过晶体管PU的总电流)保持不变。当Vin低于第三电压时，通过P14的电流变为零，I2b等于I5a。输出电压“OUT”由电流I2 (通过Nll的沟道)确定。电流I2是分量电流I2a和I2b，以及各个额外阶段产生的类似分量电流(未显示)的总和。
[0055]同样，在本发明的多级VI转换器的其他实例中，每一个并联的差分放大器阶段在输出结点处产生一个分量电流，输出电压与分量电流之和呈非线性函数关系，同时输出电压与输入电压也呈非线性函数关系。
[0056]本发明的VI转换器的多级结构使得VI的输出电压(和相应的电流，如电流I2)与输入电压呈非线性变化(在图5的实例中，至少在工作范围内的上部或下部，通常比线性的变化速度快)。这种非线性变化在响应压控振荡器(VCO)的VI输出电压时可抵消非线性变化，从而为VCO提供一个线性(或基本上是线性的)的整体传递函数(即线性或基本上是线性的“输出时钟频率对VCO的输入电压”的传递函数)。
[0057]在可替代的实施例中，本发明的多级VI转换器包括两个或三个以上的并联的阶段，每个阶段都产生一个总电流的分量电流，并且分量电流决定了差分放大器的输出电压。放大器阶段的数目，以及每一个阶段的尾电流和参考电压(电阻值和晶体管特性)的选择都是一定的，从而获得所需的“VI的输出电压对输入电压”的传递函数，该传递函数通常为非线性函数，从而通过VI转换器消除在响应一个压控振荡器(VCO)的输出电压时出现的非线性问题。
[0058]本发明的另一个方面是一个压控振荡器(“VC0”)系统，包括所有的本发明的多级VI转换器的实例。图3所示的电路即为一个VCO系统。更具体地，图3电路是一个差分电压控制的振荡器，其设计与普通设计相同，除以下方面:
[0059]图2电路(而不是如图1所示的普通电路)实现电压-电流转换器20 ;图3电路中，电阻电路10为第一和第二阶段的VI转换器20提供参考电压RER)和REFl，电源电压Vdd(与图2所示的“Vdd”相同)作为第三阶段的VI转换器20的电压REF2。
[0060]如果图3电路被制作成一个具有标准值为5.0V的电源电压的集成电路，内部电压调节器通常用来产生标准值为3.3V的Vdd。
[0061]如果图3电路被制造成一个具有额定3.3V的电源电压(如图7所示的集成电路70)的集成电路(即目前的亚微米晶片工艺技术规范)，可使用的电源电压为Vdd。在这种情况下，该芯片优选如图7所示的具有向芯片内(用于图3中的电压Vdd)数字电路直接提供电源电压的电源引脚，以及另一个向芯片内的模拟电路提供电源电压的电源引脚。如图7所示，电感和电容电路(电感器和两个电容器的连接如图所示)过滤应用到芯片的电源电压。
[0062]如果VI转换器20被图1所示的普通VI转换器替换，参考电压RER)(而不是参考电压REF1)需要提供给这种普通VI转换器。可通过简化电路10，即如图3所示的去掉电阻R3和R4的电路10实现。
[0063]图3的电压源12作为电压V5加到VI转换器20的晶体管Q5a、Q5b、Q5c和Q5d的栅极。电路12可被实现为一个电阻和一个NMOS晶体管，电阻连接在电位保持在Vdd的结点和NMOS晶体管(NM0S晶体管的源极接地，栅极和漏极短接)的漏极之间。
[0064]在图3的VCO系统中，VI转换器20输出的电压“OUT”决定了应用到振荡器30中的7个元件(记为元件“CELL0-CELL6”)的控制电压(OUT和OUT’)。电压的“0UT”，作为一个用于在振荡器30的每个兀件中产生偏置电流的镜电压,从转换器20到振荡器30 (如图3所示)中的每个元件的第一偏置电压终端。该电路由晶体管Q6、Q7、Q8、Q9、Q10、Q11、Q12、运算放大器14和偏置电源15 (如图所示)构成，并产生且从运算放大器14的输出端到振荡器30的每个元件的第二偏置电压终端的电压OUT’ (其电位响应OUT的电位的上升而上升，并有OUT的电位决定)。振荡器30的输出时钟信号CLK (和反相信号CLKB)的频率由控制电压(OUT和OUT’)确定，即由电压OUT的电平确定。
[0065]图3所示的振荡器30具有常规的设计。图6是电路30的一个实例中两个元件("CELLI和CELL2”)的简化示意图。第一个元件包括PMOS晶体管P20、P21和P22，以及可变电阻60和61，连接如图所示。第二个元件包括PMOS晶体管P30、P31和P32，以及可变电阻62和63，连接如图所示。电压OUT作为一个从晶体管P20和P21的栅极接收的偏置电压。电压OUT’在每一个可变电阻器60、61、62和63处被接收，并控制这些可变电阻的阻抗。通过晶体管P20的沟道的电流为(I2) (w/2400)，其中I2为图2中的电流“ 12”，“ (w/2400) ”是图2中晶体管Q2和晶体管P20的沟道宽度的比率。随着OUT的增加，每个电阻器的阻抗均减小，从而保证(I2) (w/2400) (R)保持不变，其中“R”是电阻60和61的阻抗。如果没有阻抗R在响应OUT’变化(即响应OUT和I2的值的变化)时不变，则电流I2的增加会引起差分电压的摆幅增加，但电路30的输出频率不会增加。
[0066]在图3电路所需的操作范围内，电压OUT的增加速度比线性响应线性增加的输入电压Vin快(至少超过工作范围内的一部分)，信号CLK的频率线性或基本上线性(不饱和)增加以响应线性增加的输入电压Vin。
[0067]图4中的曲线B和D是图3系统的一个实例的输出时钟频率对输入电压的传递函数的不同实现。曲线A和C是图3系统在这两个实例的中电路20的“输出电流对输入电压”的传递函数(即图2电流对输入电压Vin的传递函数)。对于曲线B和D(和下面讨论的曲线E)，距横轴的距离表示增加的输出时钟频率。对于曲线A和C，距横轴的距离表示增加的电流I2 (图2中，I2a+I2JI2JIbias=I2)。虽然曲线A和C在作为输入电压Vin的函数时表示电流I2，但因为VI的输出电压(“OUT”)与电流I2成正比，所以VI的输出电压(电压输出，如在图2)也是输入电压Vin的函数。
[0068]图4中的曲线E表示普通VCO系统(图3系统的常规版本，即图1电路替换本发明的图2电路20的实现)的输出时钟频率与输入电压的传递函数特性。
[0069]从曲线E的趋势可知，从Vin = 0.6V到Vin = 3V的操作范围内，这种普通VCO系统存在饱和响应问题，在此操作范围内的上部(高于Vin = 1.8V)，曲线E变得平缓(其斜率减小直到斜率接近零)。普通VCO的系统有几处缺点:“输出时钟频率对输入电压”的传递函数(曲线E)在超过Vin= 1.8V时斜率变为零，从而限制了达到可提供实用的输入电压Vin的最大输出时钟频率，并且集成电路成本低(由曲线E可得最大输出时钟频率通常低于280MHz);在低于Vin= 1.8V范围内，斜率达不到所需的数值；在给定的输入电压Vin范围内，能够达到的最大输出时钟频率受工艺和操作温度条件的变化影响较大。在本发明之前并不知道如何实现基本线性的“压控振荡器的输出时钟频率与输入电压的”传递函数(或压控振荡器的输出时钟频率与输入电压的传递函数在高输入电压部分不趋向平坦)，并且线性传递函数的斜率适宜，此外，在工艺变化和操作温度条件变化的条件下，VCO系统能够获得所需的最大输出时钟频率(一个具有给定的设计和特定的输入电压范围的VI电路)。
[0070]由曲线E可知，曲线A、B、C和D说明图3所示的本发明VCO系统的实现不受上面所讨论普通VCO系统的缺点影响。
[0071]曲线C和D表示图3电路实现的集成电路工作在“慢”的温度和工艺条件下(即“SLOW.150”条件下，其晶体管的工作结温度为150摄氏度，Vdd为3V左右，晶体管有长沟道和高阈值电压，并且电阻比额定值增加20% )。曲线A和B表示图3电路实现的集成电路工作在“快”的温度和工艺条件下(即“FAST.M40”条件下，其晶体管的工作结温为40摄氏度，Vdd为3.6V，晶体管有短渠道和低阈值电压，电阻比额定值减少20% )。
[0072]在从Vin = 0.4V到Vin = 3V的工作范围内(如果该电路在从133MHz到300MHz的范围内无法正常运行，可忽略转折点即320MHz以下部分)，曲线B(图3的“快”实现中“输出时钟频率与输入电压的”传输函数)从最低值约133MHz到440MHz线性增加(所有部分正斜率)。因为曲线A( “用于控制VCO的VI转换器的输出电压对输入电压”的传递函数，其中VCO的传递函数为曲线B)在所需的从Vin = 0.4V到Vin = 3V的范围内呈非线性上升(增加的斜率)所以，可获得所需的斜率基本固定的曲线B。VI转换器的第一阶段被设计为来为“快”的条件下提供足够的偏置，更高的阶段可以在“慢”的条件下开始发挥作用。
[0073]曲线D (图4的“慢”实现中“输出时钟频率与输入电压”的传递函数)在Vin =
0.4V到Vin = 3.0V的范围内具有正斜率(随着输入电压的增加略有增加)。所以可获得斜率合适的曲线D，因为曲线C( “用于控制VCO的VI转换器的输出电压对输入电压”的传递函数，其中VCO的传递函数为曲线D)在Vin = 0.4V到Vin= 3.0V的范围内呈线性上升。
[0074]请注意，在“快”的条件下，VCO得到较少的偏置电流(比“慢”的条件下)，三个差分对(Q3a、Q4a、Rla、R2a、和 Q3a，Q4b、Rib、R2b 和 Q3c、Q4c、Rlc、R2c)较为理想(比“慢”的条件下)，具有低阈值电压和低电阻。由于差分对接近理想的操作，第一个阶段(接收电SREFO)将比其他阶段为总电流I2提供更多的电流。第三阶段(接收电压REF2)则不提供，直到Vin非常接近Vdd。
[0075]图3的VCO系统在输入电压从Vin = 0.4V到Vin = 3.0V的范围内达到一个有效的最大输出时钟频率(如300MHz或320MHz)，尽管过程和操作温度条件显著变化(例如，无论是VCO系统的“快”实现的特性曲线B，还是VCO系统的“慢”实现的特性曲线D)。
[0076]如果图3电路被制作成一个集成电路，并操作在“慢”的温度和过程条件下(例如图4所示的“SLOW.150”的条件下)，在操作范围(从150MHz到300MHz)内的增益(“时钟输出频率与输入电压”的传递函数的平均斜率)可达到约87MHz/V。如果图3电路被制作成一个集成电路，并操作在“快”的温度和过程条件下(例如图4所示的“FAST.M40”的条件下)，在所需的操作范围内的增益可达到约78MHz/V。与IOOMHz和150MHz相比，这些增益值可通过VCO系统和电路20被图1电路(RER) = Vdd/2的参考电压接到Q3的栅极，而不是本发明的图2电路)分别在“慢”和“快”的温度和过程条件下实现来实现。
[0077]图3所示的普通的VCO系统(例如，图3的一个用图1电路替换图2实现电路20的版本)遇到饱和响应问题(如图4的曲线E所示,在所需的输出时钟的频率范围内，高的输出时钟频率处的“输出时钟频率与输入电压”传输函数的斜率较平缓)。这个问题不是唯一的，特别是VCO设计。例如，VCO具有另一种普通的设计，这种设计中包括环形振荡器(由CMOS反相器构成，电流源耦合到每个反相器的PMOS和NMOS晶体管的源极)和普通的单级电压-电流转换器，也受到饱和响应问题的影响。该问题可通过使用本发明的多级电压-电流转换器替代这种环形振荡器VCO电路中的普通的单级电压-电流转换器来消除(或在其它普通的VCO系统中遇到的这种问题)。
[0078]图3所示的本发明的VCO的系统被设计来产生输出电压CLK，该输出电压CLK频率范围为150MHz到300MHZ，并具有整个过程、温度和电源电压的公差。通过实现本发明的图2电路的VI转换器20 (而不是图1中普通的电路)，图3系统在最差的条件下达到更低的增益(“输出时钟频率对输入电压”的传递函数的最低斜率)，并增加锁定的电压范围。本发明的多级VI转换器比图1所示的普通单级电路有更多的自由度(在这个意义上，其组成部分可以选择特定的参数值来实现各种操作特性)，图3电路的输出时钟频率对输入电压的传递函数可满足较大范围的需求。其中，本发明的VI转换器可选择的参数即VI转换器的阶段的数目(例如，图2中三个，两个或三个以上)，每个阶段的参考电压(例如，REFO,REFl 和 REF2)、电阻(例如，Rla、R2a、Rib、R2b、Rlc 和 R2c)和尾电流(如电流 I5a、I5b 和
I5c) O
【权利要求】
1.一种用于压控振荡器的多级电压转换器，其特征是:输出结点用于响应输入电压，输出电压用于控制压控振荡器多级电压转换器包括:多级电压转换器包括三个并联在输入结点和输出结点之间的差分放大级；第一级差分放大器，其输入端耦合接收输入电压，参考结点耦合接收第一参考电压，并且第一输出端耦合到输出结点，用于接收来自输出结点的第一级电流，以及将尾电流引到地；第二级差分放大器耦合在输入结点和输出结点之间，并与第一差分放大器并联，第二参考结点耦合接收第二参考电压，并被用于吸收输出结点的第二分量电流，以及将第二级放大器的尾电流引至地，其中第一部分的电流由第一参考电压和输入电压决定，第二部分的电流由第二参考电压和输入电压决定，而输入电压与输出电压之间的传递函数为非线性函数；第三级差分放大器，耦合在输入结点和输出结点之间，并与第一级差分放大器并联，第三参考结点耦合接收第三参考电压，并被用于吸收来自输出结点的第三级电流，并将第三尾电流接地，其中第三级电流由第三参考电压和输入电压决定，输出电压与第一级、第二级和第三级电流之和成非递减关系；第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，并通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压，输出电压与第二电流、第四电流和第六电流的和之间为非递减函数关系。
2.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:多级电压转换器还包括:第一差分放大级的第一支路包括一个第一 MOSFET晶体管，其栅极被耦合来接收第一参考电压，第二支路包括一个第二 MOSFET晶体管，其栅极被稱合来接收输入电压；第一电流源电路，其中第一支路被耦合在第一结点和第二结点之间，从而使第一级电流由第一个结点，通过第一 MOSFET晶体管的沟道流向第二个结点；第二支路被耦合在输出结点和所述第二结点之间，从而使得第二级电流由输出结点，通过第二 MOSFET晶体管的沟道流向第二结点；耦合到第二结点的第一电流源电路，被用于吸收来自第二结点的第一级的尾电流；第二级差分放大级的第三支路包括一个第三MOSFET晶体管，晶体管的栅极被耦合接收第二参考电压，包含在第四支路中的第四MOSFET晶体管，其栅极被耦合接收输入电压，第二漏电流电路的第三支路耦合在第三结点和第四结点之间，从而使得第三电流从第三结点，通过第三MOSFET晶体管的沟道流向第四结点，第四支路被耦合在输出结点和第四结点之间，从而使得第四电流从输出结点，通过第四MOSFET晶体管的沟道流向第四结点，第二漏电流电路被耦合到第四结点来接收来自第二结点的第二尾电流，第二电流取决于第一参考电压和输入电压，而第四电流取决于第二参考电压和输入电压，并且输入电压与输出电压之间为非线性关系；第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压，输出电压与第二电流、第四电流和第六电流和之间为非递减函数关系；第一电路被用于为第一结点、第三个结点和第五结点提供电源电压；第二电路被用于为第二个结点、第四结点和第六结点提供第二电源电压，并且第二电源电压基本上等于电源电压；第三参考电压约等于电源电压，第二参考电压约等于3Vdd/4，而第一参考电压至少约等于Vdd/2。
3.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:第一支路包括耦合在第一 MOSFET晶体管的沟道和第二结点之间的第一电阻，第二支路包括耦合在第二 MOSFET晶体管的沟道和第二结点之间的第二电阻，第三支路包括耦合在第三MOSFET晶体管的沟道和第四结点之间的第三电阻，第四支路包括耦合在第四MOSFET晶体管的沟道和第四结点之间的第四电阻。
4.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:第三级差分放大器的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第五电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第六电流由输出结点，通过第六MOSFET的沟道流向第六结点；第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第六电流取决于第三参考电压和输入电压；第一电路被用于为第一结点、第三个结点和第五结点提供电源电压；第二电路被用于为第二个结点、第四结点和第六结点提供第二电源电压，并且第二电源电压基本上等于电源电压，并且其中第一支路包括耦合在第一MOSFET晶体管的沟道和第二结点之间的第一电阻，第二支路包括耦合在第二 MOSFET晶体管的沟道和第二结点之间的第二电阻，第三支路包括耦合在第三MOSFET晶体管的沟道和第四结点之间的第三电阻，第四支路包括耦合在第四MOSFET晶体管的沟道和第四结点之间的第四电阻，第五支路包括耦合在第五MOSFET晶体管的沟道和第六结点之间的第五电阻,第六支路包括耦合在第六MOSFET晶体管的沟道和第六结点之间的第六电阻,第三参考电压约等于电源电压，第二参考电压约等于/4，而第一参考电压至少约等于/2，并且第五和第六电阻均为R，第三和第四电阻约为2R，而第一和第二电阻约为16。
5.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:多级电压转换器还包括:耦合到输出结点偏压电路，其作用是在输入结点电势与地的电势相等时，保证输出结点的电势为一个固定的电势；一个连接在输出结点相连的电阻；一个MOSFET晶体管，晶体管的第一沟道终端与电阻的另一端相连，第二沟道终端接地，栅极耦合接收控制电压。
6.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:一个电压控制振荡器系统包括:一个在输出结点产生输出电压来响应输入结点的输入电压的多级电压转换器，其中多级电压转换器包括至少两个并联在输入结点和输出结点之间的差分放大级，第一级的第二结点耦合接收第一参考电压，第二级的第三结点耦合接收第二参考电压，其中第一级被配置来接收来自输出结点的第一级电流，并将第一尾电流引向地，第一级电流取决于第一参考电压和输入电压，第二级电流取决于第二参考电压和输入电压，输出电压与输入电压之间为非线性关系；一个电压控制振荡器，其控制输入端稱合到输出结点，以接收输出电压，振荡器包括一个产生时钟信号的电路，并且时钟信号的频率取决于输出电压。
7.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:在一定的时钟频率范围内，时钟信号的频率与输入电压之间为线性关系。
8.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:多级电压转换器还包括:第一差分放大级的第一支路包括一个第一 MOSFET晶体管，其栅极被耦合来接收第一参考电压，第二支路包括一个第二 MOSFET晶体管，其栅极被稱合来接收输入电压；第一电流源电路，其中第一支路被耦合在第一结点和第二结点之间，从而使第二级电流由第一个结点，通过第一 MOSFET晶体管的沟道流向第二个结点；第二支路被耦合在输出结点和所述第二结点之间，从而使得第一级电流由输出结点，通过第二 MOSFET晶体管的沟道流向第二结点；耦合到第二结点的第一电流源电路，被用于吸收来自第二结点的第一级的尾电流；第二差分放大级的第三支路包括一个第三MOSFET晶体管，晶体管的栅极被耦合接收第二参考电压，包含在第四支路中的第四MOSFET晶体管，其栅极被耦合接收输入电压，第二漏电流电路的第三支路耦合在第三结点和第四结点之间，从而使得第三电流从第三结点，通过第三MOSFET晶体管的沟道流向第四结点，第四支路被耦合在输出结点和第四结点之间，从而使得第二级电流从输出结点，通过第四MOSFET晶体管的沟道流向第四结点，第二漏电流电路被耦合到第四结点来接收来自第二结点的第二尾电流；第三级差分放大级的第五支路的MOSFET晶体管的栅极被耦合接收第三参考电压；第六支路的MOSFET晶体管的栅极被耦合接收输入电压，第三漏电流电路的第五支路被耦合在第五结点和第六结点之间，从而使第四电流由第五结点，通过第五MOSFET的沟道流向第六结点；第六支路被耦合在输出结点和第六结点之间，使得第三电流由输出结点，通过第六MOSFET的沟道流向第六结点，第三漏电流电路被耦合到第六结点来接收来自第六结点的第三尾电流，第一级电流取决于第一参考电压和输入电压，第二级电流取决于第二参考电压和输入电压，第三级电流取决于第三参考电压和输入电压，而输出电压与输入电压之间为非线性关系。
9.根据权利要求1所述的一种用于压控振荡器的多级电压转换器，其特征是:第一电流与输入电压、第二电流与输入电压、第三电流与输入电压、第四电流与输入电压、第六电流与输入电压，第二和第四电流之和与输出电压之间、以及第一、第二和第三电流之和与输出电压之间均为不同的非减 函数关系。
【文档编号】H02M3/158GK203674981SQ201320765918
【公开日】2014年6月25日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司