同步整流器的驱动电路及其控制方法
【专利摘要】本发明的名称为同步整流器的驱动电路及其控制方法。本发明可通过驱动电路获得不具有死区的脉冲驱动信号，该驱动电路布置成接收其间具有死区的相反的脉冲输入信号（PWM驱动A，PWM驱动B），该驱动电路包括：变压器，布置成接收输入信号（PWM驱动A，PWM驱动B）并输出中间信号（A’，B’）；延时电路（RA，DA，RB，DB），布置成接收中间信号并提供对应于中间信号但具有从低到高信号的斜升转变的缓冲输入信号（A’’，B’’）；第一和第二缓冲级，布置成分别接收第一和第二缓冲输入信号，并产生对应于第一和第二脉冲输入信号但具有经延迟以减小死区的从高到低信号的转变的第一和第二驱动输出信号。
【专利说明】同步整流器的驱动电路及其控制方法
[0001]本申请是申请号为200880130076.9、申请日为2008年6月23日、发明名称为“同
步整流器的驱动电路及其控制方法”的发明专利申请的分案申请。
【技术领域】
[0002]本发明涉及驱动电路及提供驱动输出信号的方法。
【背景技术】
[0003]在具有大的宽功率要求的系统中，利用中间总线电压的分布式电源架构正变得越来越多使用。此方法背后的原因是下游DC/DC转换器(通常定义为负载点(POL)转换器)中的快速负载阶跃响应的增加的需求。为了获得快速负载阶跃响应，POL转换器基于非隔离结构。因此，中间总线转换器IBC提供电压分布与中间总线电压之间的隔离，中间总线电压保持在适合作为POL转换器的输入电压的电平。因此，IBC的关键特征是转换效率。
[0004]由于IBC的转换效率是关键特征，所以利用MOSFET来对变压器的次级电压进行整流。该方法通常称为同步整流。与肖特基二极管相比，这样的装置显著降低了传导损耗。最常用的整流方法是“自驱动”结构，其中利用变压器次级两端的电压作为同步整流器的栅极驱动。该方法广为人知并且在任何功率转换文献中均有描述。
[0005]未经调节的中间总线转换器(定义为“固定比率IBC”)在每半周期内以近乎接近50%的占空比运行。为了防止失效或故障，初级开关之间存在小的功能死区，这将导致功率损耗。一些现有技术解决方法提出了多种减小死区的方法。
[0006]US 2005/0184716 Al公开一种用于将与功率转换器的串联连接的开关的接通时间之间的死区时间相关联的功率损耗减至最小的设备。提供控制布置以改变死区时间的持续时间，从而将功率损耗减至最小。
[0007]US 7184281 B2公开一种功率转换器，它具有用于将死区时间减至最小以减少由于在两个开关之间交替而引起的能量损耗的控制电路。
[0008]但是，如上所述，死区起到防止电路失效或故障的功能。因此，不可完全避免死区，从而不会造成失效或故障的风险。
【发明内容】
[0009]本发明的目的是提高电源电路的效率。
[0010]本发明的一个方面涉及一种驱动电路，配置成接收第一和第二脉冲输入信号并提供第一和第二驱动输出信号，所述第一和第二输入信号彼此相反并且在它们之间具有死区，所述驱动电路包括:
变压器，具有配置成接收所述第一和第二脉冲输入信号的初级绕组和配置成输出对应于所述第一和第二脉冲输入信号的第一和第二中间信号的次级绕组；
配置成从所述次级绕组接收所述第一和第二中间信号的延时电路，所述延时电路配置成提供对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及
分别具有第一和第二信号输出的第一和第二缓冲级，所述第一和第二缓冲级配置成分别接收所述第一和第二缓冲输入信号并产生对应于所述第一和第二脉冲输入的所述第一和第二驱动输出信号,其中:
所述第一和第二脉冲输入信号的开始配置成分别产生具有与其基本上相同的定时的所述第一和第二驱动输出信号的开始；以及
所述第一和第二脉冲输入信号的结束配置成分别产生具有延迟的所述第一和第二驱动输出信号的结束。
[0011]本发明的又一个方面涉及一种从驱动电路来提供第一和第二驱动输出信号的方法，所述驱动电路包括具有配置成接收第一和第二脉冲输入信号的初级绕组和配置成输出第一和第二中间信号的次级绕组的变压器，所述方法包括以下步骤:
交替地提供高电压脉冲和低电压脉冲以作为所述初级绕组的所述第一和第二脉冲输入信号，其中在所述第一和第二脉冲输入信号中的每个之后具有死区；
对来自所述次级绕组的所述第一和第二中间信号运用延时，以产生对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及
在第一和第二缓冲级中操纵所述第一和第二缓冲输入信号，以产生对应于所述第一和第二脉冲输入的所述第一和所述第二驱动输出信号，其中:
开始所述第一和第二脉冲输入信号分别开始具有与其基本上相同的定时的所述第一和第二驱动输出信号；以及
结束所述第一和第二脉冲输入信号分别结束具有延迟的所述第一和第二驱动输出信号。
[0012]本发明的还一个方面涉及一种提供第一和第二驱动输出信号的方法，包括:
接收彼此相反并且在它们之间具有死区的第一和第二脉冲输入信号；
提供变压器，所述变压器具有配置成接收所述第一和第二脉冲输入信号的初级绕组和配置成输出对应于所述第一和第二脉冲输入信号的第一和第二中间信号的次级绕组；提供延时电路，所述延时电路配置成从所述次级绕组接收所述第一和第二中间信号，其中所述延时电路配置成提供对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及
提供第一和第二缓冲级，所述第一和第二缓冲级分别具有第一和第二信号输出，所述第一和第二缓冲级配置成分别接收所述第一和第二缓冲输入信号并产生对应于所述第一和第二脉冲输入信号的所述第一和所述第二驱动输出信号，其中:
所述第一和第二脉冲输入信号的开始配置成分别产生具有与其基本上相同的定时的所述第一和第二驱动输出信号的开始；以及
所述第一和第二脉冲输入信号的结束配置成分别产生具有延迟的所述第一和第二驱动输出信号的结束。
[0013]本发明的还一个方面涉及一种布置成接收第一和第二脉冲输入信号并提供第一和第二驱动输出信号的驱动电路，所述输入信号彼此相反并且在它们之间具有死区。该驱动电路包括:
-变压器，具有布置成接收输入信号的初级绕组和布置成输出对应于经过反转的输入信号的第一和第二中间信号的次级绕组，
-布置成从次级绕组接收第一和第二中间信号的延时电路，所述延时电路布置成提供对应于第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号，
-分别具有第一和第二信号输出的第一和第二缓冲级。
[0014]这些缓冲级布置成分别接收第一和第二缓冲输入信号并产生对应于第一和第二脉冲输入信号、但具有经延迟以减小或消除死区的从高到低信号的转变的第一和第二驱动输出信号。
[0015]该驱动电路可用于向诸如半桥或全桥装置、或推挽装置的电源电路的同步整流器提供栅极驱动信号。该驱动电路布置成提供其间不具有死区时间的栅极驱动信号。
[0016]本发明还涉及一种通过驱动电路来提供脉冲驱动输出信号的方法，该驱动电路包括具有布置成接收第一和第二输入信号的初级绕组和布置成输出第一和第二中间信号的次级绕组的变压器。
[0017]该方法包括以下步骤:
交替地提供高电压脉冲和低电压脉冲以作为初级绕组的第一和第二输入信号，其中在每个脉冲之后具有死区，
对来自次级绕组的第一和第二中间信号运用延时，以产生对应于第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号，
在第一和第二缓冲级中操纵第一和第二缓冲输入信号，以产生对应于第一和第二脉冲输入信号、但具有经延迟以减小或消除死区的从高到低信号的转变的第一和第二驱动输出信号。
[0018]如上所述，在驱动脉冲“PWM驱动A”和“PWM驱动B”之间必须要有死区时间。在此时间期间，取消对同步开关的栅极驱动，并且经由MOSFET的固有体-漏二极管传导输出电流。由于固有体-漏二极管中的电压降的高速率和反向恢复电荷，同步整流器在此时间期间变得非常低效。即使死区只占据总传导时间的一小部分，此周期期间的体-漏传导仍对总的转换效率具有破坏性影响。
[0019]本发明的基本概念是向同步整流器的栅极驱动提供等于死区的延长的传导时间。以此方式，防止死区时间期间的同步整流器的体-漏传导。由于固有体二极管的电压降很高并且死区对于体二极管反向恢复电荷提供足够时间，所以在现有技术中，在此周期期间会发生显著的功率耗散。通过本发明，由于电流将在漏极与源极之间流动而不是流过整流器的体二极管，从而提供具有显著更低的阻抗的连接，所以避免了这种功率耗散。
[0020]“固定比率”(未经调节)IBC可视为是衍生的降压拓扑。即使初级开关接近50%运行，初级开关的传导周期之间仍存在死区。死区虽小，但是必须存在以确保功能安全性。在此周期期间，如果它们布置成自驱动同步整流器，则通过MOSFET的固有体二极管携带输出电感器电流。
[0021]延时电路优选包括并联连接的延迟电阻和二极管，其中二极管的正向朝向变压器连接。
[0022]第一和第二缓冲级中的每一个优选包括第一 P沟道类型晶体管和第二 η沟道类型晶体管。缓冲级的第一晶体管的源极连接到第一电压，并且缓冲级的第二晶体管的源极连接到通常接地的第二电压。每个缓冲级的第一和第二晶体管的漏极相互连接。第一缓冲级的晶体管的互连漏极形成第一信号输出，并且第二缓冲级的晶体管的互连漏极形成第二驱动输出信号。
[0023]本发明的方面还涉及一种电源电路，该电源电路包括具有初级和次级绕组的电源变压器、连接到初级绕组的第一和第二初级开关、以及连接到次级绕组的第一和第二同步整流器，所述电源电路的特征在于，它包括如上所述的驱动电路，该驱动电路的第一和第二输出布置成分别向第一和第二同步整流器提供栅极驱动信号。
【专利附图】
【附图说明】
[0024]下文将参考附图更详细地举例描述本发明，附图中:
图1a示出包括两个同步整流器的电源电路。
[0025]图1b示出用于向图1a中的电源电路的同步整流器提供栅极驱动信号的电路。
[0026]图2是电源电路中的输入、输出、中间脉冲的定时图。
[0027]图3示出电源的输入脉冲的定时。
【具体实施方式】
[0028]图1a示出作为可运用本发明原理的电路的一个实例的常规半桥电路。诸如全桥电路和推挽电路的其它类型的电路也可根据本发明原理进行控制。本文中没有示出这些电路，因为它们对于本领域技术人员是已知的。该电路通过输入电压(未示出)供电。
[0029]下文将结合图2论述电路中的不同点处的脉冲的形状和定时。
[0030]半桥电路的第一电源变压器M3包括初级绕组和次级绕组。初级绕组的第一端连接到第一 MOSFET Tl的源极。第一 MOSFET Tl的漏极连接到正输入电压+Vin。初级绕组的第一端还连接到第二 MOSFET T2的漏极，第二 MOSFET T2的源极连接到负输入电压_Vin。初级绕组的第二端通过第一电容器Cl连接到正输入电压+Vin，并通过第二电容器C2连接到负输入电压-Vin。控制单元布置成向第一 MOSFET Tl的栅极提供第一驱动脉冲“PWM驱动A”，并向第二 MOSFET T2的栅极提供第二驱动脉冲“P丽驱动B”。采用通过控制电路利用第一和第二驱动脉冲进行控制的方式，第一和第二 MOSFET Tl、T2分别将输入电压+VIN和-VIN交替地连接到第一电源变压器M3的初级绕组。为了防止故障，驱动脉冲之间存在死区。
[0031]第三MOSFET T3的漏极连接到次级绕组的第一端。第四MOSFET T4的漏极连接到次级绕组的第二端。第三和第四MOSFET的源极相互连接，并且提供负输出电压SecGND。次级绕组的中心抽头连接至输出电感器Lo的第一端,输出电感器Lo的第二端提供正输出电压+Vout。电容器Co连接在正的+Vout与负的-Vout输出电压之间。在现有技术中，第三MOSFET T3的栅极连接到第四MOSFET T4的漏极，并且第四MOSFET T4的栅极连接到第三MOSFET T3的漏极。
[0032]第一和第二晶体管用作初级开关，并且第三和第四晶体管用作同步整流器。如上所述，在初级开关T1、T2之间利用小的功能死区来防止失效或故障。在此时间期间，取消对同步开关Τ3、Τ4的栅极驱动，并且经由相应MOSFET Τ3、Τ4的固有体-漏二极管传导输出电流。[0033]根据本发明，通过对同步整流器施加经过修正的栅极驱动脉冲，由此将防止在死区时间期间同步整流器的体-漏传导，来解决该问题。简而言之，应当延长同步整流器的栅极驱动脉冲以贯穿死区时间。
[0034]图1b示出栅极驱动电路，该栅极驱动电路布置成分别提供第一和第二栅极驱动信号“栅极驱动A”和“栅极驱动B”以施加到图1a中的同步整流器T3、T4的栅极。该栅极驱动电路包括具有第一绕组和第二绕组的伏特/第二传输信号变压器Μ4。施加到图1a中的初级开关Tl、Τ2的驱动信号“PWM驱动A”和“PWM驱动B”也施加到该栅极驱动电路的初级绕组。
[0035]第一缓冲级和第二缓冲级分别连接在次级绕组的第一和第二端。每个缓冲级包括第一和第二 M0SFET，它们的漏极相互连接。第一和第二 MOSFET互补，S卩，一个是η沟道类型，另一个是P沟道类型。来自每个缓冲级的P沟道类型MOSFET的源极相互连接并且连接到电压SecVcc。η沟道类型MOSFET的源极连接到接地SecGND。第一缓冲级中的MOSFET的互连漏极向图1a中的第四MOSFET T4提供驱动信号“栅极驱动A”，并且第二缓冲级中的MOSFET的互连漏极向图1a中的第三MOSFET T3提供驱动信号“栅极驱动B”。
[0036]在次级绕组与相应缓冲级的栅极之间，布置了分别包括电阻器RA、RB的延迟电路。每个电阻器RA、RB连接到它所属的缓冲级的互补MOSFET的栅极，并与相应栅极的输入电容一起构成低通滤波器。二极管DA、DB与每个电阻器R并联连接，并且定向成使得它将允许提供给延迟电路的脉冲A’、B’的前沿斜升。来自每个延迟电路的所得脉冲馈送到缓冲级。施加了电压SecVcc的次级绕组的中心抽头连接在缓冲级的漏极之间。来自缓冲级的所得输出脉冲对于每个缓冲级将在电压secVcc与secGND之间变化。
[0037]参考图2，工作原理如下。
[0038]将控制脉冲“PWM驱动A”和“PWM驱动B”馈送到信号变压器M4的初级绕组。它们是施加到图1a中的初级开关T1、T2的相同的控制脉冲“PWM驱动A”和“PWM驱动B”。由图可见，在“PWM驱动A”脉冲的终点与“PWM驱动B”脉冲的起点之间存在称为死区的延迟。
[0039]在信号变压器M4的次级绕组上，控制脉冲出现反转，这是因为中心抽头参考次级栅极驱动电压“secVcc”的正分支。这些脉冲在定时图中分别定义为A’和B’。
[0040]脉冲A’和B’分别经由延迟电阻器RA、RB馈送到两个缓冲级的输入端。电阻器RA、RB与MOSFET的输入电容一起构成低通滤波器。与延迟电阻器并联的二极管的方向允许A’和B’脉冲的前沿斜升，如在定时图中可见。具有斜升前沿的这些脉冲在以下定时图中表示为A’’和B’’。
[0041]斜升率确定反转的MOSFET缓冲器将何时从“高”变为“低”，并且利用延迟电阻器RA、RB的合适值，将覆盖“PWM驱动”脉冲之间的死区。
[0042]所得脉冲“栅极驱动A”和“栅极驱动B”具有与变压器M4的输入脉冲“PWM驱动A”和“PWM驱动B”相同的定时，但增加了刚好覆盖死区的传导时间。
[0043]图3示出驱动脉冲“PWM驱动A”和“PWM驱动B”的定时。在一个周期中，首先，施加表示为H的高脉冲，然后施加表示为L的低脉冲。在高脉冲与低脉冲之间，出于上文论述的原因，存在称为死区的间歇。
[0044]在现有技术中，当施加高和低脉冲时，电流将在电路中流动并流过M0SFET。在死区期间，不存在施加到MOSFET的栅极的控制电压。因此，在现有技术中，没有电流可流过MOSFET,而是改为流过MOSFET的固有体_漏二极管。根据本发明，通过在死区期间在MOSFET的栅极上施加控制电压以允许也在这些周期期间电流流过MOSFET来防止这种二极管电流。
【权利要求】
1.一种驱动电路，配置成接收第一和第二脉冲输入信号并提供第一和第二驱动输出信号，所述第一和第二输入信号彼此相反并且在它们之间具有死区，所述驱动电路包括: 变压器，具有配置成接收所述第一和第二脉冲输入信号的初级绕组和配置成输出对应于所述第一和第二脉冲输入信号的第一和第二中间信号的次级绕组； 配置成从所述次级绕组接收所述第一和第二中间信号的延时电路，所述延时电路配置成提供对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及 分别具有第一和第二信号输出的第一和第二缓冲级，所述第一和第二缓冲级配置成分别接收所述第一和第二缓冲输入信号并产生对应于所述第一和第二脉冲输入的所述第一和第二驱动输出信号,其中: 所述第一和第二脉冲输入信号的开始配置成分别产生具有与其基本上相同的定时的所述第一和第二驱动输出信号的开始；以及 所述第一和第二脉冲输入信号的结束配置成分别产生具有延迟的所述第一和第二驱动输出信号的结束。
2.如权利要求1所述的驱动电路，其中所述延时电路包括并联连接的延迟电阻和二极管，所述二极管以正向朝向所述变压器的方式连接。
3.如权利要求1所述的驱 动电路，其中所述第一和第二缓冲级中的每一个缓冲级包括: 第一P沟道类型晶体管；和 第二 η沟道类型晶体管， 其中所述缓冲级的所述第一 P沟道类型晶体管的源极连接到第一电压，并且所述缓冲级的所述第二 η沟道类型晶体管的源极连接到第二电压，并且所述第一 P沟道类型晶体管和所述第二 η沟道类型晶体管的漏极相互连接以形成所述第一和第二信号输出，从而分别提供所述第一和第二驱动输出信号。
4.如权利要求1所述的驱动电路，其中所述初级绕组具有与所述次级绕组相同的极性。
5.一种从驱动电路来提供第一和第二驱动输出信号的方法，所述驱动电路包括具有配置成接收第一和第二脉冲输入信号的初级绕组和配置成输出第一和第二中间信号的次级绕组的变压器，所述方法包括以下步骤: 交替地提供高电压脉冲和低电压脉冲以作为所述初级绕组的所述第一和第二脉冲输入信号，其中在所述第一和第二脉冲输入信号中的每个之后具有死区； 对来自所述次级绕组的所述第一和第二中间信号运用延时，以产生对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及 在第一和第二缓冲级中操纵所述第一和第二缓冲输入信号，以产生对应于所述第一和第二脉冲输入的所述第一和所述第二驱动输出信号，其中: 开始所述第一和第二脉冲输入信号分别开始具有与其基本上相同的定时的所述第一和第二驱动输出信号；以及 结束所述第一和第二脉冲输入信号分别结束具有延迟的所述第一和第二驱动输出信号。
6.如权利要求5所述的方法，还包括以下步骤:将所述第一和第二驱动输出信号作为控制信号提供给布置在电源电路的电源变压器的次级侧上的第一和第二同步整流器。
7.如权利要求5所述的方法，其中所述初级绕组具有与所述次级绕组相同的极性。
8.一种提供第一和第二驱动输出信号的方法，包括: 接收彼此相反并且在它们之间具有死区的第一和第二脉冲输入信号； 提供变压器，所述变压器具有配置成接收所述第一和第二脉冲输入信号的初级绕组和配置成输出对应于所述第一和第二脉冲输入信号的第一和第二中间信号的次级绕组； 提供延时电路，所述延时电路配置成从所述次级绕组接收所述第一和第二中间信号，其中所述延时电路配置成提供对应于所述第一和第二中间信号、但具有从低到高信号的斜升转变的第一和第二缓冲输入信号；以及 提供第一和第二缓冲级，所述第一和第二缓冲级分别具有第一和第二信号输出，所述第一和第二缓冲级配置成分别接收所述第一和第二缓冲输入信号并产生对应于所述第一和第二脉冲输入信号的所述第一和所述第二驱动输出信号，其中: 所述第一和第二脉冲输入信号的开始配置成分别产生具有与其基本上相同的定时的所述第一和第二驱动输出信号的开始；以及 所述第一和第二脉 冲输入信号的结束配置成分别产生具有延迟的所述第一和第二驱动输出信号的结束。
9.如权利要求8所述的方法，其中所述延时电路包括并联连接的延迟电阻和二极管，所述二极管以正向朝向所述变压器的方式连接。
10.如权利要求8所述的方法，其中所述第一和第二缓冲级中的每一个缓冲级包括: 第一P沟道类型晶体管；和 第二 η沟道类型晶体管， 其中所述缓冲级的所述第一 P沟道类型晶体管的源极连接到第一电压，并且所述缓冲级的所述第二 η沟道类型晶体管的源极连接到第二电压，并且所述第一 P沟道类型晶体管和所述第二 η沟道类型晶体管的漏极相互连接以形成所述第一和第二信号输出，从而分别提供所述第一和第二驱动输出信号。
11.如权利要求8所述的方法，其中所述初级绕组具有与所述次级绕组相同的极性。
【文档编号】H02M3/337GK103795264SQ201410074129
【公开日】2014年5月14日 申请日期:2008年6月23日 优先权日:2008年6月23日
【发明者】C.斯瓦尔德斯约 申请人:爱立信电话股份有限公司