Tsc系统及其基于fpga的rs485通信方法
【专利摘要】本发明公开了TSC系统及其基于FPGA的RS485通信方法，通过反并联晶闸管投切电容器TSC与电网的连接与断开达到动态补偿无功的目的，将TSC系统的容量分成多个容量等级的投切单元，TSC采用DSP发出控制指令并将其通过485总线传输至并联的投切单元，投切单元包括投切模块、FPGA芯片、光耦合器和RS485芯片及其接口，FPGA芯片采用异步通讯串口逻辑电路接收和提取控制指令并根据控制指令对投切模块进行控制和监测。通过上述方式，本发明TSC系统及其基于FPGA的RS485通信方法具有通过采用FPGA和RS485通信技术对TSC中的投切单元进行检测和监控，同时还有助于提高动态无功补偿的精度。
【专利说明】 TSC系统及其基于FPGA的RS485通信方法
【技术领域】
[0001]本发明涉及RS485通信技术和动态无功补偿领域，特别是涉及一种TSC系统及其基于FPGA的RS485通信方法。
【背景技术】
[0002]晶闸管投切电容器(TSC)是动态无功补偿设备，一般情况下，晶闸管投切电容器多采用在其控制器上输出高低电平来控制投切模块的投入与切除，虽然这种方法能够很好的针对电网进行动态补偿无功的目的，但是却不能检测投切单元的运行状态以及监控投切模块看，给电网的动态无功补偿造成了使用上的不便性和不可预见性。
[0003]另外，由于485接口在总线上可以连接多个收发器，而采用FPGA和光耦合器可以实现对投切单元的单向控制，因此单个控制芯片通过485通信技术可与多路并联的FPGA芯片进行485总线连接通信，单个控制最终通过FPGA对投切单元实行单向控制和监测，但是这种方式目前为止还没有相关的研究和推广。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种TSC系统及其基于FPGA的RS485通信方法，通过对每个投切模块设置系统内唯一的485设备地址，控制器可以通过485总线发出投切指令帧来控制投切系统内所有的投切单元，投切模块根据接收到的指令控制晶闸管的投切；控制器也可以发出模块状态查询指令帧，模块将状态信息数据返回控制器以实现对投切单元的监测；控制器还可以通过485通信总线发送模块运行授权码进行通信加密。
[0005]为解决上述技术问题，本发明采用的一个技术方案是:提供一种基于FPGA的RS485通信方法，包括以下操作步骤:
1)TSC_DSP控制器中的应用通过DSP发出控制投切系统的投切指令，将投切指令转化成脉冲信号并发送；TSC_DSP控制器对接收的脉冲信号进行解析；
2)TSC_DSP控制器将脉冲信号转换成差分信号并发送至485接口 ；TSC_DSP控制器接收差分信号，且将接收的差分信号转换成脉冲信号并发送至TSC_DSP控制器；
3)485接口将差分信号通过485总线进行传输；
4)投切系统通过485接口对差分信号进行接收或发送；
5)485芯片通过线路驱动器将差分信号转换成脉冲信号，将脉冲信号通过光耦合器发送至异步通讯串口(UART)逻辑电路；485芯片通过线路驱动器将接收的脉冲信号转换成适用于485总线传输的差分信号，将差分信号通过光耦合器发送至485接口；
6)异步通讯串口(UART)逻辑电路识别接收的脉冲信号，并将其发送至FPGA，FPGA读取数据并将其变成控制指令转发至监测元件；FPGA通过串并转换和奇偶校验将接收模块参数数据转换成连续串行脉冲信号发送至485芯片；
异步通讯串口(UART)逻辑电路将差分信号通过光耦合器发送至异步通讯串口(UART)逻辑电路； 7)监测元件执行控制指令；监测元件对投切模块进行数据采集并将其整理成模块参数数据发送至所述FPGA芯片。
[0006]在本发明一个较佳实施例中，步骤(I)中所述投切指令包括针对每一个投切单元的单个指令，还包括一个或多个投切模块运行的授权码，所述投切指令为脉冲信号；
步骤(8)中监测元件对投切模块进行的监测项目包括查询投切模块的状态、侦测投切模块的功率、故障状态、查询投切模块的温度、查询投切模块的风扇转速和设置投切模块的控制字。
[0007]在本发明一个较佳实施例中，所述投切指令由两个字节组成，第一个字节为地址字节，用于寻址特定的投切单元，所述地址字节为000+地址(5位)，第二个字节为指令字节，用于控制投切单元或者查询投切单元状态数据，所述指令字节为001+指令(5位)，FPGA根据不同的指令帧，返回一个或多个字节数据；
所述模块参数数据的格式为01+数据(6位)，其中功率数据的格式为1+数据(7位)。
[0008]一种TSC系统，包括:投切系统、TSC_DSP控制器和485总线，所述投切系统是由一个或多个容量等级的投切单元并联组合而成，所述投切系统通过485总线与所述TSC_DSP控制器相连接，所述TSC_DSP控制器为TSC_DSP投切电容器的控制端，所述TSC_DSP投切电容器为集成有数字信号处理器DSP和485接口的晶闸管投切电容器，所述投切单元由485接口和投切模块组成，所述485接口的输出端连接所述投切模块的控制端和其探测模块，所述控制端由FPGA芯片、光耦合器组和485芯片组成，所述探测模块的输出信息经整形和采集后输入FPGA芯片的控制模块，所述RS485芯片的内部设置有线路驱动器，所述FPGA芯片的内部设置有异步通讯串口(UART)逻辑电路，所述异步通讯串口(UART)逻辑电路通过光耦合器组与所述RS485芯片相连接，所述投切单元的内部还设置有I个或多个监测元件，所述监测元件是基于FPGA芯片支持的参数测量器件。
[0009]在本发明一个较佳实施例中，还包括器件的应用:
所述TSC_DSP控制器用于通过数字信号处理器DSP计算并发出控制指令，所述TSC_DSP控制器还用于接收包含模块参数数据的连续串行脉冲信号；
所述异步通讯串口(UART)逻辑电路在FPGA内设计实现，所述RS485芯片与所述异步通讯串口(UART)逻辑电路相连接；
所述RS485芯片用于通过线路驱动器实现单通道的输入和输出控制；
所述FPGA芯片用于控制与其对应连接的单个投切单元的投入与切除，所述FPGA芯片还用于实现信息交换和信息采集的逻辑控制，所述FPGA芯片对信号进行串并转换和奇偶校验；所述FPGA通过异步通讯串口(UART)逻辑电路对脉冲信号进行识别；
所述光耦合器组用于对FPGA的收发数据进行隔离；
所述线路驱动器用于将接收到的脉冲信号转换成所述485总线上的差分信号，所述线路驱动器还用于将所述485总线上的差分信号转换成脉冲信号供给FPGA芯片和TSC_DSP控制器进行识别；
所述485接口用于接收和发送差分信号；
所述485总线用于传输差分信号；
所述监测元件用于执行控制指令，所述监测元件还用于采集投切模块的参数并整理成模块参数数据发送至所述FPGA芯片。[0010]在本发明一个较佳实施例中，所述光耦合器组由单通道光耦合器a、单通道光耦合器b和单通道光耦合器c组成，所述单通道光耦合器a连接线路驱动器的使能端口 DE/R，所述单通道光耦合器b作为发送端与线路驱动器的D端连接，所述单通道光耦合器c作为接收端与线路驱动器的R端连接。
[0011]在本发明一个较佳实施例中，所述单通道光耦合器a、b、c均为单通道高速光耦合器6N137。
[0012]在本发明一个较佳实施例中，所述线路驱动器采用通讯片SN75176。
[0013]在本发明一个较佳实施例中，所述FPGA芯片的串口比特率为2Mbit/s。
[0014]在本发明一个较佳实施例中，所述TSC_DSP控制器中设置有应用，所述应用被定义为上层通讯协议，所述应用包含有投切指令、状态查询命令、模块版本号查询、发送控制字、获取录波数据、发送授权码和偶校验功能，所述录波数据命令使用CRC校验。
[0015]本发明的有益效果是:本发明TSC系统及其基于FPGA的RS485通信方法通过对每个投切模块设置系统内唯一的485设备地址，控制器可以通过485总线发出投切指令帧来控制投切系统内所有的投切单元，通过指令控制晶闸管的投切，还可以通过发送模块状态查询指令帧来实现对投切单元的监测；还可以通过485通信总线发送模块运行授权码进行通信加密；通过监测的设置还可以提高动态无功补偿的精度。
【专利附图】
【附图说明】
[0016]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中:
图1是本发明TSC控制器与投切单元通过RS485总线连接形成投切系统的一较佳实施例的结构框图；
图2是图1中投切模块内部的RS485通信结构示意图；
图3是RS485通信电路原理图；
图4是线路驱动器SN75176逻辑图。
[0017]附图中各部件的标记如下:1、投切单元，2、TSC_DSP控制器，3、485接口，4、485总线，5、485芯片，6、FPGA芯片，7、光耦合器。
【具体实施方式】
[0018]下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0019]请参阅图1至图4，本发明实施例包括:
一种基于FPGA的RS485通信方法，包括以下操作步骤:
I)TSC_DSP控制器2中的应用通过DSP发出控制投切系统的投切指令，将投切指令转化成脉冲信号并发送；TSC_DSP控制器2对接收的脉冲信号进行解析； 2)TSC_DSP控制器2将脉冲信号转换成差分信号并发送至485接口3 ；TSC_DSP控制器2接收差分信号，且将接收的差分信号转换成脉冲信号并发送至TSC_DSP控制器2 ；
3)485接口 3将差分信号通过485总线4进行传输；
4)投切系统通过485接口3对差分信号进行接收或发送；
5)485芯片5通过线路驱动器将差分信号转换成脉冲信号，将脉冲信号通过光耦合器7发送至异步通讯串口(UART)逻辑电路；485芯片5通过线路驱动器将接收的脉冲信号转换成适用于485总线4传输的差分信号，将差分信号通过光耦合器7发送至485接口 3 ;
6)异步通讯串口(UART)逻辑电路识别接收的脉冲信号，并将其发送至FPGA，FPGA读取数据并将其变成控制指令转发至监测元件；FPGA通过串并转换和奇偶校验将接收模块参数数据转换成连续串行脉冲信号发送至485芯片5 ；
异步通讯串口(UART)逻辑电路将差分信号通过光耦合器7发送至异步通讯串口(UART)逻辑电路；
7)监测元件执行控制指令；监测元件对投切模块进行数据采集并将其整理成模块参数数据发送至所述FPGA芯片6。
[0020]步骤(I)中所述投切指令包括针对每一个投切单元I的单个指令，还包括一个或多个投切模块运行的授权码，所述投切指令为脉冲信号；
步骤(8)中监测元件对投切模块进行的监测项目包括查询投切模块的状态、侦测投切模块的功率、故障状态、查询投切模块的温度、查询投切模块的风扇转速和设置投切模块的控制字。
[0021]所述投切指令由两个字节组成，第一个字节为地址字节，用于寻址特定的投切单元1，所述地址字节为000+地址(5位)，第二个字节为指令字节，用于控制投切单元I或者查询投切单元I状态数据，所述指令字节为001+指令(5位)，FPGA根据不同的指令帧，返回一个或多个字节数据；
所述模块参数数据的格式为01+数据(6位)，其中功率数据的格式为1+数据(7位);指令协议见表1，表2为指令意义索引表。
[0022]一种TSC系统，包括:投切系统、TSC_DSP控制器2和485总线4，所述投切系统是由一个或多个容量等级的投切单元I并联组合而成，所述投切系统通过485总线4与所述TSC_DSP控制器2相连接，所述TSC_DSP控制器2为TSC_DSP投切电容器的控制端，所述TSC_DSP投切电容器为集成有数字信号处理器DSP和485接口 3的晶闸管投切电容器，所述投切单元I由485接口 3和投切模块组成，所述485接口 3的输出端连接所述投切模块的控制端和其探测模块，所述控制端由FPGA芯片6、光耦合器7组和485芯片5组成，所述探测模块的输出信息经整形和采集后输入FPGA芯片6的控制模块，所述RS485芯片5的内部设置有线路驱动器，所述FPGA芯片6的内部设置有异步通讯串口(UART)逻辑电路，所述异步通讯串口(UART)逻辑电路通过光耦合器组7与所述RS485芯片5相连接，所述投切单元I的内部还设置有I个或多个监测元件，所述监测元件是基于FPGA芯片6支持的参数测量器件。
[0023]TSC系统中各器件的应用:
所述TSC_DSP控制器2用于通过数字信号处理器DSP计算并发出控制指令，所述TSC_DSP控制器2还用于接收包含模块参数数据的连续串行脉冲信号； 所述异步通讯串口(UART)逻辑电路在FPGA内设计实现，所述RS485芯片5与所述异步通讯串口(UART)逻辑电路相连接；
所述RS485芯片5用于通过线路驱动器实现单通道的输入和输出控制；
所述FPGA芯片6用于控制与其对应连接的单个投切单元I的投入与切除，所述FPGA芯片6还用于实现信息交换和信息采集的逻辑控制，所述FPGA芯片6对信号进行串并转换和奇偶校验；所述FPGA通过异步通讯串口(UART)逻辑电路对脉冲信号进行识别；所述FPGA芯片6通过3个管脚进行RS485通信，所述3个管脚分别为RX、TX、RD，所述RX为接收端口，所述TX为发送端口，所述RD为总线控制端口 ；
所述光耦合器7组用于对FPGA的收发数据进行隔离；
所述线路驱动器用于将接收到的脉冲信号转换成所述485总线4上的差分信号，所述线路驱动器还用于将所述485总线4上的差分信号转换成脉冲信号供给FPGA芯片6和TSC_DSP控制器2进行识别；
所述485接口 3用于接收和发送差分信号；
所述485总线4用于传输差分信号；
所述监测元件用于执行控制指令，所述监测元件还用于采集投切模块的参数并整理成模块参数数据发送至所述FPGA芯片6。
[0024]所述光耦合器7组由单通道光耦合器7a、单通道光耦合器7b和单通道光耦合器7c组成，所述单通道光耦合器7a连接线路驱动器的使能端口 DE/R，所述单通道光耦合器7b作为发送端与线路驱动器的D端连接，所述单通道光耦合器7c作为接收端与线路驱动器的R端连接。
[0025]所述单通道光耦合器7a、b、c均为单通道高速光耦合器76N137。
[0026]所述线路驱动器采用通讯片SN75176。
[0027]所述FPGA芯片6的串口比特率为2Mbit/s。
[0028]所述TSC_DSP控制器2中设置有应用，所述应用被定义为上层通讯协议，所述应用包含有投切指令、状态查询命令、模块版本号查询、发送控制字、获取录波数据、发送授权码和偶校验功能，所述录波数据命令使用CRC校验。
[0029]表1:
【权利要求】
1.一种基于FPGA的RS485通信方法，其特征在于，包括以下操作步骤: 1)TSC_DSP控制器中的应用通过DSP发出控制投切系统的投切指令，将投切指令转化成脉冲信号并发送；TSC_DSP控制器对接收的脉冲信号进行解析； 2)TSC_DSP控制器将脉冲信号转换成差分信号并发送至485接口 ；TSC_DSP控制器接收差分信号，且将接收的差分信号转换成脉冲信号并发送至TSC_DSP控制器； 3)485接口将差分信号通过485总线进行传输； 4)投切系统通过485接口对差分信号进行接收或发送； 5)485芯片通过线路驱动器将差分信号转换成脉冲信号，将脉冲信号通过光耦合器发送至异步通讯串口(UART)逻辑电路；485芯片通过线路驱动器将接收的脉冲信号转换成适用于485总线传输的差分信号，将差分信号通过光耦合器发送至485接口； 6)异步通讯串口(UART)逻辑电路识别接收的脉冲信号，并将其发送至FPGA，FPGA读取数据并将其变成控制指令转发至监测元件；FPGA通过串并转换和奇偶校验将接收模块参数数据转换成连续串行脉冲信号发送至485芯片； 异步通讯串口(UART )逻辑电路将差分信号通过光耦合器发送至异步通讯串口(UART)逻辑电路； 7)监测元件执行控制指令；监测元件对投切模块进行数据采集并将其整理成模块参数数据发送至所述FPGA芯片。
2.根据权利要求1所述的基于FPGA的RS485通信方法，其特征在于，步骤(1)中所述投切指令包括针对每一个投切单元的单个指令，还包括一个或多个投切模块运行的授权码，所述投切指令为脉冲信号； 步骤(8)中监测元件对投切模块进行的监测项目包括查询投切模块的状态、侦测投切模块的功率、故障状态、查询投切模块的温度、查询投切模块的风扇转速和设置投切模块的控制字。
3.根据权利要求1或2所述的基于FPGA的RS485通信方法，其特征在于，所述投切指令由两个字节组成，第一个字节为地址字节，用于寻址特定的投切单元，所述地址字节为000+地址(5位)，第二个字节为指令字节，用于控制投切单元或者查询投切单元状态数据，所述指令字节为001+指令(5位)，FPGA根据不同的指令帧，返回一个或多个字节数据； 所述模块参数数据的格式为01+数据(6位)，其中功率数据的格式为1+数据(7位)。
4.一种TSC系统，其特征在于，包括:投切系统、TSC_DSP控制器和485总线，所述投切系统是由一个或多个容量等级的投切单元并联组合而成，所述投切系统通过485总线与所述TSC_DSP控制器相连接，所述TSC_DSP控制器为TSC_DSP投切电容器的控制端，所述TSC_DSP投切电容器为集成有数字信号处理器DSP和485接口的晶闸管投切电容器，所述投切单元由485接口和投切模块组成，所述485接口的输出端连接所述投切模块的控制端和其探测模块，所述控制端由FPGA芯片、光耦合器组和485芯片组成，所述探测模块的输出信息经整形和采集后输入FPGA芯片的控制模块，所述RS485芯片的内部设置有线路驱动器，所述FPGA芯片的内部设置有异步通讯串口(UART)逻辑电路，所述异步通讯串口(UART)逻辑电路通过光耦合器组与所述RS485芯片相连接，所述投切单元的内部还设置有I个或多个监测元件，所述监测元件是基于FPGA芯片支持的参数测量器件。
5.根据权利要求4所述的TSC系统，其特征在于，还包括器件的应用:所述TSC_DSP控制器用于通过数字信号处理器DSP计算并发出控制指令，所述TSC_DSP控制器还用于接收包含模块参数数据的连续串行脉冲信号； 所述异步通讯串口(UART)逻辑电路在FPGA内设计实现，所述RS485芯片与所述异步通讯串口(UART)逻辑电路相连接； 所述RS485芯片用于通过线路驱动器实现单通道的输入和输出控制； 所述FPGA芯片用于控制与其对应连接的单个投切单元的投入与切除，所述FPGA芯片还用于实现信息交换和信息采集的逻辑控制，所述FPGA芯片对信号进行串并转换和奇偶校验；所述FPGA通过异步通讯串口(UART)逻辑电路对脉冲信号进行识别； 所述光耦合器组用于对FPGA的收发数据进行隔离； 所述线路驱动器用于将接收到的脉冲信号转换成所述485总线上的差分信号，所述线路驱动器还用于将所述485总线上的差分信号转换成脉冲信号供给FPGA芯片和TSC_DSP控制器进行识别； 所述485接口用于接收和发送差分信号； 所述485总线用于传输差分信号； 所述监测元件用于执行控制指令，所述监测元件还用于采集投切模块的参数并整理成模块参数数据发送至所述FPGA芯片。
6.根据权利要求4或 5所述的TSC系统，其特征在于，所述光耦合器组由单通道光耦合器a、单通道光耦合器b和单通道光耦合器c组成，所述单通道光耦合器a连接线路驱动器的使能端口 DE/R，所述单通道光耦合器b作为发送端与线路驱动器的D端连接，所述单通道光耦合器c作为接收端与线路驱动器的R端连接。
7.根据权利要求6所述的TSC系统，其特征在于，所述单通道光耦合器a、b、c均为单通道高速光耦合器6N137。
8.根据权利要求4或5所述的TSC系统，其特征在于，所述线路驱动器采用通讯片SN75176。
9.根据权利要求4所述的TSC系统，其特征在于，所述FPGA芯片的串口比特率为2Mbit/s。
10.根据权利要求4所述的TSC系统，其特征在于，所述TSC_DSP控制器中设置有应用，所述应用被定义为上层通讯协议，所述应用包含有投切指令、状态查询命令、模块版本号查询、发送控制字、获取录波数据、发送授权码和偶校验功能，所述录波数据命令使用CRC校验。
【文档编号】H02J3/18GK103972909SQ201410224442
【公开日】2014年8月6日 申请日期:2014年5月26日 优先权日:2014年5月26日
【发明者】刘金虹, 张风, 赵洋, 宗玲 申请人:上海双电电气有限公司