可降低输入谐波含量的功率因素校正电路的制作方法
【专利摘要】本实用新型公开了一种可降低输入谐波含量的功率因素校正电路，包括PFC芯片、电感、MOS管、二极管、第一电容、第二电容、电阻，其中，功率因素校正电路的输入端连接所述电感的初级线圈的一端，所述电感的初级线圈的另一端通过正向的所述二极管连接功率因素校正电路的输出端，所述PFC芯片的ZCD引脚通过所述电感的次级线圈接地，还通过第一电容接地，CS引脚通过所述电阻接地，GD引脚连接所述MOS管的栅极，所述MOS管的漏极连接所述二极管的正极，源极连接所述CS引脚，所述二极管的负极还通过所述第二电容接地。本实用新型解决了高电压输入时谐波含量太高的问题，且成本低廉。
【专利说明】
【技术领域】
[0001] 本实用新型涉及功率因素校正电路【技术领域】，尤其涉及一种可降低输入谐波含量 的功率因素校正电路。 可降低输入谐波含量的功率因素校正电路
【背景技术】
[0002] 国标GB17625. 1-2012规定，针对输入功率大于75W的电器，输入谐波的总谐波 失真（Total Harmonic Distortion, THD)不得超出15%。谐波产生的根本原因是由于电 力线路呈现一定阻抗，等效为电阻、电容和电感构成的无源网络，由于非线性负载产生的 非正弦电流，造成电路中电流和电压畸变。现有技术中，采用零电流侦测（Zero Current Detector, ZO))控制临界导电模式的功率因数校正（Power Factor Correction, PFC)电路， 在高电压输入，低负载输出的情况下是难以满足这个要求。
[0003] 为降低THD，现有技术采用如下方法：在电源输入端增加无源LC滤波，如图1所 示，即在输入端Vin串联差模电感L，在输入端Vin的零火线间并联滤波电容C。通过LC 滤波电路抑制高频谐波电流分量。但是其主要缺点是成本高，只能对特定阶次的谐波进行 滤波补偿，同时受输出功率影响较大，不能适应全功率范围。因为LC滤波器的截止频率为 ^ 1 / = 即当谐波频率高于截止频率时可以被滤除，但是当谐波频率低于截止频率 时就会通过。因此如果要将谐波含量尽可能多的滤除，就需要将截止频率降到很低，那么电 感量L和电容量C都需要做到很大，如此成本会提高，而且会导致电源的体积非常大。其次， LC滤波电路是串接在功率回路上的，对其器件的要求很高，如电感L的线径，材料的耐压等 级等，必然再次造成成本的大幅上升。再次，电感L是有寄生阻抗的，当输出功率较大，输入 电流增大，电感L会增加损耗。
[0004] 申请号为201120559192. 1的实用新型公开了一种功率因素校正电路，包括AC/DC 转换电路、升压电感、二极管、PFC芯片、第一电阻、第二电阻及电解电容，所述升压电感包括 第一电感线圈和第二电感线圈，所述AC/DC转换电路输出端的正极经第一电感线圈与二极 管的阳极连接，所述二极管的阴极经第一电阻与PFC芯片的FB引脚连接，所述AC/DC转换 电路输出端的负极经第二电感线圈及第二电阻与PFC芯片的ZCD引脚连接，所述电解电容 连接于二极管的阴极与地之间，该功率因素校正电路还包括电解电容保护电路，所述电解 电容保护电路连接于PFC芯片的FB引脚及C0MP引脚之间。该实用新型主要解决在故障情 况下PFC芯片的FB引脚与ZCD引脚短路时损坏该电路中的电解电容的问题，并没有解决输 入谐波含量较高的问题。 实用新型内容
[0005] 本实用新型提供了一种功率因素校正电路，其目的在于解决高电压输入时谐波含 量太高的问题，且成本低廉。
[0006] 为解决以上技术问题，本实用新型提供了一种可降低输入谐波含量的功率因素校 正电路，包括PFC芯片、电感、MOS管、二极管、第一电容、第二电容、电阻，其中，功率因素校 正电路的输入端连接所述电感的初级线圈的一端，所述电感的初级线圈的另一端通过正向 的所述二极管连接功率因素校正电路的输出端，所述PFC芯片的ZCD引脚通过所述电感的 次级线圈接地，还通过第一电容接地，CS引脚通过所述电阻接地，GD引脚连接所述M0S管的 栅极，所述M0S管的漏极连接所述二极管的正极，源极连接所述CS引脚，所述二极管的负极 还通过所述第二电容接地。
[0007] 进一步的，所述PFC芯片的Z⑶引脚通过所述输入端与所述电感的初级线圈的连 接点的异名端接入所述电感的次级线圈。
[0008] 进一步的，所述第一电容为瓷片电容，所述第二电容为电解电容。
[0009] 与现有技术相比，本实用新型的有益效果是：本实用新型在PFC芯片的ZCD引脚连 接一个容量小且无极性的瓷片电容，从而有效的降低高输入电压时的输入谐波含量，并且 因为电容量足够小且无极性，不影响电路的正常性能。另外，本实用新型中的瓷片电容是在 控制回路中用于滤波，对于容量耐压等要求都很低，因此成本低廉。最后本实用新型采用的 通过瓷片电容接地的方法，容易实现，而且实用性更广。
【专利附图】
【附图说明】
[0010] 为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还 可以根据这些附图获得其他的附图。
[0011] 图1是现有技术中降低谐波含量的电路的电路图；
[0012] 图2是本实用新型实施例提供的可降低输入谐波含量的功率校正因素电路的电 路图；
[0013] 图3是现有技术中高压输入时ZCD引脚电压的畸变波形示意图；
[0014] 图4是图2所示电路在高压输入时Z⑶引脚电压的波形示意图。
【具体实施方式】
[0015] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的 实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下 所获得的所有其他实施例，都属于本实用新型保护的范围。
[0016] 本实用新型实施例提供了一种可降低输入谐波含量的功率因素校正电路，如图2 所示，包括PFC芯片U1、电感LI、M0S管Q1、二极管D1、第一电容C1、第二电容E1、电阻R1， 其中，功率因素校正电路的输入端Vin连接所述电感L1的初级线圈的一端，另一端通过正 向的所述二极管D1连接输出端Vout，所述PFC芯片U1的Z⑶引脚通过所述电感L1的次 级线圈接地，还通过第一电容C1接地，CS引脚通过所述电阻R1接地，GD引脚连接所述M0S 管Q1的栅极，所述M0S管Q1的漏极连接所述二极管D1的正极，源极连接所述CS引脚，所 述二极管D1的负极还通过所述第二电容E1接地。
[0017] 进一步的，所述PFC芯片U1的Z⑶引脚通过所述输入端Vin与所述电感L1的初 级线圈的连接点的异名端接入所述电感L1的次级线圈。
[0018] 进一步的，所述第一电容C1为瓷片电容，所述第二电容E1为电解电容，为有极性 电容，具体的连接电路中，二极管D1的负极连接第二电容E1的正极，第二电容E1的负极接 地。
[0019] 本实用新型的工作原理为：当M0S管Q1导通时，电感L1的初级线圈通过电阻R1 接地，导致电感L1的初级线圈与输入端Vin的连接点电压VI高于与M0S管Q1的连接点电 压V2,电感L1的原边电流线性上升，电压V3为低电压。当M0S管Q1关断时，电感L1的原 边电流线性下降，电压V3为高电压，当电感L1原边电流降到零时，电压V3也降为零，PFC 芯片U1的Z⑶引脚检测到零电压后，会通过⑶脚输出另一个驱动脉冲，使M0S管Q1再次 导通。因此，电感L1电流下降到零后马上再次上升，即PFC电路实现了临界导通工作模式。 二极管D1的作用是当M0S管Q1开通时防止第二电容E1通过M0S管Q1和电阻R1对地放 电，流失能量。第二电容E1的作用是给输出端Vout的输出电压进行滤波和储存能量。
[0020] 但是，如果没有第一电容C1，因为M0S管Q1的反复开通和截止，会使电压V3产生 畸变，即ZCD引脚电压产生畸变，ZCD引脚电压的波形中会包含纹波，如图3所示。电压V3 与输出端输入端电压差成正比，即V3 = N(Vout-Vin)，其中N为电感L1的初级线圈和次级 线圈的匝数比，那么当输入端Vin电压较低时，电压V3会较大，幅值也较大，因此较小的纹 波对于整个电路几乎没有影响。但是当输入端Vin电压较高时，电压V3会比较小，因此，这 些纹波的电压下降很可能被Z⑶引脚过早检测到，导致PFC芯片U1过早输出下一个驱动脉 冲，使M0S管Q1出现二次导通，进而导致PFC电路工作不稳定，引起输入电流畸变，谐波含 量增加。
[0021] 因此本实用新型在Z⑶引脚加入了第一电容C1，当M0S管Q1关断后，电感L1的次 级线圈输出的电流先给第一电容C1充电，因此ZCD引脚电压上升会较之前缓慢。因为第一 电容C1足够小，而且PFC芯片U1主要是检测下降电压，所以这个变化不影响性能，但是第 一电容C1会将如图3的波形在波谷处的畸变电压过滤。PFC芯片U1没有检测到下降低电 平，因此不会输出下一个驱动脉冲，也不会使M0S管Q1出现二次导通。从而，纠正了高电压 输入时谐波含量太高的问题。
[0022] 与现有技术相比，本实用新型的有益效果是：本实用新型在PFC芯片的ZCD引脚连 接一个容量小且无极性的瓷片电容，从而有效的降低高输入电压时的输入谐波含量，并且 因为电容量足够小且无极性，不影响电路的正常性能。另外，本实用新型中的瓷片电容是在 控制回路中用于滤波，对于容量耐压等要求都很低，因此成本低廉。最后本实用新型采用的 通过瓷片电容接地的方法，容易实现，而且实用性更广。
[0023] 以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用 新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的 范围。
【权利要求】
1. 一种可降低输入谐波含量的功率因素校正电路，其特征在于，包括PFC芯片、电感、 MOS管、二极管、第一电容、第二电容、电阻，其中，功率因素校正电路的输入端连接所述电感 的初级线圈的一端，所述电感的初级线圈的另一端通过正向的所述二极管连接功率因素校 正电路的输出端，所述PFC芯片的ZCD引脚通过所述电感的次级线圈接地，还通过第一电容 接地，CS引脚通过所述电阻接地，GD引脚连接所述MOS管的栅极，所述MOS管的漏极连接所 述二极管的正极，源极连接所述CS引脚，所述二极管的负极还通过所述第二电容接地。
2. 如权利要求1所述的可降低输入谐波含量的功率因素校正电路，其特征在于，所述 PFC芯片的ZCD引脚通过所述输入端与所述电感的初级线圈的连接点的异名端接入所述电 感的次级线圈。
3. 如权利要求1所述的可降低输入谐波含量的功率因素校正电路，其特征在于，所述 第一电容为瓷片电容。
4. 如权利要求1所述的可降低输入谐波含量的功率因素校正电路，其特征在于，所述 第二电容为电解电容。
【文档编号】H02M1/12GK203896180SQ201420282745
【公开日】2014年10月22日 申请日期:2014年5月29日 优先权日:2014年5月29日
【发明者】胡锋, 何文焕 申请人:广州视源电子科技股份有限公司