具有环路相位时钟的多相开关电源及其控制器和控制方法与流程

本发明主要涉及电子电路，更具体的说，本发明主要涉及具有环路相位时钟的多相开关电源及其控制方法。技术背景开关电源广泛地应用于将输入电压转换成输出电压给负载供电的场合，比如说给电脑或者移动手机供电。开关电源一般通过控制PWM(PulseWidthModulation,脉冲宽度调制)信号的占空比对开关进行打开和关断以调节输出电压。多相开关电源包括多个开关电路，具有大的电流带载能力。数字PWM信号发生器因其通信能力强和抗干扰能力强而深受用户欢迎。因此，需要一种具有快速瞬态响应以及简易制作工艺的数字化控制的多相开关电源。

技术实现要素：
本发明一实施例提出了一种用于控制多相开关电源的控制器，多相开关电源具有输出端，所述输出端用于向负载提供输出电压，且多相开关电源包括分别耦接至输出端的N个开关电路，其中每个开关电路包括一个开关，控制器包括：第一输入端，接收置位信号；第二输入端，接收系统时钟信号；以及N个输出端，每个输出端提供一个开关控制信号；其中，控制器根据系统时钟信号生成N个移相时钟信号，所述N个移相时钟信号组成一组环路相位时钟且每个移相时钟信号的频率与系统时钟信号频率相同，每个开关控制信号至少是根据置位信号和N个移相时钟信号中相应的移相时钟信号生成的且每个开关控制信号用于控制相应的开关，其中，N是大于1的自然数。本发明一实施例提出了一种多相开关电源，包括：N个开关电路，每个开关电路包括一个开关，N个开关电路耦接于多相开关电源的输出端为负载提供输出电压，其中，N是大于1的自然数；置位信号发生器，具有输入端和输出端，输入端耦接于多相开关电源电源的输出端，输出端提供置位信号，其中，置位信号是基于表征多相开关电源输出端的输出信号的反馈信号生成的；时钟信号发生器，具有输出端以提供系统时钟信号；以及如前所述的控制器。本发明一实施例提出了一种用于多相开关电源的控制方法，该控制方法包括：根据系统时钟信号生成N个移相时钟信号，该N个移相时钟信号组成一组环路时钟，每个移相时钟信号的频率与系统时钟信号的频率相同，其中N是大于1的自然数；以及根据N个移相时钟信号生成N个开关控制信号，其中当N个移相时钟信号中任一移相信号时钟信号采样到置位信号处于有效状态时，相应的开关控制信号从第一逻辑状态跳变到第二逻辑状态，经过一段时间后，开关控制信号从第二逻辑状态跳变到第一逻辑状态。根据本发明的多相开关电源的控制器及其控制方法，可以在较低的系统时钟频率下取得较短的反应时间和较高的分辨率，且具有较低的功耗，更少的芯片面积和更简易的制作工艺等优点。附图说明为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述。这些附图仅用于示例。附图通常仅示出实施例中系统或电路的部分特征，并且附图不一定是按比例绘制的。图1给出了现有技术下一种示例的多相开关电源100的电路图。图2给出了采用本发明一实施例的多相开关电源200。图3为根据本发明一实施例的对应图2中的多个信号的波形图。图4给出了根据本发明一实施例的生成多个开关控制信号的控制器400。图5给出了根据本发明另一实施例的控制器500。图6给出了根据本发明一实施例的控制信号发生器600。图7给出了根据本发明一实施例的多相开关电源的导通时间控制。图8给出了根据本发明一实施例的控制信号发生器800的模块示意图。图9A和9B分别给出根据本发明一实施例的生成开关控制信号的波形图。图10给出了根据本发明一实施的控制信号发生器1000。图11给出了根据本发明一实施例的多相开关电源的控制方法1100。图12给出了根据本发明另一实施例的多相开关电源的控制方法1200。不同示意图中的相同的附图标记表示相同或者相似的部分或特征。具体实施方式下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其它实施例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或者“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特征组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，当称“元件”“连接到”或”“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或者“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图1给出了现有技术下一种示例的多相开关电源100的电路图。多相开关电源100具有输入端Vin以接收输入电压、输出端Vout以提供输出电压到负载。多相开关电源100包括多个开关电路P1-PN，其中N是大于1的自然数。每个开关电路Pn(n＝1，2…N)包括开关Sn，且开关Sn由对应的开关控制信号PWMn控制依次地打开和关断。通过控制开关控制信号PWM1-PWMN的占空比，输出电压Vout得以调节。N个开关电路P1-PN使得输出电流增大N倍，因此多相开关电源100具有较大的输出电流。当开关控制信号PWMn(n＝1，2…N)处于第一逻辑状态时，比如说逻辑低，相应的开关Sn关断，当开关控制信号PWMn处于第二逻辑状态时，比如说逻辑高，相应的开关Sn打开。开关控制信号PWM1-PWMN控制开关S1-SN依次地打开和关断以得到平滑的输出电流。输出电流平滑则电流的纹波小，系统需要的输出电容Co小。一种多相开关电源的控制方法利用运行在快速系统时钟信号下的数字模块对模拟模块的置位信号进行采样并通过计算生成多个开关控制信号PWM1-PWMN，开关控制信号在系统时钟信号的脉冲触发下依次地跳变到逻辑高状态。这种方法中，开关控制信号PWM1-PWMN的最小数字反应时间等于系统时钟信号的周期，因此其受限于系统时钟信号的频率。也就是说，为了提高瞬态响应速度，则需要提高系统时钟信号的频率。而提高系统时钟信号频率意味着需要更复杂的芯片工艺，将采用更大的芯片面积，会造成更高的功率损耗。因此需要一种更好的控制方法，该方法可以利用较低的频率振荡器获得较高的系统分辨率。图2给出了采用本发明一实施例的多相开关电源200。开关电源200具有输入端Vin以接收输入电压和输出端Vout以提供输出电压到负载。开关电源200包括N个开关电路P1-PN，置位信号发生器21，时钟信号发生器22(OSC)和控制器23，其中N是大于1的自然数。控制器23根据置位信号SET和系统时钟信号CLK生成多个开关控制信号PWM1-PWMN以控制开关电路P1-PN，使得开关电路P1-PN中的开关S1-SN依次地打开和关断。其中，控制器23根据系统时钟信号CLK生成N个移相时钟信号CLK1-CLKN，该N个移相时钟信号CLK1-CLKN组成一组环路相位时钟。控制器23中的运行在移相时钟信号CLKn(n＝1，2…N)下的每个相应的控制信号发生器Tgn采样置位信号SET以生成相应的开关控制信号PWMn。每个开关电路Pn包括一个开关Sn(n＝1，2…N)。开关电源200通过控制开关S1-SN的打开和关断将输入端Vin的输入电压转换成输出端Vout的输出电压。每个开关电路Pn包括开关Sn，其耦接于输入端Vin和开关节点之间；整流器Dn，其耦接于开关节点和参考地GND之间；电感Ln，其耦接于开关节点和输出端Vout之间。在图示实施例中，每个开关电路Pn采用降压变换器结构，但其也可以采用其它拓扑结构，比如说升压结构或者降压-升压结构，等等。多相开关电源200还包括输出电容Co，其耦接于输出端Vout和参考地GND之间。置位信号发生器21具有输入端和输出端，其输入端耦接于开关电源200的输出端Vout以接收表征输出端输出信号的反馈信号VFB，置位信号发生器21的输出端提供用于产生开关控制信号PWM1-PWMN的置位信号SET。在图示实施例中，反馈信号VFB表征输出端Vout的输出电压。开关电源200还可以包括反馈电路，反馈电路包括用来产生反馈信号VFB的电阻分压器。在其它实施例中，提供给置位信号发生器21的反馈信号VFB也可以是其它形式的信号，比如说输出电流的反馈信号或者输出功率的反馈信号。在图2所示的实施例中，置位信号发生器21包括比较电路。比较电路具有接收反馈信号VFB的第一输入端，接收参考信号VREF的第二输入端和生成置位信号SET的输出端。当反馈信号VFB高于参考信号VREF时，例如输出电流小于阈值，置位信号SET处于有效状态，当反馈信号VFB低于参考信号VREF时，置位信号SET处于无效状态。置位信号发生器21还可能包括其它电路以便从输出端Vout的输出信号得到置位信号。时钟信号发生器22提供系统时钟信号CLK，在一实施例中，时钟信号发生器22包括振荡器。控制器23根据接收的置位信号SET和系统时钟信号CLK生成N个开关控制信号PWM1-PWMN以控制开关S1-SN。在一实施例中，控制器23还生成另外N个控制信号以控制N个同步整流器。每个开关控制信号PWMn(n＝1，2…N)控制相应的开关Sn。控制器23根据系统时钟信号CLK生成N个移相时钟信号CLK1-CLKN，该N个移相时钟信号CLK1-CLKN形成环路相位时钟,每个移相时钟信号的频率与系统时钟信号CLK的频率相同。移相时钟信号CLK1-CLKN中每个移相时钟信号CLKn都是在系统时钟信号CLK上移动固定的相位度数而得到，因此在相对于系统时钟信号的一个周期中，移相时钟信号CLK1-CLKN的相位是固定的，移相时钟信号CLK1-CLKN形成一组环路相位时钟。控制器23的N个输出端输出N个基于置位信号SET和N个移相时钟信号CLK1-CLKN生成的开关控制信号PWM1-PWMN。在一实施例中，N个移相时钟信号CLK1-CLKN用于同步置位信号SET。在一较佳实施例中，控制器23包括数字部分，置位信号发生器21和时钟信号发生器22包括模拟部分。图3给出了根据本发明一实施例的对应图2中的多个信号的波形图。系统时钟信号CLK周期为T。在图示实施例中，开关电源包括5个开关电路(N＝5)。基于系统时钟信号CLK生成的移相时钟信号CLK1-CLK5组成一组环路相位时钟，每个移相时钟信号与系统时钟信号CLK的频率和波形相同，相位不同。比如对于一个5相开关电源，5个移相时钟信号的相位分别是0°，72°，144°，216°和288°或者0°，60°，150°，200°和300°。6相开关电源的6个移相时钟信号的相位分别是0°，60°，120°，180°，240°和300°。10相开关电源的10个移相时钟信号的相位分别是0°，36°，72°，108°，144°，180°，216°，252°，288°和324°。在一较佳实施例中，相邻移相时钟信号的相位差是相同的。比如说图3所示的移相时钟信号CLK1-CLK5的相位分别是0°，72°，144°，216°和288°。在一实施例中，移相时钟信号CLK1和系统时钟信号具有相同的相位。系统时钟信号CLK和N-1个移相时钟信号可以组成一组环路相位时钟。在时刻t1，置位信号SET从逻辑低的无效状态跳变到逻辑高的有效状态，此时，信号CLK3是与置位信号SET相位最相近的移相时钟信号。在时刻t2，移相时钟信号CLK3从逻辑低状态跳变到逻辑高状态，同时开关控制信号PWM3从逻辑低状态跳变到逻辑高状态以打开开关电路P3中的开关S3。也就是说，开关控制信号通过在相应的移相时钟信号下对置位信号采样来实现从第一逻辑状态到第二逻辑状态的跳变，在时刻t3，移相时钟信号CLK4从逻辑低状态跳变到逻辑高状态，相应的，开关控制信号PWM4从逻辑低状态跳变到逻辑高状态以打开开关电路P4中的开关S4。因此，生成开关控制信号PWM1-PWM5的最小数字响应时间是T1，T1是系统时钟信号CLK周期T的1/5。相应地，与分辨率取决于系统时钟信号CLK周期T的实施例相比，本实施例中取决于最小数字响应时间T1的分辨率是其5倍。与分辨率取决于系统时钟信号CLK周期T的实施例相比，本实施的具有N个开关电路的多相开关电源的分辨率是其N倍。对于预设的分辨率，采用本发明的具有N个开关电路的多相开关电源的实施例的系统时钟频率和分辨率取决于系统时钟信号周期T的实施例的频率相比，前者是后者的1/N，因此本发明实施例的系统时钟信号发生器可以采用更简单的制作工艺，具有更低的制造成本以及更低的功率损耗。每个PWM信号处于逻辑高状态的时间为To，在一实施例中，导通时间To＝M×T，其中M是自然数，T是系统时钟信号的周期。在一实施例中，时间To表征了相应开关处于导通状态的时间。在另一实施例中，时间To表征了相应开关处于关断状态的时间。在另一实施例中，导通时间To＝(M+x/N)×T，其中M是自然数，x是小于N的自然数，N是相位数或者多相开关电源中开关电路的数目，其中，M×T的时间取决于相应的移相时钟信号CLKn，x/N×T的时间取决于另一个移相时钟信号CLK(n+x)。应当知晓，不同示意图中相同的标识t1-t3所表示的时刻并不相关，其仅用于示意各图中的时间顺序。图4给出了根据本发明一实施例的生成多个开关控制信号的控制器400。在本实施例中，多相开关电源包括5个开关电路并生成5个开关控制信号PWM1-PWM5。这里，开关电路的数目只是为了举例说明，其可以是任何大于1的自然数。控制器400包括环路相位电路41和5个控制信号发生器421-425。环路相位电路41有输入端和输出端，其输入端耦接于系统时钟信号发生器以接收系统时钟信号CLK，5个输出端输出5个移相时钟信号CLK1-CLK5，该5个移相时钟信号形成一组环路时钟。较佳地，环路相位电路41使得移相时钟信号相对于系统时钟信号在一个周期内平均分布。较佳地，如图3所示实施例的移相时钟信号CKL1-CLK5的相位度数分别为0°，72°，144°，216°和288°。第一控制信号发生器421(Tg1)具有接收置位信号SET的第一输入端，接收第一移相时钟信号CLK1的第二输入端和输出第一开关控制信号PWM1的输出端。第一开关控制信号PWM1是根据置位信号SET和第一移相时钟信号CLK1生成的，在置位信号SET处于有效状态且第一移相时钟信号CLK1从第一状态跳变到第二状态时，第一开关控制信号PWM1从第一逻辑状态跳变到第二逻辑状态以打开第一开关S1，经过一段预定的导通时间，第一开关控制信号PWM1从第二逻辑状态跳变到第一逻辑状态以关断第一开关S1。相似的，第二控制信号发生器422(Tg2)根据接收的置位信号SET和第二移相时钟信号CLK2生成第二开关控制信号PWM2，以此类推。在另一实施例中，环路相位电路41具有N-1个输出端，例如，5相开关电源的环路相位电路具有4个输出端并提供4个移相时钟信号，相对于相位度数为0°的系统时钟信号，4个移相时钟信号的相位度数分别是72°，144°，216°，288°，因此系统时钟信号和移相时钟信号组成一组环路相位时钟。系统时钟信号提供给第一控制信号发生器，移相时钟信号提供给其余控制信号发生器。图5给出了根据本发明另一实施例的控制器500。控制器500用于5相开关电源，包括5个控制信号发生器511-515。第一控制信号发生器511(Tg1)具有第一输入端以接收置位信号SET，第二输入端以接收系统时钟信号CLK，第一输出端以输出第一开关控制信号PWM1，第二输出端以输出移相时钟信号CLK2到第二控制信号发生器512(Tg2)。移相时钟信号CLK2基于时钟信号CLK滞后一定相位。开关控制信号PWM1是根据置位信号SET和系统时钟信号CLK生成的。在置位信号SET处于有效状态且系统时钟信号CLK从无效状态跳变到有效状态时，第一开关控制信号PWM1从第一逻辑状态跳变到第二逻辑状态以打开第一开关S1，经过一段预定的导通时间，第一开关控制信号PWM1从第二逻辑状态跳变到第一逻辑状态。相似地，第二控制信号发生器512接收置位信号SET和第二移相时钟信号CLK2，输出第二开关控制信号PWM2和移相时钟信号CLK3，移相时钟信号CLK3基于移相时钟信号CLK2滞后了一定相位。以此类推，第五控制信号发生器515的第一输出端输出开关控制信号PWM5，第二输出端耦接于第一控制信号发生器511的时钟输入端以保证系统时钟信号CLK与移相时钟信号CLK2-CLK5组成一组环路相位时钟。在一实施例中，当置位信号处于有效状态且相应的移相时钟信号从无效状态跳变到有效状态时，开关控制信号可用于关断相应开关，经过一段预设的关断时间后，开关控制信号打开相应开关。在一发明实施例中，控制信号发生器可以包括触发器，当置位信号SET处于有效状态且相应的移相时钟信号从无效状态跳变到有效状态时，触发器触发相应的开关控制信号，使其从第一逻辑状态跳变到第二逻辑状态。触发器内部包括计时器，当开关控制信号跳变到第二逻辑状态时计时器开始计数。每个移相时钟信号的脉冲来临时计时器加1，当计时器的计数达到预设值时，计时器翻转，开关控制信号从第二逻辑状态跳变到第一逻辑状态。图6给出了根据本发明一实施例的控制信号发生器600(Tgn)。控制信号发生器600包括导通时间信号发生器61和RS触发器62。RS触发器62具有置位输入端S，复位输入端R和时钟输入端CK，其中置位输入端S接收置位信号SET，复位输入端R接收导通时间控制信号COT，时钟输入端CK接收相应的移相时钟信号CLKn。当置位信号SET处于有效状态逻辑高且移相时钟信号CLKn从逻辑低跳变到逻辑高时，开关控制信号PWMn从逻辑低状态跳变到逻辑高状态以打开相应的开关Sn。经过导通时间控制信号COT所表征的一段导通时间后，开关控制信号PWMn从逻辑高状态跳变到逻辑低状态。导通时间信号发生器61具有第一输入端、第二输入端和输出端，其第一输入端耦接于RS触发器62的输出端以接收开关控制信号PWMn，其第二输入端接收移相时钟信号CLKn，其输出端输出控制开关控制信号PWMn导通时间的导通时间控制信号COT。在一实施例中，导通时间信号发生器61包括计时器，当开关控制信号PWMn从逻辑低状态跳变到逻辑高状态时，计时器开始计数，同时导通时间控制信号COT从逻辑高状态跳变到逻辑低状态。移相时钟信号CLKn的每个脉冲来临时计时器加1。当计时器计数达到预设值M时，计时器61翻转，导通时间控制信号COT从逻辑低状态跳变到逻辑高状态以复位开关控制信号PWMn并关断相应的开关Sn。因此，导通时间控制信号COT表征的导通时间To为：To＝M×T，其中M是预设的自然数，T是与系统时钟信号周期相同的移相时钟信号CLKn的周期。在一实施例中，置位信号SET耦接于复位输入端，导通时间控制信号COT耦接于置位输入端。在一实施例中，导通时间信号发生器61还接收开关电源的输出电压和输入电压，并根据输出电压和输入电压生成导通时间To。因此，M可以通过多相开关电源的输入电压和输出电压计算得到。图7给出了根据本发明一实施例的多相开关电源的导通时间控制。在本实施例中，导通时间包括高位导通时间71和分位导通时间72。高位导通时间71为Th＝M×T，其中M是自然数，T是系统时钟信号的周期。分位导通时间72为Tf＝x/N×T，其中，x是小于N的自然数，N是多相开关电源中所有开关电路的数目。开关控制信号PWMn的导通时间为To＝Th+Tf＝(M+x/N)×T。在一实施例中，高位导通时间Th决定于移相时钟信号CLKn，分位导通时间Tf取决于另一个移相时钟信号CLK(n+x)。在一实施例中，导通时间To由多相开关电源的输入电压和输出电压决定，开关网路可用于选取所需要的第二个移相时钟信号CLK(n+x)。本实施例中导通时间的分辨率是传统技术中导通时间分辨率的N倍，因而，时间控制的分辨率也增加了。图8给出了根据本发明一实施例的控制信号发生器800的模块示意图。控制信号发生器800包括相位检测电路81，高位控制信号发生器82和分位控制信号发生器83。相位检测电路81检测置位信号后选出与之相位最接近的移相时钟信号，并打开相应的开关。与此同时，相位检测电路81触发高位控制信号发生器82开始计数。高位控制信号发生器82提供高位控制信号HBn，分位控制信号发生器83根据相位检测电路81输出分位控制信号FRn，控制信号发生器800根据高位控制信号HBn和分位控制信号FRn生成开关控制信号PWMn。图9A和9B分别给出根据本发明一实施例的生成开关控制信号的波形图。首先参照图9A，在时刻t1，置位信号SET从逻辑低状态跳变到逻辑高状态，相位检测电路检测到时钟信号CLK3的相位与置位信号SET最相近。在时刻t2，开关控制信号PWM3设置为高，高位控制信号HB3跳变到逻辑高。然后参考图9B，经过一个预设的周期数，比如说M个周期，在时刻t3，在移相时钟信号CLK3的上升沿，高位控制信号HB3从逻辑低跳变到逻辑高，此时，分位控制信号FR3处于逻辑高状态。在实际应用中，分位控制信号FR3可以在t2到t3之间的任意时刻从逻辑低跳变到逻辑高。在时刻t4，另一个移相时钟信号CLK4的上升沿来临，分位控制信号FR3从逻辑高跳变到逻辑低，同时开关控制信号PWM3从逻辑高跳变到逻辑低。开关控制信号PWM3的导通时间为To＝Th+Tf，其中Th是信号HB3处于逻辑高状态的时间，Th＝M×T，Tf＝1/5×T，因此，To＝(M+1/5)×T。在另一实施例中，如果导通时间To＝(M+2/5)×T，则PWM3的分位控制信号FR3是基于移相时钟信号CLK5生成；如果导通时间To＝(M+3/5)×T，则PWM3的分位控制信号FR3是基于移相时钟信号CLK1生成，如果导通时间To＝(M+4/5)×T，则PWM3的分位控制信号FR3基于移相时钟信号CLK2生成。图10给出了根据本发明一实施的控制信号发生器1000。控制信号发生器1000包括高位控制信号发生器101，分位控制信号发生器102和逻辑电路103。高位控制信号发生器101有第一输入端以接收置位信号SET，第二输入端以接收移相时钟信号CLKn，输出端输出高位控制信号HBn。分位控制信号发生器102有第一输入端，其耦接于高位控制信号发生器101的输出端以接收高位控制信号HBn，第二输入端在n+x≤N时接收移相时钟信号CLK(n+x)，在n+x＞N时接收移相时钟信号CLK(n+x-N)，输出端输出分位控制信号FRn。逻辑电路103接收高位控制信号HBn和分位控制信号FRn，并生成开关控制信号PWMn。在图示实施例中，高位控制信号发生器101包括计时器1011和RS触发器1012。RS触发器1012具有置位输入端S，复位输入端R，时钟输入端CK以及输出端，其中置位输入端接收置位信号SET，复位输入端R接收信号COT，时钟输入端CK接收移相时钟信号CLKn，输出端提供高位控制信号HBn。计时器1011具有第一输入端，第二输入端和输出端，其中第一输入端接收移相时钟信号CLKn，第二输入端耦接于RS触发器1012的输出端以接收HBn信号，输出端输出高位导通时间控制信号COT。当置位信号SET处于有效状态逻辑高且时钟信号CLKn上升沿来临时，高位控制信号HBn从逻辑低的无效状态跳变到逻辑高的有效状态，同时，计时器1011开始从0计数。移相时钟信号CLKn的每个上升沿来临时，计时器1011计数加1，当计时器1011的计数达到预设值M时，计时器1011翻转，计时器1011生成的COT信号跳变为逻辑高的有效状态，同时高位控制信号HBn跳变为逻辑低的无效状态。分位控制信号发生器102包括计时器1021和RS触发器1022，RS触发器1022具有置位输入端S，复位输入端R，时钟输入端CK和输出端，其中置位输入端S接收高位控制信号HBn，时钟输入端CK接收移相时钟信号CLK(n+x)，输出端提供分位控制信号FRn。计时器1021具有接收移相时钟信号CLK(n+x)的第一输入端，耦接于RS触发器1012的输出端的第二输入端和耦接于RS触发器1022的复位输入端R的输出端。当高位控制信号HBn跳变到逻辑高时，分位控制信号FRn也跳变为逻辑高，同时计时器1021开始从0计数。移相时钟信号CLK(n+x)的每个上升沿来临时，计时器1021加1。当计时器1021的计数达到预设值M时，计时器1021的输出跳变为逻辑高，分位控制信号FRn跳变为逻辑低。逻辑电路103采用或门电路，当高位控制信号HBn或分位控制信号FRn其中任一控制信号处于逻辑高状态，开关控制信号PWMn都处于逻辑高状态。在另一实施例中，分位控制信号发生器102还可以包括RS触发器，该触发器具有置位输入端，复位输入端但不包括时钟输入端，其中置位输入端接收高位控制信号HBn，复位输入端接收移相时钟信号CLK(n+x)。当高位控制信号HBn从逻辑高跳变到逻辑低，分位控制信号发生器的RS触发器输出为高，当移相时钟信号CLK(n+x)的下一个脉冲来临时，分位控制信号FRn从逻辑高跳变到逻辑低以关断相应的开关。在图10所示的实施例中，高位控制信号发生器101具有相位检测功能，可以视为包含相位检测电路。图11给出了根据本发明一实施例的多相开关电源的控制方法1100。该方法包括第一步骤1101：根据系统时钟信号CLK生成多个移相时钟信号CLK1-CLKN。移相时钟信号的数目N与多相开关电源中开关电路的数目相同。移相时钟信号CLK1-CLKN组成一组环路时钟，移相时钟信号CLK1-CLKN的频率与系统时钟信号CLK的频率相同。在一实施例中，每相邻两移相时钟信号，比如说CLKn和CLK(n+1)或者CLKN和CLK1的相位差是相同的，其中n是小于N的自然数。也就是说，移相时钟信号的相位在一个周期内是平均分布的，比如对于一个5相开关电源来说，5个移相时钟信号的相位分别是0°，72°，144°，216°和288°。在一实施例中，其中一个移相时钟信号与系统时钟信号具有相同波形，也就是说，其余N-1个移相时钟信号是根据系统时钟信号生成的，该N-1个移相时钟信号和系统时钟信号组成一组环路相位时钟。方法1100还包括步骤1102：根据多个移相时钟信号CLK1-CLKN生成多个开关控制信号PWM1-PWMN。在移相时钟信号CLKn从无效状态跳变到有效状态时，若相应的移相时钟信号采样到某个状态，例如，置位信号处于有效状态的状态，则开关控制信号PWMn从第一逻辑状态跳变到第二逻辑状态。开关控制信号PWMn处于第二逻辑状态一段时间后又跳变到第一逻辑状态。开关导通的时间To＝M×T，其中M是自然数，T是系统时钟信号周期。图12给出了根据本发明另一实施例的多相开关电源的控制方法1200。其中在步骤1202中，开关导通的时间To＝(M+x/N)×T，其中N是开关电源中开关电路的数目，x是小于N的自然数。控制方法1200的其余步骤和控制方法1100相应的步骤相同。与分辨率由系统时钟信号周期T决定的传统技术相比，采用本发明实施例的控制器可以具有相同的过度时间和分辨率，本发明实施例的系统频率是传统系统频率的1/N，这意味着采用本发明实施例的控制器具有更低的功耗，更简易的制作工艺和更少的芯片面积。应当知晓，逻辑信号比如说时钟信号，置位信号，导通时间控制信号，开关控制信号的有效状态可以是逻辑高状态也可以是逻辑低状态，无效状态是有效状态的相反状态。上述的一些特定实施例仅仅以示例性的方式对本发明进行说明。这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其它变化和修改并不超出本发明的精神和权利要求限定的保护范围。