基于变压器的电源转换器的滞环控制的制作方法

本申请涉及电源转换，并且更具体地涉及针对电源转换器的滞环控制机构。

背景技术：

复杂的电子系统通常包含在印制电路板(pcb)或其他模块上的一些子组件，这些子组件通常位于并且互连在经由背板(backplane)连接的机柜(rack)中或经由线路连接的外壳中。由于集成的电路的核心电压已经连续降到低于3.3伏特到2伏特并且甚至更低，对于这些子组件的电源分布通常使用其中每个子组件使用中间系统电源作为输入创建自己特定的电源的架构。这通常被称为分布式电源架构(dpa)，并且当与传统组件的集中式电源架构(cpa)相比时，其为获得到各种子组件的调节电源的更有效的架构。

在用于dpa的传统方法中，初级系统电源将接收输入电压并将其减小至一个或更多个中间系统电压，以被运送到每个pcb子组件。每个pcb子组件通常包括dc-dc转换器，其针对子组件pcb将系统供电电压转换为一个(或更多个)调整好的供电电压。随着电源调节的增加，dc-dc转换器通常被称为开关调整器(sr)或负载点(pol)转换器。电气隔离或由初级系统电源提供或由各个开关调整器提供。开关调整器是常用多功能元件，其允许各种子组件部件接收所需的电源电压，而不需要增加特定的电压和到系统电源架构的总线。在高电流的情况下，低电压pol转换器，诸如在30a、1v额定的转换器，pol转换器明显降低了线路的损耗和成本，这些损耗和成本在通过允许电源作为高电压、低电流，如3a、12v分配而分配30a的电流给各种子组件时会需要。这种方法允许电源以比其它情况所需的更小尺寸、更低成本和更轻重量线路或总线进行分配，。

图1描述了一种分布式电源构架。dpa100具有输入电压101，其馈送系统电源103。系统电源连接到电源总线105，其(在这个示例中)在系统内分配电压诸如24v和12v。位于子组件pcb(未显示)上的dc-dc开关调整器107a，107b…107n连接到系统电源总线105，并可以使用一个或两个系统电源。说明板上(onboard)开关调整器的多功能性，调整器107a具有10v和3.3v的输出；调整器107b具有1.0v和1.5v的输出；并且调整器107n具有8v的单一输出。在消费和商业电子应用中，输入电压101可以是100vac到240vac。在电信应用中，诸如系统从标准电池电压运行的地方，输入电压可在36vdc至72vdc之间，在传统系统中48vdc输入是典型的输入电压。

在提高两级dpa的效率方面已经取得了进展，其包括允许中间电压为半未调节的电压，并以开环方式运行。在美国专利号7187562，标题为“两级电源转换电路”，作者为stojcic等人(u.s.pat.no.7,187,562,titled“twostagepowerconversioncircuit”tostojcicet.al.)(“’562专利”)中公开了这种方法。如在’562专利中所解释，允许分布式电源构架中的半未调节的中间电压降低第一级的复杂性，并且不会对子组件上的各个开关调整器产生不利影响，因为每个子组件被配置为调节输出电压。对于第二级开关调整器，多相降压转换器已经成为负载点(pol)转换器的常用转换器构架，其中需要高电流和低电压，诸如40a处1v。

图2是具有同步整流器、电流倍增器输出级和控制器的两相降压转换器200的简单示意图。图2说明一种降压转换器200，该降压转换器200是使用晶体管开关q1、q2作为高侧驱动器和使用晶体管开关q3和q4作为同步整流器的整流器。输出电压vout通过两个电感器l3和l4耦合到开关节点，电感器l3和l4用于将输出电流加倍，同时将电压减半(与具有单电感器和单相的降压转换器相比)。开关控制器201在反馈回路中接收输出电压信息，该反馈回路允许控制器201同步开关q1、q2，并使用q3、q4作为同步整流器并调节输出电压或电流。

调整模式分为两种基本类型，该基本类型为：脉宽调制(pwm)和滞环。pwm型包括电压模式控制(vmc)和电流模式控制(cmc)控制器。来自不同的制造商的各种现成的集成电路实施这些传统的转换器控制模式。例如，vmc由从微半导体公司(microsemi.)商业可获得的sg3524“脉冲宽度ic”实施。cmc由unitrode制造的uc3843电流模式pwm控制器(现在可从德克萨斯仪器股份有限公司(texasinstrumentsincorporated)获得)实施。滞环控制由可从德克萨斯仪器股份有限公司获得的tps53632集成电路实施。

选择的控制模式取决于电源的需求，但是滞环控制固有地提供较低静态电流，并且在现代pol转换器中常见的极端降低转换应用中擅长。存在滞环控制的几种类型。原始的滞环方法提供了非常简单的具有快速调节，但是也具有广泛变化的开关频率和可变脉冲宽度的电路。已开发改进的滞环控制来改善转换器性能。在一种示例方法中，半固定持续时间接通脉冲用于在每个触发事件时接通高侧驱动器开关。通过调节脉冲的持续时间，和基于输出电压和输入电压触发脉冲，可以实现调整。此外，滞环控制相比其他方法实现好的调整，并可以提供足够快的电压和电流转换速率以供给处理器内核、dsp内核和其他低电压、缺电ic。在集成电路中使用电力节省和休眠模式，结合快速转变至全电压或高速时钟速率，使得当向这些高性能ic提供电源时需要来自对系统性能至关重要的pol转换器的快速响应。滞环控制器可以提供快速响应于输出或负载条件的变化的逐周期(cyclebycycle)控制，使得这些控制器在向这些先进的集成电路提供电源时受欢迎。

通常使用针对dpa的两级方法，因为利用单降压转换器级的高输入电压(诸如36-75伏特dc输入)到低的3.3v电平的转换具有在低的80％范围的典型的转换效率，或对一些传统系统甚至更糟糕。如图1中示出，在传统的转换器中，第一级系统电源的典型的效率是95％至98％，并且第二级开关调整器的典型的效率是90％至95％，导致当使用两级方法时整体系统效率在85％至93％范围中。对于给定的功率电平，转换器的效率通常随着输出电压的降低而降低。例如，提供6v@5a的12v、30w开关调整器转换器会比在输出处提供1v@30a的同样的转换器更有效。相应地，传统方法的低电压输出pol转换器的典型的整体效率通常更接近整体效率范围的85％最后部分。

技术实现要素：

形成示例实施例方面的配置纳入了针对电源转换器的电路以提供高效率的从高输入电压到低电压、高电流输出的单级转换。在这些配置中，桥式拓扑转换器(诸如半桥和替代性地全桥和正向拓扑)与位于输入级电路和输出级电路之间的变压器一起使用，并且滞环控制用于生成开关脉冲，用于在输入和输出级电路中的开关。一些配置以修改的方式使用滞环控制器集成电路(先前用于控制降压转换器)以提供滞环控制。在一些配置中，在输出级中使用电流倍增器以提供输出电流。在其他配置中，半桥输入级与电流倍增器和滞环控制器一起使用。在其他附加的配置中，全桥输入级与滞环控制器一起使用。

在一个示例配置中，一种设备包括用于转换输入电压至输出电压的电源转换器，电源转换器进一步包括：具有分别在输入电压端子和输出电压端子之间耦合的初级侧和次级侧的变压器；经耦合从输入电压端子向变压器的初级侧提供电流的至少一个初级侧驱动器开关；在变压器的次级侧和输出电压端子之间耦合的至少一个电感器；在耦合到电感器与变压器的次级侧的节点和接地电势之间耦合的至少一个次级侧开关；以及经耦合向至少一个初级侧开关提供第一接通时间信号和向至少一个次级侧开关提供第二接通时间信号的滞环控制器，滞环控制器具有反馈输入和至少一个电流输入，反馈输入与输出电压耦合并且配置为感测输出处的电压，至少一个电流输入与至少一个电感器耦合并且进一步配置为接收对应于在至少一个电感器中流动的电流的信号。

在一个进一步的示例配置中，在以上设备中，电源转换器进一步包括具有电流倍增器输出的半桥转换器。在另一个进一步的配置中，在以上设备中，电源转换器进一步包括在变压器的初级侧和负电压输入之间耦合的第二初级侧驱动器开关；在变压器的次级侧和输出电压端子之间耦合的第二电感器；以及在与第二电感器和变压器的次级侧耦合的第二节点和用于接收接地电势的端子之间耦合的第二次级侧开关。滞环控制器进一步配置为向第二初级侧驱动器开关和第二次级侧开关提供接通时间信号。

在另一个示例配置中，(以上描述的设备的)电源转换器进一步包括两个交替周期并且第一和第二电感器在输出电压端子处形成电流倍增器。在另一个示例配置中，在以上描述的设备中，电源转换器是正向转换器。

在另一个示例配置中，在以上描述的设备中，滞环转换器进一步包括差分放大器，差分放大器被配置为比较接收的输出电压和参考电压以及输出放大的误差信号和/或过滤的下垂信号，滞环控制器响应于误差信号或下垂信号向至少一个初级侧驱动器开关输出接通时间信号。

在一个进一步的示例配置中，在以上描述的设备中，滞环转换器进一步包括脉冲定序器，该脉冲定序器用于响应于比较器生成至少一个接通时间信号到至少一个初级侧驱动器开关，该比较器接收对应于至少一个电感器中的平均电流的电压和下垂信号，并且响应于比较将接通时间脉冲输出到至少一个初级侧驱动器开关。

在一个进一步的示例配置中，在以上描述的设备中，至少一个初级侧驱动器开关和同步整流器开关进步一包括fet晶体管。在另一个替代性的配置中，在以上所描述的设备中，fet晶体管进一步包括硅mosfet器件。在另一个示例配置中，在以上所描述的设备中，晶体管进一步包括gan器件。

在另一个示例配置中，在以上所描述的设备中，电源转换器进一步包括具有电流倍增器输出的硬切换全桥转换器。

在一个进一步的示例配置中，在以上所描述的设备中，硬切换全桥转换器进一步包括耦合在变压器的初级侧和负输入电压端子之间的第二初级侧驱动器开关，耦合在输入电压端子和变压器的初级侧之间的第三驱动器开关，和耦合在变压器的初级侧和负电压输入端子之间的第四驱动器开关。

在另一个替代性的配置中，在以上所描述的设备中，第一和第二初级侧驱动器开关和第三和第四驱动器开关进一步包括gan晶体管。

在一个进一步的示例配置中，基于半桥变压器的电源转换器包括：变压器，其具有初级侧和次级侧，初级侧具有第一端子和第二端子，次级侧具有第三端子和第四端子；第一初级侧驱动器晶体管，其具有耦合在第一电压输入端子和变压器的初级侧的第一端子之间的电流传导路径并且具有栅极端子，第一电压输入端子用于接收正输入电压；第二初级侧驱动器晶体管，其具有耦合在第二电压端子和变压器的初级侧的第一端子之间的电流传导路径并且具有栅极端子，第二电压端子用于接收负输入电压；第一电容器，其耦合在用于接收正输入电压的第一电压输入端子和变压器的初级侧的第一端子之间；第一次级侧驱动器晶体管，其具有在变压器的次级侧的第一端子和用于接地电势端子之间的电流传导路径，并且具有栅极输入；第二次级侧驱动器晶体管，其具有耦合在变压器的次级侧的第二端子和用于接地电势的端子之间的电流传导路径，并且具有栅极输入；第一电感器，其耦合在变压器的次级侧的第一端子和用于输出电压的输出端子之间；第二电感器，其耦合在变压器的次级侧的第二端子和用于输出电压的输出端子之间；以及滞环控制器，其与输出电压耦合，并且具有用于接收用于第一和第二电感器的感测的电流信号的输入，和具有用于驱动针对第一和第二初级侧驱动器晶体管中的每个的栅极信号以及用于驱动第一和第二次级侧晶体管中的每个的输出，并且被配置为以几乎恒定的开关频率在第一和第二初级侧驱动器晶体管的栅极信号上输出接通时间脉冲在以在输出电压端子处产生输出电压。

在一个进一步的配置中，(以上所描述的半桥电源转换器的)滞环控制器进一步包括第一比较器，其用于将输出电压与参考电压进行比较并且用于输出误差电压。该误差电压可以进步一通过动态滤波器过滤以形成下垂电压，该下垂电压将调整电源转换器的动态性能。

在以上描述的半桥电源转换器的另一个配置中，滞环控制器进一步包括求和器和第二比较器并且被配置为响应于比较输出开关信号，求和器被配置为将感测的电流信号相加，第二比较器将感测的电流信号的总和与下垂电压进行比较。

在以上所描述的半桥电源转换器的另一个配置中，第一和第二初级侧驱动器晶体管各自包括gan晶体管。

在以上所描述的半桥电源转换器的另一个替代性配置中，第一和第二低侧驱动器驱动器晶体管各自包括mosfet。

在另一个示例配置中，一种集成电路包括用于基于变压器的电源转换器的初级侧驱动器晶体管，并进一步包括滞环控制器电路，滞环控制器电路具有输出信号，用于驱动初级侧驱动器晶体管和次级侧驱动器晶体管的栅极端子以形成降压输出电压转换器，滞环控制器电路具有用于接收反馈输出电压的输入，并且具有用于接收对应于感测的电感器电流的信号的输入；至少一个初级侧驱动器晶体管，其具有耦合在用于接收正输入电压的端子和用于耦合到变压器的初级侧的端子之间的电流传导路径，并且具有耦合到滞环控制器的栅极输入；以及至少一个次级侧驱动器晶体管，其具有耦合在用于耦合到变压器的次级侧的端子和用于接地电势的端子之间的电流传导路径，并且具有耦合到滞环转换器的输出的栅极端子。滞环控制器被配置为将接通时间脉冲输出到第一初级侧驱动器以使用近似恒定开关频率控制输出电压。

在一个进一步的示例配置中，(上面描述的集成电路的)滞环控制器适于提供栅极信号以控制硬切换半桥隔离电源转换器。

包括用于电源转换器的基于变压器的拓扑并且使用滞环控制以提供用于电源转换器的开关信号的这些配置的使用实现了具有低输出电压和高输出电流的高效的单级电源转换器，因此减少成本、降低运行温度和减小板面积，并且同时增加使用这些配置的系统的可靠性。这些配置的使用允许消除电源转换器的传统方案需要的昂贵的中间级转换器。

附图说明

图1是分布式电源构架的简单框图。

图2是传统方法的两相降压转换器和控制器的简单示意图。

图3是形成示例实施例的一个方面的半桥转换器配置的视图。

图4是图3的配置中的滞环控制的时序图。

图5说明了图3的转换器配置的模拟时序图。

图6是说明了使用示例实施例的一个方面的具有不同输出电压的示例半桥转换器配置的效率的测量数据图。

图7是说明了使用示例实施例的一个方面的具有不同输入电压的半桥转换器配置的效率的测量数据图。

图8说明了包括示例实施例的一个方面的原型设备。

图9描绘了附加的转换器拓扑的原理图，附加的转换器拓扑用于形成示例实施例的附加配置。

图10描绘了包括示例实施例的各方面的全桥电源转换器配置的简化电路图。

图11描绘了可以与示例实施例一起使用的滞环控制器电路的简化框图。

具体实施方式

不同图中对应的数字和符号一般是指对应的部分，除非另有说明。这些图不一定是按比例绘制的。

在电源转换器的尺寸和效率方面的改善有助于减小电子产品的尺寸和提高效率而不会不利地提高器件运行温度。

术语“耦合”可以包括利用中间元件进行的连接，并且可以在被描述为“耦合”的任何元件之间使用附加元件和各种连接。

示例实施例的一个方面提供了一种基于变压器的电源转换器的滞环控制，该电源转换器被配置为在某些特性上与降压式或降压转换器拓扑类似，但是，这些配置进一步使用变压器将高输入电压降低为低电压，同时还根据变压器的匝数比增大电流。使用变压器用于电压降低降低了高侧开关的压力和开关的无效率，高侧开关可以作为fet晶体管来实施。此外，如在下面进一步描述的，这种转换的效率比降低类似范围内的电压的传统单级降压转换器效率约高10％。与传统的电源分配方法形成鲜明对比，在示例实施例中使用高效率、单级pol转换器导致消除对中间降压电压的需要，同时消除了针对用于产生和隔离中间电压的组件的对应的成本和板面积。这些组件的消除还提高整体系统的可靠性，并减少系统的重量和大小。示例实施例的基于变压器的转换器配置也可用于形成将输入电压提高至更高的输出电压的升压转换器，并且示例实施例的替代配置可以用升压变压器形成。

图3说明形成示例实施例的一个方面的半桥pol转换器配置300的示例。示例转换器300是“硬切换”，因为晶体管q1、q2(该晶体管q1、q2是用于转换的两个交替周期的初级侧驱动器)在转换器的操作期间可以利用在两端已经存在的电压(诸如vin)接通。在图3中，转换器300的输入部分310经由变压器部分312耦合到输出部分314。

在图3中，滞环控制用于为形成开关q1、q2、q3和q4的fet提供开关启用信号(栅极信号)。滞环控制部分316从输出部分接收电压反馈。滞环控制部分316通过调节开关q1、q2、q3和q4的接通和断开时间来调节pol转换器。滞环控制部分316还接收来自输出部分中的电感器l3、l4的电流感测输入。

输入部分310包括与开关晶体管q1的漏极或源极端子耦合并且与电容器c1的第一端子耦合的输入电压vin+。晶体管形成开关q1的源极或漏极端子耦合到节点302。在使用n型的增强模式mosfet晶体管实施开关q1的示例应用中，输入电压vin+会耦合到形成q1的mosfet的漏极，并且节点302会耦合到形成q1的mosfet的源极。节点302也耦合到变压器t1的第一初级侧端子和晶体管q2的漏极或源极端子。c1的第二端子耦合到节点304。节点304也耦合到变压器t1的初级侧的第二端子和电容器c2的第一端子。参考电压vin-可以是用于dc输入电压的接地参考电压，该参考电压vin-连接到晶体管q2的源极或漏极端子和电容器c2的第二端子。电容器c1、c2在图3的半桥转换器拓扑中提供在两个输出电感器之间的电流平衡。如果选择替代拓扑(如在下文进一步描述的)，则可省略电容器c1、c2。对于这些附加的替代配置，电流平衡可以由电路的控制特征来执行。变压器的使用使电源转换器能够成为隔离桥式转换器，其中变压器的初级侧上的电压与变压器的次级或输出侧上的电压电隔离。然而，在某些替代配置中，没有提供电压隔离。此外，变压器也可以作为降压转换器使用(如在这个示例中所描述的)。然而，在替代配置中，变压器可以用于形成升压转换器，并且本文描述的说明性的示例关于应用的更广泛方面并不是限制性的。

图3中的输出部分314包括电压vout的输出端子，其耦合到输出电容器cout的第一端子和电感器l3和l4的第一端子。电感器l3的第二端子耦合到变压器t1次级侧和晶体管q3的漏极(或源极)端子。l4的第二端子耦合到变压器t1的次级侧上的另一个端子和晶体管q4的漏极(或源极)端子。晶体管q3和q4的源极(或漏极)端子连接到低侧接地，并且cout的第二端子连接到低侧接地。

滞环控制部分316包括差分放大器332，该差分放大器332在反馈回路中接收电压vout并且接收或本地生成参考电压vref。放大器332的输出，在输出电压和参考电压之间的误差，耦合到比较器335的第一端子。该输出可选地可以通过补偿器模块337(示为虚线组件以强调它是可选的)，其可以进一步放大或应用动态滤波器到放大器模块332的输出。比较器335的第二端子耦合到求和模块333。在一些配置中，为了进一步克服噪声和由于在瞬态上切换导致的可能的错误比较器结果，比较器335可以使用滞环比较器来实施，该滞环比较器是具有滞环阈值的比较器，该滞环阈值必须被克服以触发输出端处的改变，从而降低噪声和误差。求和模块333耦合到电流输入模块334，该电流输入模块334从输出部分314获取电感器l3、l4两者的电流感测信息。比较器335输出耦合到脉冲定序器336，脉冲定序器336进一步耦合到死区时间生成模块338。死区时间生成模块耦合到四个晶体管开关q1、q2、q3和q4的控制端子。在图3的示例中，开关q1、q2、q3、q4可以作为增强模式fet晶体管实施，并且控制部分316输出栅极信号以接通或断开这些晶体管。在替代配置中，可以使用其它晶体管类型。死区时间生成用于当诸如q1的初级侧晶体管和诸如q3的对应次级侧晶体管二者都同时有效时防止过量电流。死区时间生成模块338确保开关脉冲在时间上是间隔的，并且仅初级侧或对应的次级侧晶体管在给定的时间点是有效的。在该示例配置中，耦合到变压器的次级侧的q3作为对应于q1的同步整流器，并且q4也耦合到变压器的次级侧，作为对应于q2的同步整流器。其它配置也是可能的以提供图3中的示例的优点。

在图3的示例pol转换器300中，除了可选地提供电流隔离外，变压器t1还提供在低压/高电流pol转换器中所需的有效电压降压和电流倍增。检查图3中的转换器300，在输出中具有电流倍增器，这个pol转换器300可以直接与图2所示的两相降压转换器拓扑比较。在这两个示例中，开关晶体管q1和q2在功能上是比得上的，并且次级侧开关晶体管q3和q4在功能上是比得上的。最后，输出电感l3和l4被类似地视为图2的降压转换器中的降压电感器，其提供电流倍增和电压减半(与传统的半桥转换器中的单个电感输出相比)。

在图3中，滞环控制接收与l3和l4电感器中通过传统的感测方法进行的电流感测相对应的信号，传统的感测方法诸如在l3和l4线路的每条中使用分流电阻器，或者替代性地通过使用电阻-电容滤波器以使用直流电阻(dcr)方法感测电流，或通过测量低侧晶体管q3和q4的vdson。这些电流感测方法可以使用温度补偿组件以补偿预期的温度依赖效应。

在操作中，针对初级侧驱动器q1、q2中所选择的一个的触发事件是通过对下垂电压vdroop和对应于电感器l2和l3的电流的总和的信号的比较确定的。电压vdroop是在输出电压vout和参考电压vref之间的放大的、过滤的误差信号。在操作中，当下垂电压信号超过表示电感器电流的总和的信号时，以分别与高侧和低侧驱动器相对应的交替方式向开关q1、q2发送半固定持续时间接通脉冲。当指定的接通时间过去时，接通时间结束。图3中的滞环控制器338通过监测所获得的输入电压和输出电压来调节初级侧驱动器的接通时间持续时间以获得期望的稳态频率。转换器300在电流传导模式中以近似固定的频率运行，降低了噪声并将任何emi噪声置于已知的频率。以这种方式，对于特定输入电压和输出电压电平，可以使用处于或多或少恒定的频率的受控开关频率，实现滞环控制器的快速瞬态响应和可接受的emi噪声。

图4是使用标记为vdroop的下垂电压信号的滞环控制部分316的操作的简化时序图400，该vdroop是对应于参考电压vref和观察到的输出电压vout之间的差的放大的且过滤的电压信号。例如，控制器使用vdroop和由在图3中的求和器333输出的标记为isum的电流总和信号以生成用于开关的接通时间脉冲的触发事件。在图4中，输出电压显示为顶部迹线，标记为vcore电压。电压vdroop随着输出电压vcore下降而上升。对应于两电感器电流isum的总和或者平均的电压由图3中的求和器333输出，图4中isum的迹线显示为虚线以与vdroop分开。

在操作中，当对应于电感器电流总和isum的电压越过电压vdroop时，这是触发事件，并且由图3中的脉冲定序器336生成预定持续时间的接通时间脉冲。该脉冲显示为sw_clk。这个接通时间脉冲接通适当的初级侧驱动器(在图3中，在交替周期中，或者q1或者替代性地q2)以将输入电压施加到变压器初级侧。在变压器的次级侧出现的反映的施加的电压将增加输出电感器之一中的电流，并对输出电压vcore进行充电。对于多周期转换器，适当的初级侧驱动器按顺序启用。在图4中显示了图3中的四个开关，标记为q1、q2、q3和q4的栅极信号。初级侧驱动器开关q1、q2的栅极信号由控制器确定的持续时间的接通时间脉冲驱动，而次级侧驱动器开关q3、q4的栅极信号是具有死区时间间隔的反转信号。例如，q3的栅极信号与q1的栅极信号相反。在图3的示例转换器300中，仅实施两个初级侧驱动器晶体管q1、q2，但是(在替代的配置中)附加的初级侧驱动器也可以通过在输出部分中添加附加高侧和低侧晶体管以及对应的电感器得到支持。在一个替代的配置中，可以安排附加的驱动器，诸如通过将并联的所有电源级加倍而形成的四相配置。这些替代的配置形成了示例实施例的附加的方面。图3中的脉冲定序器和死区时间控制器然后将被配置为以周期的方式使脉冲循环通过各个相位，对于每个周期分配一个接通时间脉冲到适当的初级侧驱动器器件。

在一个示例配置中，接通时间脉冲持续时间由自适应的接通时间控制机构确定，并且与输出电压对输入电压的比值成比例，使得输入电压和输出电压无论如何变化，开关频率大致保持恒定。对于具有恒定目标输出电压vout的恒定输入电压，得到的开关频率因此或多或少是恒定的，使得emi噪声和转换器损耗可预测，从而能够使用滞环控制器来促进鲁棒系统设计。

图3的示例配置实施两个初级侧驱动器，这两个初级侧驱动器是：一个使用初级侧驱动器q1和电感器l3；并且一个使用附加的初级侧驱动器q2和电感器l4。用于作为同步整流器的次级侧晶体管q3、q4的接通时间为对应的初级侧驱动器晶体管的接通时间信号的互补。死区时间电路338确保初级侧驱动晶体管(诸如q1)和对应的次级侧晶体管(诸如q3)不会同时接通，以与传统的降压转换器控制器中的死区时间电路的操作类似的方式运行。此外，死区时间电路338也确保初级侧驱动器q1和q2不会同时接通。次级侧晶体管q3、q4可以并且将在电路操作的不同阶段同时接通。

在一个示例配置中，来自德州仪器股份有限公司的标记为tps53632g的滞环降压控制器集成电路可用于控制开关q1、q2和将互补栅极信号输出到开关q3和q4。然而，在一种替代配置中，滞环控制器可以作为高度集成电路的一部分而形成，该高度集成电路包括其他组件诸如驱动器晶体管q1-q4中的一些或全部，并且可以使用片上系统方法(soic或soc)。可以形成其他配置，其中使用可编程逻辑(诸如cpld、fpga和asic)或使用可编程数字器件(诸如微控制器、dsp、mcu和cpu)实施滞环控制器。

如果使用具有足够的等效串联电阻(esr)的输出电容器，则滞环控制器可以使用在输出处的纹波电压运行来提供用于接通时间脉冲的时序信号。然而，在一些转换器实施方式中，使用具有极低的esr的电容器。在这些应用中，可以增加诸如串联电阻之类的附加的电阻。在替代的实施方式中，附加的电阻器和电容器网络可以在电感器周围形成以将纹波电压增加到输出电压。德克萨斯仪器股份有限公司提供各种滞环控制器，各种滞环控制器使用对输出电容器的直接访问，被称为“d-cap”或“dcap”，其用于控制具有一些修改的示例实施例的变压器配置。来自德克萨斯仪器股份有限公司的附加滞环控制器是有用的，并且标记为“dcap+”和“dcap2”型滞环控制器。在这些先进的控制器中的内部电路使利用没有或具有很少的附加的外部组件的低esr输出电容器成为可能。内部电路可以向来自输出的反馈电压添加纹波，即使在其中输出电容具有非常低的esr的情况，并且因此在输出处呈现最小纹波。上述tps53632g器件是“d-cap+”型滞环控制器的一个示例。

各种制造商为降压或降压式转换器提供滞环或滞环式控制器，这些控制器也可用于形成示例实施例的附加配置以控制半桥电源转换器配置。此外，使用变压器的其他电路拓扑可用于形成用于单级转换器的附加的替代配置，以从相对高的电源电压(诸如110-240伏特的ac输入，或者大于30伏特的dc输入)输出低电压、高电流输出(诸如小于3.5伏特)。这些其他拓扑也可以使用现有的滞环控制器芯片、可编程控制器或处理器，或者通过使用用于实施滞环控制的专用电路来控制。例如，可以使用全桥配置代替半桥配置。在一个全桥配置中，变压器初级侧的输入级具有四个对称布置的驱动器晶体管，它们具有互补的控制信号，因此不需要附加的控制电路。在另一个替代配置中，输出级中的倍增器可以用正向馈送配置代替。在这种情况下，在电流倍增器中可以仅使用单一电感器代替两个电感器。

在一个示例替代配置中，系统300可以使用包括初级侧和次级侧开关q1-q4、滞环控制器316和电容器c1、c2的混合信号集成电路来实施。变压器t1和输出电感器l3、l4可在集成电路外部实施。以这种方式，可以使系统300变得更小，并且可以节省板面积。在一种替代配置中，混合信号集成电路可以包括附加的驱动器器件，这些驱动器器件被布置以驱动外部开关q1-q4，外部开关q1-q4可以是大的高功率能力的组件，诸如功率mosfet和gan晶体管。

在另一个替代配置中，滞环控制器316可以作为类似于tps53632g的专用集成电路实施，但是被修改以与示例实施例一起使用，诸如通过移除对于所选配置不需要的功能。例如，专用的两相滞环控制器可以用比当前在tps53632g器件中提供的多至三相电路少的晶体管来实施，同时保持滞环控制特征。

图5说明来自图3的示例硬切换半桥pol转换器的开关的模拟时序图500。在图500中，曲线图501、502、503和504中的垂直轴表示增加电压值。曲线图505的垂直轴表示对应于电感器电流的电压。所有曲线图上的水平轴表示增加时间，其中每个表示相同的时间值。曲线图501中的数据表示图3中所示的晶体管q1(实线)和q3(虚线)的栅极时序。在502中描绘的数据表示图3中所示的晶体管q2(实线)和q4(虚线)的栅极时序。在503中描绘的数据表示图3中所示的晶体管q2两端的电压(vq2)。在504中描绘的数据表示图3中所示的晶体管q3和q4两端的电压(vq3)和(vq4)。在505中描绘的数据表示与通过图3中所示的电感器l4和l3的电流(il4)和(il3)对应的电压。

在时间持续时间510中，如501上的正脉冲所示，接通开关q1，开关q3与开关q1的栅极信号互补，而开关q2和q4保持断开。vq2在时间段510期间如503所示上升到vin+。在次级侧上，vq3在零处并且vq4在时间段510期间如504所示上升。在持续时间510中电流il3上升而il4下降。时间持续时间520是在接通时间脉冲之间的持续时间，在此期间没有初级侧开关接通，但是两个次级侧晶体管q3、q4(同步整流器)在时间520期间接通。控制器通过防止重叠的接通时间脉冲以防止在vin+和vin之间的不希望的短路而确保该时间始终是正的。死区时间插入在诸如q1的初级侧开关接通的时刻和对应的次级侧开关(诸如q3)接通的时刻之间。该死区时间用于防止任何初级侧开关和对应的次级侧开关同时接通。变压器t1的漏电感将与初级侧输出电容起反应，并导致在死区时间期间在vq2中观察到的轻微振荡。电感器电流il4和il3在该时间段期间都是下降的，因为没有电力被施加到初级。下面的时间段512示出晶体管q2接通，因为另一个周期正在被执行，并且周期在向次级侧提供能量的q1和q2之间交替，并且q4具有与q2互补的栅极信号，其中q1被断开并且q3接通。如迹线503所示，在时间段512期间，vq2变为零。在次级侧上，vq3在时间段512期间如504所示增加。il4在q2和q4接通的时间期间增加。vout节点处的il4和il3的求和向该点处的负载供电。图3中的控制器316监测与参考电压相比的输出电压，并且还监测通过电感器l3和l4的电流的总和。控制器改变晶体管开关的占空比以调节输出电压，其中较长占空比增加输出功率并且较低占空比降低输出功率，即，当输出电压(或输入电压)变化时，驱动器晶体管q1、q2的接通时间被调整。

图6是示出了使用示例实施例的一个方面的诸如图3所示的具有不同输出电压的硬切换半桥pol转换器的示例配置的效率的图。在效率曲线图600中，水平轴表示从左到右以安培单位增加电流，并且垂直轴表示上升增加转换器效率。具有圆形数据点的数据曲线610表示具有1.5v的输出电压的pol转换器的效率，具有三角形数据点的数据曲线612表示具有1.2v的输出电压的pol转换器的效率，具有方形数据点的数据曲线614表示具有1.0v的输出电压的pol转换器的效率，以及具有菱形数据点的数据曲线616表示具有0.8v的输出电压的pol转换器的效率。这一数据以约48v的vin+以及约600khz的开关频率记录。这些配置具有使用gan晶体管用于开关q1、q2、q3和q4的半桥转换器的滞环控制，这些配置的使用出人意料地实现具有48v的输入电压和小于1.0v的输出电压的约90％且大于90％的效率的单一级电源转换器，在使用传统方法的单一级功率转换器中不能得到该约90％且大于90％的效率。

对于这种性质的示例pol转换器的典型输出电流范围由620指示，并且范围为10a至35a。点622处的曲线616指示，输出电压为0.8v时，最低效率为86％，并且输出电压为1.5v时，点624处的最佳效率约为91％。

图7是说明使用示例实施例的一个方面的具有不同的输入电压的半桥pol转换器(诸如图3所示)的效率的数据曲线图。在效率曲线图700中，水平轴表示以安培单位从左向右移动增加电流，并且垂直轴表示上升增加转换器效率。具有菱形数据点的数据线710表示具有36v的输入电压的pol转换器的效率，具有方形数据点的数据线712表示具有48v的输入电压的pol转换器的效率，并且具有圆形数据点的数据线714表示具有60v的输入电压的pol转换器的效率。这一数据以约1.2v的vout以及约600khz的开关频率记录。这种性质的pol转换器的典型电流范围由标记为720的跨度表示，并且范围为10a到35a。数据线714指示，当输入电压为60v时，发现点722处的最低效率为87％，而当输入电压为36v时，点724处的最佳效率约为91％。再次，示例实施例的使用出人意料地实现以高效率运行同时从相对高输入电压提供低电压高电流输出的单一级转换器，该效率在使用传统方法的单一级转换器中是不可能的。

图8说明了形成示例实施例的一个方面的示例原型器件。原型器件的顶侧视图801包含由德克萨斯仪器股份公司生产和提供的氮化镓(gan)半桥集成电路810lmg5200，其形成输入级晶体管q1和q2(诸如图3的部分310中所示)。具有5∶1的匝数比的变压器812的初级侧(如图3的部分312中所示)以及由coilcraft制造的一对输出电感器814与图3中的电感器l3和l4相当。印刷电路板的背侧在802中被描绘，并且包含变压器812(如示为变压器t1)的次级侧，对应于图3的部分312，一对30vgan晶体管820并联用于如图3的部分314所示的次级开关q3，并且一对30vgan晶体管822并联用于如图3的部分314所示的次级开关q4。

图8的该示例性原型设计使用由德克萨斯仪器股份有限公司制造的tps53632g滞环控制器(未示出)来执行包括接通时间控制的滞环控制，以在稳态或连续传导模式条件期间稳定开关频率。在该特定示例中，尽管使用了原型gan驱动器晶体管，但是硅功率mosfet和其它半导体晶体管类型(诸如gaa和sige晶体管)也是有用的。这里的配置不限于用于晶体管的特定器件类型，晶体管的替代类型的使用形成了附加的替代配置，其形成示例实施例的附加方面。

使用这些配置可使单一级电源转换器能够以高效率用作负载电力供应的有效点，而不需要常规方法所要求的中间级，针对输入电流的范围，诸如输入电压大于30伏特，并且输出电压小于3.5v，以及低至1伏或者更低。使用传统的方法，这些单一级电源转换器在这样的单一级配置中不可以高效率得到。因此，示例实施例的使用出人意料地实现传统系统的中间电源转换器的消除，同时保持高效率。

图9描绘了电路示意图900和902，其示出了用于形成示例实施例的附加配置的附加转换器拓扑的部分。这些输入900和输出902级可以替代图3中的示例的输入和输出级，以形成总共四个可能的基于变压器的转换器拓扑。根据可用于这些配置的电源的设计目标，半桥和全桥转换器拓扑具有用于输入级和输出级的各种选项。图9中所示的电路部分和其它输入和输出级可以以这样的方式围绕变压器配置，以产生在某些方面看起来类似于单相或多相降压转换器并且因此可以利用使用示例实施例的滞环控制机构来控制的架构。例如，包括晶体管q1、q1a、q2、q2a的全桥输入级900可以替代图3的半桥输入级310，并且q1a和q2a晶体管开关可以用图3中的晶体管开关q1和q2的相同时序来切换。此外，输出级902可以替代图3的半桥pol转换器示例的输出级，其中q3和q4晶体管开关保持图3中描述的q3和q4开关的时序。用于使用具有隔离转换器的滞环控制以形成单一级pol电源的附加配置是可能的。

图10描绘了并入了这些配置的滞环控制以形成单一级电源转换器的全桥转换器的特定说明性示例配置。

在图10中，转换器1000以简化电路图示出。在转换器1000中，输入部分1010、变压器1012和输出部分1014被布置为接收输入电压，将输入电压耦合到隔离桥拓扑结构中，并将能量传递到输出部分1014，在该示例中输出部分1014示出为诸如图3中的电流倍增器。

图10中的全桥电源转换器1000并入了如上所述运行的滞环控制器1016。可以以类似于图3的半桥拓扑的输入部分的栅极开关信号的方式来施加到输入部分1010的栅极开关信号。到开关q1a的栅极信号具有与到q1的栅极信号相同的时序，并且具有相同的接通时间信号。到开关q2a的栅极信号具有与q2开关相同的时序。因此，可以使用与图3中使用的相同的滞环控制部分1016来布置全桥转换器1000，而不需要附加的修改。全桥转换器1000不具有图3中的半桥转换器300中使用的电容器c1、c2。因此，图3的半桥转换器拓扑的固有电流平衡不存在于转换器1000中，并且需要执行控制器的有效的电流平衡。在一个示例方法中，可以通过使用在2011年3月8日发布的美国专利号7903435、名称为“多相转换器的电流平衡(currentbalancingformulti-phaseconverters)”中公开的技术来完成电流平衡，该专利由此通过全文引用并入本文。通过感测电流倍增器中的每个电感器中的电流，到开关q1、q1a、q2、q2a和q3和q4的接通时间信号可以被改变以在周期之间平衡电流。

图11是示例滞环控制器1116的简化框图。例如，这可以被实施为集成电路或离散电路。此外，1116的一些部分可以被集成在一起，而其它部分仍然是离散的，作为附加的可能的替代配置。可以使用软件和硬件组合来实施图11的模块。对于图11的模块，也被描述为图10的一部分，除了现在以“11”代替“10”开始模块编号，模块标号保持相同。在图11中，参考电压被输入到控制接口1145，并且标记为dac的数模转换器输出模拟参考电压dac。差分放大器接收并过滤输出电压vout，该输出电压vout在放大器1132处与参考电压信号dac比较，并将结果输出为信号vdroop。电流感测信号isense1和isense2被输入到模块1134并且输出到求和器1133，求和器1133输出信号isum。在比较器1135处比较电压vdroop和求和的电流信号isum，并且当如上所述存在触发条件时，输出时钟信号clk。相位管理器1136将时钟输出到脉冲发生器1138中的当前激活的驱动器电路，脉冲发生器1138接收输入电压vbat，并且如上所述响应于触发事件，使用输出电压vout与输入vbat的比率，将接通时间信号输出的持续时间确定为用于切换晶体管q1的pwm1和用于切换晶体管q2的pwm2。频率选择信号fsel也用于以恒定的预定频率输出脉冲。

此外，示例实施例的各方面可应用于诸如正向转换器拓扑之类的其它转换器拓扑。滞环控制器可适于控制正向转换器以提供高效率的单级电源转换器。因为在这种配置中，在输入部分中仅使用单个开关，只需要单相接通时间信号。此外，因为在输出部分中仅存在单个电感器用于这些拓扑，所以不需要电流平均。

也可以在步骤顺序和步骤的数量方面进行各种修改，以形成示例实施例的附加方面。

在所描述的实施例中，修改是可能的，并且在权利要求范围内，其他实施例是可能的。