半导体装置、逆变器以及汽车的制作方法

本发明涉及具备死区时间生成电路的半导体装置，其中，该死区时间生成电路生成串联连接、互补地进行动作的开关器件的驱动中的死区时间(deadtime)。

背景技术：

就在高电位电源端子与低电位电源端子之间图腾柱连接、互补地进行动作的开关器件的驱动控制而言，一直以来要求防止下述情况，即，与高电位电源端子连接的高电位侧开关器件和与低电位电源端子连接的低电位侧开关器件同时成为接通状态，高电位电源端子与低电位电源端子之间成为短路状态，在高电位侧开关器件以及低电位侧开关器件流过过大的贯穿电流。

例如在专利文献1中公开了以下结构，即，具有分别对高电位侧开关器件以及低电位侧开关器件的导通/断开状态进行监视的监视电路，将监视信号输入至判定电路。向各判定电路输入对应的开关器件的接通/断开信号和相对的开关器件的监视信号，基于监视信号向对应的开关器件输出接通/断开信号。

专利文献1所公开的判定电路构成为，在向相对的开关器件赋予有接通信号的情况下，不向与自身对应的开关器件赋予接通信号，但就最近的电力设备而言，如专利文献2所公开的那样，具备保护电路，该保护电路具备对由于负载的短路而使输出电流变得过大等异常进行检测的检测电路以及用于使开关器件安全地截止的软切断电路。

作为进行软切断的方法，如专利文献2所公开的那样，大多使用与通常的截止时相比将栅极电阻值增大的方法。

专利文献1：日本特开平3-169273号公报

专利文献2：日本专利第5801001号公报

技术实现要素：

如果保护电路检测到异常，软切断功能起作用，则开关器件的从切断开始起至切断为止的时间与通常的截止相比变长。因此，在开关器件的接通、断开即将切换之前保护电路进行了动作的情况下，即使设置有适当的死区时间，有时也会在软切断动作中的开关器件的切断结束之前，另一个开关器件导通，高电位电源端子与低电位电源端子之间成为短路状态(桥臂短路)，在高电位侧开关器件以及低电位侧开关器件流过过大的贯穿电流。

本发明就是为了解决上述问题而提出的，其目的在于提供具备死区时间生成电路的半导体装置，其中，该死区时间生成电路即使在保护电路的软切断功能动作的情况下，也能够可靠地防止桥臂短路。

本发明涉及的半导体装置具备：第1开关器件以及第2开关器件，它们串联连接在第1电位与比所述第1电位低的第2电位之间，互补地进行动作；第1栅极驱动电路，其进行所述第1开关器件的驱动控制；第2栅极驱动电路，其进行所述第2开关器件的驱动控制；第1状态检测电路，其具有对所述第1开关器件是否处于截止动作中进行检测，作为第1状态信号而输出的功能，并且具有生成所述第1开关器件以及第2开关器件的接通、断开动作的死区时间的功能；第2状态检测电路，其具有对所述第2开关器件是否处于截止动作中进行检测，作为第2状态信号而输出的功能，并且具有生成所述第1开关器件以及第2开关器件的接通、断开动作的死区时间的功能；第1接通-断开指令信号以及第2接通-断开指令信号，它们对所述第1开关器件以及第2开关器件分别指示接通、断开；第1逻辑电路，其被输入所述第1接通-断开指令信号和所述第2状态信号，仅在所述第2状态信号表示所述第2开关器件不处于截止动作中的情况下，将所述第1接通-断开指令信号作为使所述第1开关器件接通的信号而输出；以及第2逻辑电路，其被输入所述第2接通-断开指令信号和所述第1状态信号，仅在所述第1状态信号表示所述第2开关器件不处于截止动作中的情况下，将所述第2接通-断开指令信号作为使所述第2开关器件接通的信号而输出。

发明的效果

根据本发明涉及的半导体装置，能够得到具备死区时间生成电路的半导体装置，其中，该死区时间生成电路能够可靠地防止桥臂短路。

附图说明

图1是对互补地进行动作的开关器件的驱动中的死区时间进行说明的图。

图2是示意性地示出数字隔离器的结构的图。

图3是对互补地进行动作的开关器件的驱动中的死区时间进行说明的时序图。

图4是表示半桥电路的结构的电路图，该半桥电路具有本发明涉及的实施方式1的死区时间生成电路。

图5是对半桥电路的通断动作进行说明的时序图，该半桥电路具有本发明涉及的实施方式1的死区时间生成电路。

图6是表示半桥电路的结构的电路图，该半桥电路具有本发明涉及的实施方式2的死区时间生成电路。

图7是表示3相逆变器的结构的图，该3相逆变器具有本发明涉及的实施方式3的死区时间生成电路。

图8是表示u相逆变器的内部结构的电路图。

图9是表示本发明涉及的实施方式4的车辆的结构的概念图。

具体实施方式

＜前言＞

在说明发明的实施方式之前，对互补地进行动作的开关器件的驱动中的死区时间进行说明。

图1是表示半桥电路90的结构的电路图。此外，如果将2组图1的半桥电路并联连接，则成为h桥电路，如果将3组并联连接，则成为3相逆变器。

如图1所示，半桥电路90与高压电源v3连接，在成为主电源线的p-n线间(高电位的主电源线p(上桥臂)与低电位的主电源线n(下桥臂)之间)串联连接有mos(metaloxidesemiconductor)晶体管等开关器件即晶体管q1以及q2。

晶体管q1是漏极与高压电源v3的正电极连接的n沟道型的mos晶体管，晶体管q2是源极与高压电源v3的负电极连接的n沟道型的mos晶体管，晶体管q1的漏极与晶体管q2的源极之间的连接节点成为输出节点po1。

晶体管q1以及q2是电压控制型的功率器件，通过施加至栅极电极的栅极电压而对接通、断开进行控制。向晶体管q1以及q2分别逆并联连接二极管d1以及d2，两者作为在连接了感应性负载时的流过续流电流的续流二极管而起作用。此外，在将晶体管q1以及q2设为mos晶体管的情况下，由于还能够将内置的寄生二极管(体二极管)用作续流二极管，因此有时不设置二极管d1以及d2。

在晶体管q1以及q2的栅极连接有分别对晶体管q1以及q2的通断速度进行调整的栅极电阻r1以及r2。并且，从栅极驱动缓冲器u3以及u8(栅极驱动电路)各自，经由栅极电阻r1以及r2，将栅极信号s11以及s21赋予至晶体管q1以及q2的栅极。

与高压电源v3连接的晶体管q1以及q2、和各栅极驱动缓冲器u3以及u8位于将高压电源v3作为基准的高压侧，晶体管q1以及q2的源极分别与将高压电源v3作为基准的基准电位hgd以及lgd连接，因而称为高圧部，与成为低电位侧的低圧部电绝缘。

为了将分别从低圧部的信号输入端子hg1以及lg1输入的栅极接通-断开指令信号s1以及s2赋予至高圧部的栅极驱动缓冲器u3以及u8，作为绝缘元件，使用数字隔离器u2以及u7。即，向数字隔离器u2以及u7的输入，分别从信号输入端子hg1以及lg1赋予栅极接通-断开指令信号s1以及s2，经由数字隔离器u2以及u7，向栅极驱动缓冲器u3以及u8的输入，赋予与低圧部绝缘的栅极接通-断开指令信号s1以及s2。

数字隔离器被分类为磁耦合器的一种，实现与光耦合器相同的绝缘功能，利用磁耦合而进行隔离。此外，在以下的说明中，对作为绝缘元件使用数字隔离器的例子进行说明，但在本发明中，为了低圧部与高圧部之间的电绝缘也可以使用光耦合器，绝缘元件不限定于磁耦合器(包含数字隔离器)。

数字隔离器通过由在半导体制造工序中制作的微型线圈夹着绝缘体而相对的一对磁线圈而传输信号。

图2示意性地示出数字隔离器的结构的一个例子。如图2所示，数字隔离器具备：相对而配置的初级侧线圈tr1以及次级侧线圈tr2；驱动器电路dr，其与初级侧线圈tr1连接；以及接收器电路rv，其与次级侧线圈tr2连接。此外，省略了初级侧线圈tr1与次级侧线圈tr2之间的绝缘体。

信号(数字信号)传输是指，通过驱动器电路dr对输入来的数字信号的上升沿或者下降沿进行检测，生成脉冲信号，将该脉冲信号经由初级侧线圈tr1与次级侧线圈tr2的磁耦合而传输至次级侧线圈tr2。按照由接收器电路rv接收到的脉冲信号而对数字信号的上升沿或者下降沿进行恢复。此外，数字隔离器的结构不限定于上述，另外，驱动器电路以及接收器电路的结构以及功能也不限定于上述。

图3是对半桥电路90的通断动作进行说明的时序图。就开关器件而言，通常与从断开状态向接通状态切换的导通所需要的时间(导通时间ton)相比，从接通状态向断开状态切换的截止所需要的时间(截止时间toff)更长，如果栅极电阻r1以及r2的电阻值变大，则导通时间ton以及截止时间toff增加。另外，根据晶体管q1以及q2的电气特性的波动以及结温等动作条件，导通时间ton以及截止时间toff也增减。

在通过脉冲宽度调制(pwm)等而对半桥电路的输出电压进行控制的情况下，使晶体管q1与晶体管q2交替地(互补地)接通，但在晶体管q1以及q2的接通、断开状态同时切换的情况下，晶体管q1以及q2这两者同时接通，由此发生桥臂短路。

为了防止桥臂短路，如图3所示，以使栅极接通-断开指令信号s1以及s2中的一个栅极接通-断开指令信号从断开起至经过一定的时间(死区时间)为止，另一个栅极接通-断开指令信号不会成为接通的方式，对栅极接通-断开指令信号s1以及s2的定时(timing)进行控制。

通常，在电力设备的设计以及开发时，死区时间是基于考虑了开关器件的特性的波动和所有动作条件后的最恶劣条件而设定的。死区时间由于对逆变器的输出电压波形以及输出电流波形产生影响，因此越短越好。即，逆变器通过脉冲宽度调制而输出交流电压以及电流，但输出电压的增减是通过脉冲宽度调制的接通与断开时间的比率的增减而设定的。因此，如果死区时间相对于脉冲宽度调制的周期成为不能忽略的大小，则开关器件的断开时间增加，输出电压下降。

如图3所示，在将数字隔离器u2以及栅极驱动缓冲器u3的传输延迟时间设为d1，将向晶体管q1赋予栅极信号s11至漏极电压q1vd开始下降、漏极电流q1id开始上升为止的导通延迟时间设为tdon，将数字隔离器u7以及栅极驱动缓冲器u8的传输延迟时间设为d2，将从晶体管q2的栅极信号s21开始下降起至漏极电流q2id下降为止的晶体管q2的截止时间设为toff情况下，在晶体管q2截止、晶体管q1导通时所需要的最小死区时间由(d2+toff)-(d1+tdon)给出。

但是，根据晶体管q1以及q2的电气特性的波动以及动作条件，截止时间toff以及导通延迟时间tdon增减，因此如图3所示，死区时间dt设定得比最小死区时间大，其结果，存在晶体管q1以及q2这两者成为断开状态的实际的死区时间dt1。

在进行pwm控制的情况下，如果相对于该载波的1个周期，实际的死区时间dt1所占的比例变大，则输出电压的下降以及输出电压波形、输出电流波形偏离理想值，因此需要通过生成栅极接通-断开指令信号的未图示的微型控制器或者dsp(digitalsignalprocessor)上的软件进行死区时间的补偿等校正处理。

通常，死区时间是在电力设备的设计以及开发时决定的，设定为固定值，但如果在电力设备的量产时，开关器件的电气特性的波动变大至超过在开发时所设想的程度，则有可能死区时间不足，发生桥臂短路。

＜实施方式1＞

＜装置结构＞

图4是表示半桥电路100的结构的电路图，该半桥电路100具有本发明涉及的死区时间生成电路。此外，此外，在图4中，对于与使用图1所说明的半桥电路90相同的结构标注相同的标号，省略重复说明。

如图4所示，半桥电路100与高压电源v3连接，具有串联连接在成为主电源线的p-n线间的晶体管q1以及q2。

与高压电源v3连接的晶体管q1以及q2和各自的栅极驱动缓冲器u3以及u8(栅极驱动电路)位于将高压电源v3作为基准的高压侧，晶体管q1以及q2的源极与将高压电源v3作为基准的基准电位hgd连接，因而称为高圧部，与通过低电压电源而进行动作的低圧部电绝缘。此外，将高圧部中的晶体管q1、二极管d1、栅极驱动缓冲器u3以及栅极电阻r1统称为上侧器件，将晶体管q2、二极管d2、栅极驱动缓冲器u8以及栅极电阻r2统称为下侧器件。

分别从低圧部的信号输入端子hg1以及lg1输入的栅极接通-断开指令信号s1以及s2在分别经由逻辑电路u1以及u6之后，使用数字隔离器u2以及u7而赋予至高圧部的栅极驱动缓冲器u3以及u8。

半桥电路100的高圧部具备：上侧状态检测电路sth，其由比较器u5、反相器u11、逻辑电路u12以及参照电源v1构成；下侧状态检测电路stl，其由比较器u10、反相器u14、逻辑电路u15以及参照电源v2构成；保护电路pch及pcl；以及逻辑电路u13及u16。

上侧状态检测电路sth是输出状态信号s13的电路，该状态信号s13表示晶体管q1处于截止动作中，就比较器u5而言，同相输入(+)与晶体管q1的栅极连接，反相输入(－)与参照电源v1的正极连接，输出与逻辑电路u12的输入连接。此外，参照电源v1的负极与基准电位hgd连接。

反相器u11的输入与栅极驱动缓冲器u3的输入共通地连接，接收数字隔离器u2的输出而进行反相，输出反相栅极驱动信号s12。

反相栅极驱动信号s12输入至逻辑电路u12的另1个输入，进行与比较器u5的输出的and运算，输出状态信号s13。

保护电路pch具有对由负载短路等引起的晶体管q1的过大的输出电流、晶体管q1的过热以及栅极驱动电路的电源电压降低等异常进行检测的功能，具有通过错误信号s14示出有无异常，并且在检测到异常的情况下使晶体管q1软切断的软切断功能。

这里，软切断是指以比由栅极驱动缓冲器u3实现的晶体管q1的截止慢的通断速度使晶体管q1截止的动作，能够通过进行软切断而使晶体管q1安全地截止。

此外，保护电路pch的功能以及结构包含于公知技术的范围，与本发明的关系小，因而省略详细说明，也省略与晶体管q1的具体的连接。

向逻辑电路u13输入状态信号s13以及错误信号s14，进行nor运算而将两信号合成，将其输出输入至数字隔离器u4。数字隔离器u4是将高圧部的信号向低圧部传输的绝缘元件，从数字隔离器u4输出状态信号s15。

通过使用绝缘元件，从而将高圧部的信号向低圧部传输、以及将低圧部的信号向高圧部传输变得容易。

下侧状态检测电路stl是输出状态信号s23的电路，该状态信号s23表示晶体管q2处于截止动作中，就比较器u10而言，同相输入(+)与晶体管q2的栅极连接，反相输入(－)与参照电源v2的正极连接，输出与逻辑电路u15的输入连接。此外，参照电源v2的负极与基准电位lgd连接。

反相器u14的输入与栅极驱动缓冲器u8的输入共通地连接，接收数字隔离器u7的输出，进行反相，输出反相栅极驱动信号s22。

反相栅极驱动信号s22输入至逻辑电路u15的另1个输入，进行与比较器u10的输出的and运算，输出状态信号s23。

保护电路pcl具有对由负载短路等引起的晶体管q2的过大的输出电流、晶体管q2的过热以及栅极驱动电路的电源电压降低等异常进行检测的功能，具有通过错误信号s24示出有无异常，并且在检测到异常的情况下使晶体管q2软切断的功能。这里，软切断是指以比由栅极驱动缓冲器u8实现的晶体管q2的截止慢的通断速度使晶体管q2截止的动作，能够通过进行软切断而使晶体管q2安全地截止。

此外，保护电路pcl的功能以及结构包含于公知技术的范围，与本发明的关系小，因而省略详细说明，也省略与晶体管q2的具体的连接。

向逻辑电路u16输入状态信号s23以及错误信号s24，进行nor运算而将两信号合成，将其输出输入至数字隔离器u9。数字隔离器u9是将高圧部的信号向低圧部传输的绝缘元件，从数字隔离器u9输出状态信号s25。

通过使用绝缘元件，从而将高圧部的信号向低圧部传输、以及将低圧部的信号向高圧部传输变得容易。

仅在栅极接通-断开指令信号s1指示晶体管q1的接通、且状态信号s25表示晶体管q2处于断开状态的情况下，即在晶体管q2既不是接通状态也不处于截止动作中的情况下，半桥电路100的低圧部的逻辑电路u1输出使晶体管q1接通的栅极驱动输出指令信号s10。

仅在栅极接通-断开指令信号s2指示晶体管q2的接通、且状态信号s15表示晶体管q1处于断开状态的情况下，即在晶体管q1既不是接通状态也不处于截止动作中的情况下，半桥电路100的低圧部的逻辑电路u6输出使晶体管q2接通的栅极驱动输出指令信号s20。

另外，数字隔离器u4的输出与由电阻r3和电容器c1构成的低通滤波器连接。此外，电容器c1连接在电阻r3的错误信号输出端子fo1侧的端部与低圧部的基准电位gd之间。

该低通滤波器将保护电路pch输出的错误信号s14与状态检测电路sth输出的状态信号s13分离，仅将错误信号s14从错误信号输出端子fo1输出。即，由于通常的截止动作期间为几百nsec～几μssec，与此相对，保护电路pch输出的错误信号s24的脉冲宽度为几十μsec至几十msec，因而在截止动作期间脉冲宽度被规定下来的状态信号s13和错误信号s14的脉冲宽度不同，能够通过低通滤波器容易地进行分离。

另外，数字隔离器u9的输出与由电阻r4和电容器c2构成的低通滤波器连接。此外，电容器c2连接在电阻r4的错误信号输出端子fo1侧的端部与低圧部的基准电位gd之间。

该低通滤波器将保护电路pcl输出的错误信号s24与状态检测电路stl输出的状态信号s23分离，仅将错误信号s24从错误信号输出端子fo2输出。即，由于通常的截止动作期间为几百nsec～几μssec，与此相对，保护电路pcl输出的错误信号s24的脉冲宽度为几十μsec至几十msec，因而在截止动作期间脉冲宽度被规定下来的状态信号s23和错误信号s24的脉冲宽度不同，能够通过低通滤波器容易地进行分离。

＜动作＞

接下来，参照图4，同时使用图5所示的时序图对半桥电路100的通断动作进行说明。此外，在图5中，示出晶体管q2截止，晶体管q1导通时的各定时。另外，在图4所示的半桥电路100中，各逻辑电路的传输延迟时间比各绝缘元件的传输延迟时间短，能够忽略，因而在图5所示的时序图中示出仅考虑了各绝缘元件处的传输延迟时间的结果。

如图5所示，附加死区时间adt而生成栅极接通-断开指令信号s1以及s2。此外，栅极接通-断开指令信号s1以及s2由未在图4中图示的微型控制器或者dsp生成，输入至半桥电路100。

死区时间adt设定得比经过图4中的逻辑电路u1、数字隔离器u2、反相器u11、逻辑电路u12以及u13、数字隔离器u2的路径的传输延迟时间、以及经过逻辑电路u6、数字隔离器u7、反相器u14、逻辑电路u15以及u16、数字隔离器u9的路径的传输延迟时间长。

如图5所示，如果栅极接通-断开指令信号s2成为指示晶体管q2的断开的低电位状态(lo)，则不论栅极接通-断开指令信号s1的电位状态如何，逻辑电路u6输出的栅极驱动输出指令信号s20都成为指示晶体管q2的断开的lo，晶体管q2截止。

下侧状态检测电路stl将晶体管q2的栅极电压与参照电源v2的参照电压v2(与晶体管q2的阈值电压相等)通过比较器u10进行比较，将比较结果输入至逻辑电路u15，由逻辑电路u15进行与反相器u14输出的反相栅极驱动信号s22的and运算。此外，反相栅极驱动信号s22以数字隔离器u7处的传输延迟时间d2的量延迟而输出。

在逻辑电路u15中，将满足反相栅极驱动信号s22为hi、且晶体管q2的栅极电压比参照电压高这一条件的期间视作截止动作中，将状态信号s23设为高电位状态(hi)而输出。在晶体管q2不处于截止动作中的情况下，将状态信号s23设为lo。

将状态信号s23和错误信号s24输入至逻辑电路u16，通过nor运算，在状态信号s23为hi的情况下，将输出设为lo。因此，在状态信号s23为hi的情况下，状态信号s23进行反相而得到的状态信号s25以数字隔离器u9处的传输延迟时间d4的量延迟而输出。状态信号s25输入至逻辑电路u1，另外，还输入至由电阻r4和电容器c2构成的低通滤波器，状态信号s23被分离出来，仅错误信号s24从错误信号输出端子fo2输出。

如图5所示，与栅极接通-断开指令信号s2的下降相比栅极接通-断开指令信号s1以死区时间adt的量延迟而成为hi，但晶体管q2已处于截止动作中(lo)，因此逻辑电路u1处的and运算的结果是，逻辑电路u1输出的栅极驱动输出指令信号s10维持为指示晶体管q1断开的lo。

栅极信号s21变得小于阈值电压(与参照电源v2相等2)，由此晶体管q2截止，逻辑电路u15输出的状态信号s23反相而成为lo，数字隔离器u9输出的状态信号s25也反相而成为hi。

其结果，逻辑电路u1输出的栅极驱动输出指令信号s10反相成为指示晶体管q1接通的hi，晶体管q1导通。

上侧状态检测电路sth将晶体管q1的栅极电压和参照电源v1的参照电压v1(与晶体管q1的阈值电压相等)通过比较器u5进行比较，将比较结果输入至逻辑电路u12，由逻辑电路u12进行与反相器u11输出的反相栅极驱动信号s12的and运算。此外，反相栅极驱动信号s12以数字隔离器u2处的传输延迟时间d1的量延迟而输出。

此外，在图5中，未示出晶体管q1截止的定时，因而表示晶体管q1处于截止动作中的状态信号s13维持为lo，状态信号s15维持为hi。此外，状态信号s13维持为lo，但栅极信号s11变得大于或等于阈值电压(与参照电源v1相等)，由此晶体管q1成为接通状态，状态信号s15在晶体管q1成为接通状态之后，以数字隔离器u4处的传输延迟时间d3的量延迟而示出晶体管q1的接通状态。

如上所说明的那样，只要向从外部赋予的栅极接通-断开指令信号s1以及s2附加既定的死区时间adt即可，通过由逻辑电路u1输出的栅极驱动输出指令信号s10与由逻辑电路u6输出的栅极驱动输出指令信号s20的接通和断开的切换而生成的死区时间pdt成为实际的死区时间。

就现有的技术而言，通过保护电路的软切断功能而对栅极电阻r1以及r2的电阻值进行变更，如果晶体管q1以及q2的导通、截止时间改变，则需要每次对附加至栅极接通-断开指令信号s1以及s2的死区时间进行调整。但是，在实施方式1的半桥电路100中，实际的死区时间pdt对应于晶体管q1以及q2的导通、截止时间的增减而伸缩，因此不需要调整附加至栅极接通-断开指令信号s1以及s2的死区时间。

其理由是，具备上侧状态检测电路sth以及下侧状态检测电路stl，分别基于晶体管q1以及q2的栅极电压，对晶体管q1以及q2是否处于截止动作中进行判定，作为判定条件，使用栅极驱动输出指令信号s10以及s20的反相栅极驱动信号和晶体管q1以及q2的栅极电压。其原因是，在由于保护电路的软切断功能，栅极电阻r1以及r2的电阻值改变，晶体管q1以及q2的导通、截止时间发生了改变的情况下，与此对应地，表示截止动作中的状态信号s15以及s25的期间伸缩，基于状态信号s15以及s25而生成的栅极驱动输出指令信号s10以及s20自动地变更。

因此，即使在晶体管q1以及q2的接通、断开即将基于栅极接通-断开指令信号s1以及s2切换之前，由保护电路实现的软切断功能起作用，晶体管q1以及q2的截止时间增加的情况下，也能够防止实际的死区时间延长，桥臂短路。

如上述所示，上侧状态检测电路sth以及下侧状态检测电路stl生成实际的死区时间pdt，因而能够称为死区时间生成电路。

这里，参照电源v1的参照电压v1(与晶体管q1的阈值电压相等)以及参照电源v2的参照电压v2(与晶体管q2的阈值电压相等)在晶体管q1以及q2截止时，设定为小于或等于其输出电流充分衰减的时刻的栅极s电压，由此能够使生成的实际的死区时间pdt的宽度最小化。另外，如果将参照电压v1以及v2的电压降低，则生成的实际的死区时间pdt延长，如果将参照电压v1以及v2的电压升高，则生成的实际的死区时间pdt缩短，因此能够进行由参照电压v1以及v2的变更实现的死区时间的微调。

作为参照电压v1以及v2的结构，例如举出将固定电压源的电压通过可变电阻进行分压的结构以及设为可变电压源的结构，在前者的情况下，通过调整对内置的基准电压源的电压进行分压的可变电阻而对输出电压进行调整，在后者的情况下，通过使用da转换器作为内置的基准电压源，对输入至da转换器的数字信号进行调整，从而对da转换器的输出电压进行调整。

另外，以往，需要设置用于将状态信号从高圧部向低圧部传送的独立的绝缘元件(例如光耦合器)，但在本实施方式中，将数字隔离器u4以及u9兼做来自保护电路pch以及pcl的错误信号s14以及s24的传输用绝缘元件，因而能够实现半桥电路100的小型化和低成本化。

另外，光耦合器的传输延迟时间为几μsec至几十μsec，与此相对，数字隔离器的传输延迟时间为几十nsec，因而能够降低信号的传输延迟。

＜实施方式2＞

＜装置结构＞

图6是表示半桥电路200的结构的电路图，该半桥电路200具有本发明涉及的死区时间生成电路。此外，此外，在图6中，对于与使用图4所说明的实施方式1的半桥电路100相同的结构标注相同的标号，省略重复说明。

在图6所示的半桥电路200中，上侧状态检测电路sth以及下侧状态检测电路stl分别仅由比较器u5以及u10构成。

即，就比较器u5而言，同相输入(+)与晶体管q1的栅极连接，反相输入(－)与栅极驱动缓冲器u3的输出连接，输出与逻辑电路u13的输入连接。将从保护电路pch输出的错误信号s14输入至逻辑电路u13的另1个输入。

就比较器u10而言，同相输入(+)与晶体管q2的栅极连接，反相输入(－)与栅极驱动缓冲器u8的输出连接，输出与逻辑电路u16的输入连接。将从保护电路pcl输出的错误信号s24输入至逻辑电路u16的另1个输入。

＜动作＞

半桥电路200的通断动作与使用图5所说明的半桥电路100的通断动作基本相同，但比较器u5以及u10输出状态信号。即，在晶体管q1以及q2的截止期间中，栅极驱动缓冲器u3以及u8使晶体管q1以及q2的栅极电荷分别经由栅极电阻r1以及r2而放电。因此，在与截止期间中的晶体管q1以及q2连接的栅极电阻(r1或者r2)产生大的压降。比较器u5以及u10对该压降进行检测，输出晶体管q1以及q2是否处于截止期间中的状态信号。

此外，栅极驱动缓冲器u3以及u8都包含由串联连接在电源电位与基准电位之间的开关器件构成的逆变器，在使晶体管q1以及q2截止的情况下，将该逆变器的电源电位侧的晶体管断开，将基准电位侧的晶体管接通，通过使晶体管q1以及q2的栅极电荷放电，从而使晶体管q1以及q2截止。

比较器u5以及u10仅在栅极电阻r1以及r2的两端产生了大的电位差的情况下输出成为hi的状态信号，因而其波形成为与图5所示的状态信号s13以及s23相同的波形。此外，在晶体管q1以及q2的接通状态下以及断开状态下，在栅极电阻r1以及r2的两端产生的电位差小，因而检测不到。

此外，上侧状态检测电路sth以及下侧状态检测电路stl与实施方式1同样地生成实际的死区时间pdt(图5)，因而能够称为死区时间生成电路。

根据以上所说明的实施方式2的半桥电路200，除了实施方式1的半桥电路100的效果以外，通过将上侧状态检测电路sth以及下侧状态检测电路stl分别仅由比较器u5以及u10构成，由此还能够实现电路规模的进一步的缩小和进一步的低成本化。

＜实施方式3＞

在以上所说明的实施方式1以及2中，示出了将死区时间生成电路内置于半桥电路的例子，但如果将2组半桥电路并联连接则成为h桥电路，如果将3组并联连接则成为3相逆变器。图7是表示3相逆变器300的结构的图，该3相逆变器300内置有实施方式3涉及的死区时间生成电路。

图7所示的3相逆变器300与高压电源v3连接，具备在成为主电源线的p-n线间并联连接的u相逆变器uiv、v相逆变器viv以及w相逆变器wiv。另外，在p-n线间连接有平滑电容器c3。此外，在狭义含义上将包含u相逆变器uiv、v相逆变器viv以及w相逆变器wiv的部分称为逆变器部ivc。

u相逆变器uiv具有：晶体管q1以及q2，它们串联连接在p-n线间；以及二极管d1以及d2，它们分别与晶体管q1以及q2逆并联连接。晶体管q1以及q2的源极分别与将高压电源v3作为基准的基准电位hgd以及lgd连接。晶体管q1的漏极与晶体管q2的源极之间的连接节点成为输出节点pou，与外部的3相电动机mt的u相线圈连接。

v相逆变器viv具有：晶体管q3以及q4，它们串联连接在p-n线间；以及二极管d3以及d4，它们分别与晶体管q3以及q4逆并联连接。晶体管q3以及q4的源极分别与将高压电源v3作为基准的基准电位hgd以及lgd连接。晶体管q3的漏极与晶体管q4的源极之间的连接节点成为输出节点pov，与外部的3相电动机mt的v相线圈连接。

w相逆变器wiv具有：晶体管q5以及q6，它们串联连接在p-n线间；以及二极管d5以及d6，它们分别与晶体管q5以及q6逆并联连接。晶体管q5以及q6的源极分别与将高压电源v3作为基准的基准电位hgd以及lgd连接。晶体管q5的漏极与晶体管q6的源极之间的连接节点成为输出节点pow，与外部的3相电动机mt的w相线圈连接。

u相逆变器uiv由u相驱动器ud驱动，u相驱动器ud的输出端子uho以及ulo分别与晶体管q1以及q2的栅极连接。并且，u相驱动器ud的输入端子uhi以及uli分别与pwm信号生成器件pwp的u相pwp信号端子uhpo以及ulpo连接。

v相逆变器viv由v相驱动器vd驱动，v相驱动器vd的输出端子vho以及vlo分别与晶体管q3以及q4的栅极连接。并且，v相驱动器vd的输入端子vhi以及vli分别与pwm信号生成器件pwp的v相pwp信号端子vhpo以及vlpo连接。

w相逆变器wiv由w相驱动器wd驱动，w相驱动器wd的输出端子who以及wlo分别与晶体管q3以及q4的栅极连接。并且，w相驱动器vd的输入端子whi以及wli分别与pwm信号生成器件pwp的w相pwp信号端子whpo以及wlpo连接。

u相逆变器uiv例如对应于图4所示的半桥电路100的逆变器，u相驱动器ud对应于半桥电路100的除了逆变器以外的部分。图8示出u相逆变器uiv的内部结构。此外，在图8中，对于与使用图4所说明的半桥电路100相同的结构标注相同的标号，省略重复说明。

在图8所示的u相逆变器uiv中，图4所示的低圧部的信号输入端子hg1以及lg1分别对应于输入端子uhi以及uli，被赋予栅极信号s11以及s21的配线分别与输出端子uho以及ulo连接。此外，在图8中示出了错误信号输出端子fo1以及fo2，但在图7中省略。此外，v相驱动器vd以及w相驱动器wd的内部构造也与u相驱动器ud相同。

如上所说明的那样，3相逆变器300通过将死区时间生成电路内置，从而即使在逆变器部ivc的各相的逆变器的通断速度不同的情况下，也由于死区时间与各晶体管的导通、截止时间的增减对应地伸缩，因此不需要进行附加至从pwm信号生成器件pwp输出的栅极接通-断开指令信号的死区时间的调整。因此，不需要通过微型控制器、dsp(digitalsignalprocessor)等pwm信号生成器件pwp上的软件实现的死区时间校正处理，软件的开发等所耗费的开发成本降低。另外，pwm信号生成器件pwp的负载变轻，由此能够置换为更低速且廉价的器件，能够降低制造成本。

此外，以上，对向u相驱动器ud应用了实施方式1的半桥电路100的例子进行了说明，但当然也可以应用实施方式2的半桥电路200。

＜实施方式4＞

图9是表示使用内置有死区时间生成电路的3相逆变器300对电动机进行控制的实施方式4的车辆400的结构的概念图。

混合动力车、插电式混合动力车、电动汽车、燃料电池车等电动车辆以及具备起动发电机等再生用电动机的将内燃机作为驱动源的汽车，具备车辆行驶所用的行驶用电动机以及电力再生用电动机，图9示出在上述3相电动机mt的驱动控制中使用了内置有死区时间生成电路的3相逆变器300的结构。

在混合动力汽车、插电式混合动力车、电动汽车、燃料电池汽车以及具备起动发电机等的汽车中具备功率大于或等于1kw的电动机，但电动机的负载变动大，动力运行和再生交替地反复，另外，频繁地出现既不进行动力运行也不进行再生的滑行状态。在这样的状态下，对电动机进行驱动的逆变器接近于无负载运转，其输出电流完全不流动，或者成为额定电流的几十分之一至几百分之一程度的微小的值。

在这样的滑行状态下，逆变器内的开关器件的通断速度与通常的动力运行、再生时相比变快，有可能在逆变器的各部产生感应电流，引起误动作。

但是，通过在3相电动机mt的驱动控制中使用内置有死区时间生成电路的3相逆变器300，从而即使在即将由于栅极接通-断开指令信号而使构成逆变器的开关器件的接通、断开切换之前，由于误动作而使得保护电路的软切断功能起作用，开关器件的截止时间增加的情况下，也能够自动延长死区时间，防止桥臂短路。另外，3相逆变器300能够降低开发成本以及制造成本，因而能够降低电动车辆以及汽车的开发、制造成本。

此外，本发明能够在本发明的范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。