用于共振转换器的同步整流器控制技术的制作方法

本案是分案申请。该分案的母案是申请日为2012年4月25日、申请号为201280000448.2、发明名称为“用于共振转换器的同步整流器控制技术”的发明专利申请案。

相关申请案交叉参考

本申请案主张2011年4月25日提出申请的第61/478,739号美国临时专利申请案的权益，所述专利申请案以引用的方式完全并入本文中。

技术领域

本发明涉及一种DC/DC转换器系统，且更特定来说，涉及用于共振转换器的同步整流器控制技术。

背景技术：

无

技术实现要素：

本发明一个方面涉及一种共振转换器系统，其包括第一级，其包括经配置以从DC输入信号产生AC信号的逆变器电路及共振槽电路；变压器，其经配置以对所述AC信号进行变压；及第二级，其包括同步整流器SR电路，所述同步整流器SR电路包含：多个SR开关，且每一开关包含一体二极管；及SR控制电路，其经配置以产生门控制信号以控制所述SR开关的导通状态，以便使体二极管导通时间最小化且减小或消除跨越所述SR开关的负电流。

本发明另一方面涉及一种方法，其包括将DC输入信号逆变成具有第一电压的AC经逆变信号；将所述AC经逆变信号变压成具有第二电压的AC经变压信号；将第二AC经变压信号整流成DC输出电压信号，其中所述整流包含控制各自具有一体二极管的多个同步整流器SR开关的导通状态，以便使体二极管导通时间最小化且减小或消除跨越所述SR开关的负电流。

本发明其它方面涉及一种控制共振转换器的方法，所述方法包括控制所述共振转换器的整流器部分的多个同步整流器SR开关的导通状态，所述SR开关中的每一者具有一体二极管，其中每一开关经控制以在与所述开关相关联的所述体二极管开始导通时导通，且每一开关经控制以在穿过所述开关的电流接近零交叉时关断。

附图说明

根据依照所主张标的物的实施例的以下详细描述，将明了所述标的物的特征及优点，应参考附图来考虑所述描述，附图中：

图1图解说明依照本发明的各种实施例的共振转换器系统；

图2图解说明依照本发明的一个实施例的同步整流器控制电路；

图3图解说明依照本发明的一个实施例的各种信号的时序图；

图4A图解说明依照本发明的一个实施例的取样与保持电路；

图4B图解说明结合图4A的取样与保持电路的操作的各种信号的时序图。

图5A图解说明依照本发明的一个实施例的延迟控制电路；

图5B图解说明结合图5A的延迟控制电路的操作的各种信号的时序图。

图6A图解说明依照本发明的一个实施例的延迟选择器电路；且

图6B图解说明结合图6A的延迟选择器电路的操作的各种信号的时序图。

虽然将参考说明性实施例来继续进行以下详细描述，但所属领域的技术人员将明了所述实施例的许多替代方案、修改形式及变化形式。

具体实施方式

一般来说，本发明提供用于共振转换器的控制技术。在一种控制技术中，所述共振转换器的整流器部分的开关经控制以仿真二极管，例如，每一开关经控制以在所述开关的体二极管开始导通时导通，且每一开关经控制以在穿过所述开关的电流接近零交叉时关断。以此方式，每一开关的正向偏置可经控制使得跨越所述开关的压降比常规二极管正向压降小得多，同时仍通过防止穿过同步整流器开关的负电流来实现对电路的保护。此控制技术可基于同步整流器开关的先前导通时间而预测门驱动信号且反复地给所述门驱动信号加上延迟或从所述门驱动信号减去延迟，使得所述门驱动信号的下降沿大致匹配穿过所述开关的电流的零交叉点。可在逆变器级的切换频率处于或低于共振频率f0时使用此预测技术来补偿由电路组件引入的组件公差及/或误差的变化。当逆变器级的切换频率高于共振频率f0时，同步整流器开关在逆变器级中的开关关断之后继续导通，且同步导通时间主要由逆变器级的切换频率确定。此可能在仅基于先前切换循环的同步导通时间控制同步整流器时产生穿过整流器开关的负电流，且因此，在另一控制技术中，基于用于控制逆变器级开关的导通状态的时钟信号来控制整流器部分的开关以补偿经截短的共振周期，例如，每一整流器开关经控制使得所述整流器开关的导通状态小于或等于穿过所述整流器开关的电流的经截短零交叉点。可同时采用这些控制技术中的每一者来实现贯穿所有操作频率的电流保护。

图1图解说明依照本发明的各种实施例的共振转换器系统100。图1的转换器系统100包含：一次侧级102，其包含逆变器电路；及二次侧级104，其包含同步整流器电路，且系统100一般作为接收输入DC电压(VIN)且产生输出DC电压(VOUT)的DC/DC共振转换器电路操作。在一个实施例中，一次侧102的逆变器电路包含布置成半桥式配置的两个开关Q1及Q2。开关Q1及Q2的导通状态由门控制电路106控制，门控制电路106包含为所述开关中的每一者设定接通/关断频率的可控振荡器(OSC)。开关控制电路106还可包含延迟机构(例如，如所展示的DELAY)以防止每一开关同时导通。包含变压器108、共振电容器Cr及共振电感器Lr的共振槽电路操作以从由开关Q1及Q2产生的方波产生正弦波形。系统100的共振频率(f0)一般由共振电容器Cr及共振电感器Lr控制。一般来说，DC/DC转换器系统100的增益可由开关Q1及Q2的切换频率(fs)与共振频率(f0)的比较控制。在一些实施例中，系统100的增益在fs<f0时较大且在fs>f0时较小。当然，在其它实施例中，逆变器电路可包含(举例来说)全桥式逆变器拓扑、推挽式逆变器拓扑、C类逆变器拓扑等。

二次侧级104的同步整流器电路包含整流器开关SR1及SR2，整流器开关SR1及SR2电耦合到变压器108的二次侧且经配置以作为变压器108的二次侧处的正弦信号的全波整流器操作。SR开关可包含沿源极到漏极方向(如所展示)偏置的体二极管的MOSFET装置。开关SR2的导通状态可由同步整流器(SR)控制电路110控制，且开关SR1的导通状态可由SR控制电路112控制。一般来说，SR控制电路110及112经配置以分别产生门控制信号来控制SR2及SR1的导通，以便使体二极管导通时间最小化且以便减小或消除跨越SR开关的负电流，如下文所描述。

图2图解说明依照本发明的一个实施例的同步整流器控制电路110。应理解，开始，由于控制电路110及112一般经配置以产生互补门控制信号，因此电路110的操作类似于112的操作，只不过电路112是基于如图1中所展示的反相时钟信号(SR_CLK2)计时的。因此，控制电路110的以下描述同样适用于电路112，只不过由电路110产生的门控制信号与电路112的门控制信号异相大约180度。到SR控制电路110的输入包含SR开关的漏极电压(VDS_SR)及来自振荡器的时钟信号(OSC)。SR控制电路110包含零交叉近似电路208，零交叉近似电路208经配置以产生指示SR开关的导通状态的SR导通信号209。当SR开关正导通时，跨越开关的压降接近零伏，且当SR开关断开时，跨越SR开关的压降为高的(通常大于跨越SR开关的体二极管的压降)。SR控制电路110还包含经配置以对导通时间(由信号209指示)进行取样的取样与保持电路210。为了防止流过SR开关的电流零交叉，所述取样与保持电路还经配置以产生比例SR导通信号211(SR_CND_P)。将信号211产生为信号209的分数，举例来说，信号211可为由信号209指示的导通时间的90％。

SR控制电路110还包含延迟控制电路212，延迟控制电路212经配置以给信号211的下降沿加上或减去预定延迟时间以产生预测门控制信号213(VPRD)。延迟控制电路212利用时钟信号及高检测信号(由电路208产生且一般指示SR开关的漏极电压何时为高的)。基于SR开关在先前导通循环中的导通时间而产生预测门控制信号213。因此，如果SR开关在当前开关循环中的导通时间太长(使得穿过开关的电流与零交叉)，那么延迟控制电路212可减小信号213的延迟时间使得SR开关在下一循环中的导通时间缩短。相反地，如果SR开关在当前开关循环中的导通时间太短(使得在穿过开关的电流与零交叉之前存在其中SR开关断开的空载时间)，那么延迟控制电路212可给信号213加上更多延迟使得SR开关在下一循环中的导通时间更长。

取样与保持电路210及延迟控制电路212可确保穿过SR开关的电流不与零交叉，但准许所述电流完成其由f0确定的共振循环。因此，当逆变器级102中的切换在f0处或在低于f0处发生时，延迟控制电路212可经配置以给SR导通信号209加上(或减去)延迟以实现SR开关在穿过开关的电流的零交叉点处或附近的切换。当逆变器级中的切换在高于f0处发生时，逆变器开关(Q1或Q2)将在对应SR开关之前关断(此意味着共振槽中的共振周期被缩减或截短)。因此，在一些实施例中，SR控制电路110还可包含容许切换窗(ASW)电路214，容许切换窗(ASW)电路214经配置以基于逆变器级开关的关断(由时钟信号OSC设定)与SR导通时间的末端之间的时间差而产生ASW信号215。因此，ASW电路214经配置以接收来自一次级102的时钟信号(OSC)及SR导通信号209并确定时钟信号的末端与SR导通信号209的末端之间的时间差。产生包含加到所述时钟信号的延迟时间的ASW信号215，使得ASW信号215近似SR导通信号209的末端。类似于预测门驱动信号213，可使用反复技术产生ASW信号215，例如，ASW信号215可基于SR开关在先前导通循环中的导通时间。SR控制电路110还可包含经配置以对ASW信号215与预测门驱动信号213进行“与”运算以产生SR门驱动信号217的“与”门电路216。

图3图解说明依照本发明的一个实施例的各种信号的时序图300。此时序图大体分解成两个部分：左侧320为第n个导通循环，且右侧322为第(n+1)个导通循环。电流波形302描绘穿过SR开关的电流，其标示为ISD_SR。电压波形304描绘跨越SR开关的漏极到源极压降，其标示为VDS_SR。在电压波形304的第一部分中，所述开关闭合且因此跨越所述开关的压降为高的。当电流开始流过SR开关时，所述开关的体二极管开始导通，且跨越所述开关的压降快速减小。此时，为了使体二极管导通的时间周期最小化，控制SR开关以闭合开关且开始经由所述开关的导通为有利的。总SR导通时间波形306紧密匹配电流波形302及电压波形304的零交叉点。在第n个循环320中测量SR导通时间306，且将比例SR导通波形308产生为SR导通时间306的实质分数并应用于下一导通循环322(如箭头所指示)。在此实例中，预测门驱动波形310经产生以给比例SR导通波形308的下降沿加上延迟以使比例SR导通信号波形308与实际SR导通时间306之间的空载时间最小化。当然，如果加上太多延迟，那么在下一导通循环中可从比例SR导通信号308减去延迟，使得预测门驱动波形310大致匹配SR导通时间306。此过程可反复地继续。还描绘ASW波形312及门驱动信号波形314。

图4A图解说明依照本发明的一个实施例的取样与保持电路210。继续参考图2，此实施例的取样与保持电路210经配置以接收SR导通信号209并通过给取样电容器CSRT充电来对SR导通信号209进行取样。将比例SR导通211产生为SR导通信号209的选定分数。图4B图解说明结合图4A的取样与保持电路的操作的各种信号的时序图450。分别将SR导通信号波形及比例SR导通信号波形描绘为306及308。波形452描绘取样电容器CSRT的电压斜升(VCRST)且还描绘用于产生比例SR导通信号的90％阈值。

图5A图解说明依照本发明的一个实施例的延迟控制电路212。继续参考图2，延迟控制电路212经配置以产生预测门驱动信号213以基于SR导通ON时间给比例SR导通信号211的末端(下降沿)加上(或减去)选定延迟时间周期，如高检测信号所指示。此实施例的延迟控制电路212包含经配置以对比例SR导通信号211的末端赋予可选择延迟时间的4位加权计数器。图5B图解说明结合图5A的延迟控制电路的操作的各种信号的时序图。第一组时序图560图解说明在空载时间(TD)大于经编程或预定空载时间(TPD)且因此加上延迟时的事例。举例来说，波形308描绘比例SR导通信号，且波形310描绘包含加上的延迟以使空载时间最小化的预测门驱动信号。第二组时序图562图解说明在空载时间(TD)小于经编程或预定空载时间(TPD)且因此减去延迟时的事例。举例来说，波形308描绘比例SR导通信号，且波形310描绘包含较小延迟(在第n+1个循环中，与第n个循环相比)以最小化从而确保SR切换不在穿过SR开关的电流的零交叉点过后发生的预测门驱动信号。

图6A图解说明依照本发明的一个实施例的ASW电路214。在此实施例中，ASW电路214包含经配置以在逆变器级202中的开关在高于共振槽电路的共振频率下操作时控制门控制信号217的计时的延迟选择器电路212。继续参考图2，ASW电路214经配置以通过以下操作产生ASW信号215：测量逆变器级开关的关断(由时钟信号OSC设定)与SR导通时间的末端之间的时间差且在存在任何差的条件下给时钟信号的末端(下降沿)加上可选择延迟时间单位以产生ASW信号215。在此实例中，延迟选择器电路包含多个可选择延迟电路，其中的每一者可给时钟信号的下降沿加上预定延迟量。可加上延迟时间，因此可通过启用较多延迟电路产生额外延迟且可通过启用较少延迟电路产生较少延迟。每一延迟电路可经配置以产生相同延迟时间或不同(例如，经加权)延迟时间。

图6B图解说明结合图6A的延迟选择器电路的操作的各种信号的时序图650。电流波形302图解说明逆变器级开关的计时(由时钟波形652指示)在共振周期之前结束，即，fs>f0。电流波形302的在信号的尾端(在波形652的末端与波形306的末端之间)处所展示的部分指示大体线性电流波形。波形654图解说明由延迟电路中的一者产生的第一延迟时间周期。类似地，波形656及658图解说明分别由第二、第三电路产生的延迟时间周期。注意，加上波形658的延迟时间周期将致使ASW信号312在当前波形之后结束。因此，在此实例中，为了防止穿过SR开关的电流的零交叉，可给时钟信号652加上延迟时间周期654及656以产生ASW信号312。

根据一个方面，本发明以一种共振转换器系统为特征。所述共振转换器系统包含第一级、变压器及第二级。所述第一级包含经配置以从DC输入信号产生AC信号的逆变器电路及共振槽电路。所述变压器经配置以对所述AC信号进行变压。所述第二级包含同步整流器(SR)电路，所述同步整流器(SR)电路包含各自具有一体二极管的多个SR开关。所述SR控制电路经配置以产生门控制信号以控制所述SR开关的导通状态，以便使体二极管导通时间最小化且减小或消除跨越所述SR开关的负电流。

根据另一方面，本发明以一种方法为特征，所述方法包含：将DC输入信号逆变成具有第一电压的AC经逆变信号；将所述AC经逆变信号变压成具有第二电压的AC经变压信号；及将第二AC经变压信号整流成DC输出电压信号，其中所述整流包含控制各自具有一体二极管的多个同步整流器(SR)开关的导通状态，以便使体二极管导通时间最小化且减小或消除跨越所述SR开关的负电流。

根据又一方面，本发明以一种控制共振转换器的方法为特征。所述方法包含：控制所述共振转换器的整流器部分的多个同步整流器(SR)开关的导通状态，所述SR开关中的每一者具有一体二极管，其中每一开关经控制以在与所述开关相关联的所述体二极管开始导通时导通，且每一开关经控制以在穿过所述开关的电流接近零交叉时关断。

术语“开关”可体现为MOSFET开关(例如，个别NMOS及PMOS元件)、BJT开关及/或此项技术中已知的其它切换电路。另外，如在本文中的任何实施例中所使用，术语“电路(circuitry或circuit)”可以单个形式或以任何组合形式包括(举例来说)硬连线电路、可编程电路、状态机电路及/或包含在较大系统中的电路(举例来说，可包含在集成电路中的元件)。

本文中已采用的术语及表达用作描述而非限制术语，且在使用此些术语及表达时，并非旨在排除所示及所述特征(或其若干部分)的任何等效物，而是应认识到，在权利要求书的范围内可做出各种修改形式。因此，权利要求书打算涵盖所有此些等效物。本文中已描述各种特征、方面及实施例。所述特征、方面及实施例易于彼此组合且易于做出变化形式及修改形式，如所属领域的技术人员将理解。因此，本发明应视为囊括此些组合、变化形式及修改形式。