开关电源的放电方法和装置与流程

本发明涉及集成电路领域，具体而言，涉及一种开关电源的放电方法和装置。

背景技术

随着计算机、通信和集成电路等技术的发展，对开关电源的要求越来越高，高功率密度和高效率是目前的发展趋势。为了达到高功率密度这一目标，有效控制各功率器件的热平衡，两级拓扑以及同步整流技术被普遍采用。图1是“buck+原边全桥+副边全桥”的同步整流拓扑电路图，图2是“buck+原边全桥+副边全波”的同步整流拓扑电路图，图3是“buck+原边半桥+副边全桥”的同步整流拓扑电路图，图4是“buck+原边半桥+副边全波”的同步整流拓扑电路图，图5是“buck+原边推挽+副边全桥”的同步整流拓扑电路图，图6是“buck+原边推挽+副边全波”同步整流拓扑电路图。

在图1中，q1、q2、l1、c1为buck电路，q3、q4、q5、q6、以及ti为原边全桥电路，t1以及q7、q8、q9、q10等组成副边全桥同步整流电路；在图2中，q1、q2、l1、c1为buck电路，q3、q4、q5、q6、以及ti为原边全桥电路，t1以及q7、q8等组成副边全波同步整流电路；在图3中，q1、q2、l1、c1为buck电路，q3、q4、c2、c3、以及ti为原边半桥电路，t1以及q5、q6、q7、q8等组成副边全桥同步整流电路；在图4中，q1、q2、l1、c1为buck电路，q3、q4、c2、c3、以及ti为原边半桥电路，t1以及q5、q6等组成副边全波同步整流电路；在图5中，q1、q2、l1、c1为buck电路，q3、q4以及ti为原边推挽电路，t1以及q5、q6、q7、q8等组成副边全桥同步整流电路；在图6中，q1、q2、l1、c1为buck电路，q3、q4以及ti为原边推挽电路，t1以及q5、q6等组成副边全波同步整流电路。

在开关电源中，当电源关机后马上开机时，输出电容中的能量将通过同步整流管向原边倒灌，此时，由于缓启动电路是控制前级拓扑，后级拓扑占空比较大，当反灌能量足够大时，mos管会因为冲击电流过大而产生应力问题。为解决频繁开关机时输出电容能量倒灌的问题，开关电源通常利用两种方法给输出电容放电。图7所示为方法1，在电源输出端增加死负载r1，当关机时，利用死负载r1的损耗给输出电容放电。图8所示为方法2，在电源输出端增加限流电阻r1以及放电mosq11组成的放电电路，关机时，利用放电电路给输出电容放电，这两种给输出电容放电的方法可同时应用于图2至图6对应的电路拓扑中。

但是，无论是方法1还是方法2，都存在明显的缺点：采用方法1，死负载长期接入电路，死负载的损耗影响了电源的工作效率；采用方法2，组成放电电路的元器件会增加占板面积，影响电源的功率密度。

针对开关电路中放电电路的占板面积较大的技术问题，目前尚未提出有效的解决方案。

技术实现要素：

本发明实施例提供了一种开关电源的放电方法和装置，以至少解决开关电路中放电电路的占板面积较大的技术问题。

根据本发明实施例的一个方面，提供了一种开关电源的放电方法，该方法包括：在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

可选地，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电包括：通过原边电路和副边电路中的mos管逐步为输出电容放电。

可选地，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电包括：通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电。

可选地，在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，该方法还包括：获取输出电容的放电电流；在放电电流大于预设电流的情况下，停止为输出电容放电。

可选地，在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，该方法还包括：获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管中之一的温度大于第一预设温度的情况下，停止为输出电容放电。

可选地，在停止为输出电容放电之后，该方法还包括：获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管的温度均小于第二预设温度的情况下，继续通过原边电路中的mos管和副边电路中的mos管为输出电容放电，其中，第二预设温度小于第一预设温度。

可选地，副边电路中的mos管包括副边电路中的第一组mos管和第二组mos管。

可选地，通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电包括：按照为第一组mos管设置的第一占空比导通第一组mos管，以通过原边电路中的mos管和第一组mos管为输出电容放电，其中，当第一组mos管为导通状态时，第二组mos管为关闭状态；按照为第二组mos管设置的第二占空比导通第二组mos管，以通过原边电路中的mos管和第二组mos管为输出电容放电，其中，当第二组mos管为导通状态时，第一组mos管为关闭状态。

可选地，第一占空比用于使第一组mos管的放电电流小于预设值，任意一次导通第一组mos管时使用的第一占空比不小于前一次导通第一组mos管时使用的第一占空比；第二占空比用于使第二组mos管的放电电流小于预设值，任意一次导通第二组mos管时使用的第二占空比不小于前一次导通第二组mos管时使用的第二占空比。

可选地，在通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电之后，该方法还包括：在输出电容中存储的电量不大于预设值的情况下，对开关电源进行缓启动。

根据本发明实施例的另一个方面，提供了一种开关电源的放电装置，该装置包括：判断单元，用于在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；放电单元，用于在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

在本发明实施例中，在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电，由于采用电路中已有的耗电器件进行放电，而无需增加额外的放电电路，从而解决了开关电路中放电电路的占板面积较大的技术问题，实现了减小开关电路的占板面积的技术效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是相关技术中可选的开关电源的拓扑电路图；

图2是相关技术中可选的开关电源的拓扑电路图；

图3是相关技术中可选的开关电源的拓扑电路图；

图4是相关技术中可选的开关电源的拓扑电路图；

图5是相关技术中可选的开关电源的拓扑电路图；

图6是相关技术中可选的开关电源的拓扑电路图；

图7是相关技术中可选的开关电源的拓扑电路图；

图8是相关技术中可选的开关电源的拓扑电路图；

图9是根据本发明实施例的开关电源的放电方法的流程图；

图10是根据本发明实施例的开关电源开机流程的示意图；

图11是根据本发明实施例的开关电源开机流程的时序图；

图12是根据本发明实施例的开关电源开机流程的时序图；

图13是根据本发明实施例的开关电源的放电装置的示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

实施例1

在相关技术中，可以通过增加限流电阻和放电mos管为电源的输出电容放电，但是，无论是采用哪种方式，都存在明显的缺点：死负载长期接入电路，死负载的损耗影响了电源的工作效率；组成放电电路的元器件会增加占板面积，影响电源的功率密度。

鉴于此，在不增加器件以及电源损耗的情况下，解决频繁开关机输出电容能量倒灌时不可控制的应力问题，这有利于提高产品的竞争力和吸引力。根据本发明实施例，提供了一种开关电源的放电方法的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图9是根据本发明实施例的开关电源的放电方法的流程图，如图9所示，该方法包括如下步骤：

步骤s901，在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值。

步骤s902，在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

需要说明的是，在放电时原边电路中的上管(如图1至图8中的q1)处于关闭状态，原边电路中的下管(如图1至图8中的q2)处于开启状态。

通过上述实施例，在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电，由于采用电路中已有的耗电器件进行放电，而无需增加额外的放电电路，从而解决了开关电路中放电电路的占板面积较大的技术问题，实现了减小开关电路的占板面积的技术效果。

在步骤s901中，判断副边电路的输出电容中存储的电量是否大于预设值时，预设值为输出电容中允许残留的电量最大值，对于一些对电路要求较严格的电路，预设值可以为0。

在步骤s902中，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电包括：通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电。在开关电源前级拓扑工作前，通过控制同步整流mos管以及后级mos管的开关时序，对输出电容中的能量进行逐步、可控的放电，确保输出电容中的能量泄放完成后，电源才开始启机。

可选地，电源上电后，缓启动电路工作前，放电电路工作给输出电容放电；控制同步整流mos管驱动占空比逐步展开；输出电容较大时，同步整流mos管工作一段时间后关断一段时间，逐步给输出电容放电。通过原边电路和副边电路中的mos管逐步为输出电容放电可通过如下方式实现：

在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，获取输出电容的放电电流；在放电电流大于预设电流的情况下，停止为输出电容放电。此处的放电电流可以通过控制占空比的大小来实现，后续进行说明。

在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管中之一的温度大于第一预设温度的情况下，停止为输出电容放电。此处的mos管的温度可以通过控制mos管的导通次数来实现，后续进行说明。

可选地，在停止为输出电容放电之后，继续获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管的温度均小于第二预设温度的情况下，继续通过原边电路中的mos管和副边电路中的mos管为输出电容放电，第二预设温度小于第一预设温度。

在上述实施例中，原边电路中的mos管包括原边电路中的第三组mos管(如图1、图2中的q3和q6，图3中的q4)和第四组mos管(如图1、图2中的q4和q5，图3中的q3)，副边电路中的mos管包括副边电路中的第一组mos管(如图1中的q7和q10，图2中的q7，图3中的q5和q8)和第二组mos管(如图1中的q8和q9，图2中的q8，图3中的q6和q7)，其中，每组mos管包括一个或多个mos管。

具体地，在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，可通过上述的控制电流的方式来实现，为了使得操作更为简便(不用实时检测放电电流大小)，具体实现方式如下：按照为第一组mos管设置的第一占空比导通第一组mos管，以通过原边电路中的mos管和第一组mos管为输出电容放电，其中，当第一组mos管为导通状态时，第二组mos管为关闭状态；按照为第二组mos管设置的第二占空比导通第二组mos管，以通过原边电路中的mos管和第二组mos管为输出电容放电，其中，当第二组mos管为导通状态时，第一组mos管为关闭状态。

上述第一占空比用于使第一组mos管的放电电流小于预设值(也即按照该占空比导通时其放电电流不会超过该预设值)，任意一次导通第一组mos管时使用的第一占空比不小于前一次导通第一组mos管时使用的第一占空比；第二占空比用于使第二组mos管的放电电流小于预设值，任意一次导通第二组mos管时使用的第二占空比不小于前一次导通第二组mos管时使用的第二占空比。

在按照为第一组mos管设置的第一占空比导通第一组mos管时，原边电路中的第三组mos管和第四组mos管可以保持关闭状态，此时可以通过第三组mos管和第四组mos管中的等效二极管放电。

优选地，在按照为第一组mos管设置的第一占空比导通第一组mos管的同时，按照第三占空比导通第三组mos管，第一组mos管和第三组mos管同时导通，同时，让第三占空比大于第一占空比，以使放电更为充分。

在按照为第二组mos管设置的第二占空比导通第二组mos管时，原边电路中的第三组mos管和第四组mos管可以保持关闭状态，此时可以通过第三组mos管和第四组mos管中的等效二极管放电。

优选地，在按照为第二组mos管设置的第二占空比导通第二组mos管的同时，按照第四占空比导通第四组mos管，第二组mos管和第四组mos管同时导通，同时，让第四占空比大于第二占空比，以使放电更为充分。

可选地，针对同一放电周期，第一占空比和第二占空比可以相同，第三占空比和第四占空比可以相同。

需要说明的是，在通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电时，可以通过控制每单位时间(如每秒)导通的次数来控制mos管温度，每单位时间导通的次数越多，那么温度越高，每单位时间导通的次数越少，那么温度越低。可通过测试确定第一预设温度对应的导通次数。

在通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电之后，在输出电容中存储的电量不大于预设值的情况下，对开关电源进行缓启动。

本申请的开机时序图如图10所示，电源上电后，打开同步整流管，通过时序控制，同步整流mos管驱动占空比逐步展开给输出电容放电；为避免放电时同步整流mos管过热，mos管工作一段时间关断一段时间散热；检测电容的电压是否达到安全电压，若没有则增大占空比，直至输出电容中的能量泄放完后(即达到安全电压后)，电源开始缓启动；前级拓扑逐渐启机，同时后级拓扑开环完成启机过程。

电源工作时，控制器通过控制前级拓扑实现输出稳压；电源工作时，后级拓扑开环；电源启机时，前级拓扑占空比逐步展开实现缓启动功能；缓启动时，后级拓扑工作在开环状态。

采用本申请的方法，不需要单独的放电电路，可实现频繁开关机时输出电容能量的可控倒灌，保证了主电路的可靠性，节省了元器件的占板空间，提高了电源的转换效率。

为了进一步详述本申请的实施例，下面结合具体的实施场景详述上述方法。

图1为本发明实施的第一实施例电路图，该图为buck+原边全桥+副边全桥同步整流拓扑电路图。下面对该实施例频繁开关机时输出电容能量倒灌的控制方法进行详细描述。

具体工作原理为：电源关机后，输出端无负载，输出电容c2存在的电能无通路泄放，c2残存的电压为vout。重新开机时，电源开始工作，通过控制电路中的mos管的工作时序给输出电容放电，图11显示了输出电容的电压由vout泄放到0时各mos管驱动时序。在放电过程中，buck上管q1关断，buck下管直通；在t0-t1时间段内，q7、q10作为一组，q8、q9作为一组，以小占空比一定频率交替导通，q3、q6作为一组(即第三组mos管)与q7、q10(即第一组mos管)同时开通，q3、q6占空比≥q7、q10的占空比，q4、q5(即第四组mos管)作为一组与q8、q9(第二组mos管)同时开通，q4、q5占空比≥q8、q9的占空比，同时，q3、q6与q4、q5的占空比需要＜50％，在此段内，输出电容c2残存的电压由vout降低为vout1；在t1-t2时间段内，q7、q10与q8、q9同时关断，该段时间用于通路中各mos散热；在t2-t3时间段内，q7、q10与q8、q9占空比相对于t0-t1时间段内增大，以一定频率交替导通，q3、q6作为一组与q7、q10同时开通，q3、q6占空比≥q7、q10的占空比，q4、q5作为一组与q8、q9同时开通，q4、q5占空比≥q8、q9的占空比，同时，q3、q6与q4、q5的占空比需要＜50％，在此段内，输出电容c2残存的电压由vout1降低为vout2；在t3-t4时间段内，q7、q10与q8、q9同时关断，该段时间用于通路中各mos散热；在t4-t5时间段内，q7、q10与q8、q9占空比相对于t2-t3时间段内增大，如此反复，直至c2残存电压泄放到0。之后，电源进行缓启动启机，完成开机过程。

其中，在放电过程中，t1-t2、t3-t4等散热过程不是必须的，可根据放电过程中冲击电流的大小与mos管的热阻判断。

图11所示的时序图适用于图1示出的“buck+原边全桥+副边全桥”的同步整流拓扑，其中，原边全桥mosq3、q4、q5、q6工作配合副边同步整流管以及原边buck下管实现放电。

可选地，也可以按照如图12所示的时序图进行放电，利用该时序，可实现原边全桥mos不工作，不开启q3、q4、q5和q6，仅利用其体内二极管工作配合副边同步整流管以及buck下管实现放电，q7、q8、q8以及q10的工作时序与图11类似。

对于其它电路拓扑，其时序工作方式可参考图11的控制方式进行设置，在此不再赘述。

需要说明的是，对于图2至图6所示的实施场景，其与第一种实施场景的区别是：图2所示为“buck+原边全桥+副边全波”同步整流拓扑电路图，图3所示为“buck+原边半桥+副边全桥”，图4所示为“buck+原边半桥+副边全波”同步整流拓扑电路图，图5所示为“buck+原边推挽+副边全桥”同步整流拓扑电路图，图6所示为“buck+原边推挽+副边全波”同步整流拓扑电路图，其能量倒灌的控制原理与第一种的控制原理相同。

对于在本申请中所提及的mos管，为了描述方便，在附图中示出的或在申请文件中所描述的单个mos管在实际应用中，可应用两个或者多个mos管并联来承担本申请的单个mos管的功能。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

实施例2

本发明实施例中还提供了一种开关电源的放电装置。该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图13是根据本发明实施例的开关电源的放电装置的示意图。如图13所示，该装置可以包括：判断单元131和放电单元132。

判断单元131，用于在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；

放电单元132，用于在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

通过上述实施例，判断单元在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；放电单元在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电，由于采用电路中已有的耗电器件进行放电，而无需增加额外的放电电路，从而解决了开关电路中放电电路的占板面积较大的技术问题，实现了减小开关电路的占板面积的技术效果。

在上述实施例中，放电单元还用于通过原边电路中的mos管和副边电路中的mos管逐步为输出电容放电。

可选地，放电单元在通过原边电路和副边电路中的mos管为输出电容放电时，获取输出电容的放电电流；在放电电流大于预设电流的情况下，停止为输出电容放电。

具体地，电源上电后，缓启动电路工作前，放电电路工作给输出电容放电；控制同步整流mos管驱动占空比逐步展开；输出电容较大时，同步整流mos管工作一段时间后关断一段时间，逐步给输出电容放电。放电单元通过原边电路和副边电路中的mos管逐步为输出电容放电可通过如下方式实现：

放电单元在通过原边电路和副边电路中的mos管为输出电容放电时，获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管中之一的温度大于第一预设温度的情况下，停止为输出电容放电。

放电单元在停止为输出电容放电之后，获取原边电路中的mos管和副边电路中的mos管的温度；在原边电路中的mos管和副边电路中的mos管的温度均小于第二预设温度的情况下，继续通过原边电路中的mos管和副边电路中的mos管为输出电容放电，其中，第二预设温度小于第一预设温度。

在上述实施例中，原边电路中的mos管包括原边电路中的第三组mos管和第四组mos管，副边电路中的mos管包括副边电路中的第一组mos管和第二组mos管。

具体地，在通过原边电路和副边电路中的mos管为输出电容放电时，按照为第一组mos管设置的第一占空比导通第一组mos管，以通过原边电路中的mos管和第一组mos管为输出电容放电，其中，当第一组mos管为导通状态时，第二组mos管为关闭状态。按照为第二组mos管设置的第二占空比导通第二组mos管，以通过原边电路中的mos管和第二组mos管为输出电容放电，其中，当第二组mos管为导通状态时，第一组mos管为关闭状态。

第一占空比用于使第一组mos管的放电电流小于预设值，任意一次导通第一组mos管时使用的第一占空比不小于前一次导通第一组mos管时使用的第一占空比；第二占空比用于使第二组mos管的放电电流小于预设值，任意一次导通第二组mos管时使用的第二占空比不小于前一次导通第二组mos管时使用的第二占空比。

在通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电之后，在输出电容中存储的电量不大于预设值的情况下，对开关电源进行缓启动。

对于在本申请中所提及的mos管，为了描述方便，在附图中示出的或在申请文件中所描述的单个mos管在实际应用中，可应用两个或者多个mos管并联来承担本申请的单个mos管的功能。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

实施例3

本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：

s1，在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；

s2，在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

可选地，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行：在接收到启动开关电源的指令时，判断副边电路的输出电容中存储的电量是否大于预设值；在输出电容中存储的电量大于预设值的情况下，通过原边电路中的耗电器件和副边电路中的耗电器件为输出电容放电。

可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。