一种用于高压焊点密度集成电路的ESD保护结构的制作方法

本发明涉及集成电路结构技术领域，具体的说是涉及一种用于高压焊点密度集成电路的esd保护结构。

背景技术：

现有技术的集成电路，在压焊点密度很高时，由于压焊点比较多，往往会使芯片整体面积偏大，因为压焊点比较多，所以端口上esd保护电路面积很大，从而导致芯片整体面积比较大，进而增加成本。上述缺陷，值得解决。

技术实现要素：

为了克服现有的技术的不足,本发明提供一种用于高压焊点密度集成电路的esd保护结构。

本发明技术方案如下所述：

一种用于高压焊点密度集成电路的esd保护结构，其特征在于，包括地线、第一保护器，第二保护器，第一端口，第二端口以及内部电路，所述地线两侧分别设置有所述第一保护器以及所述第二保护器，所述第一保护器分别与所述第一端口以及所述内部电路相连接，所述第一端口与所述内部电路相连接，所述第二保护器分别与所述第二端口以及所述内部电路相连接，所述第二端口与所述内部电路相连接。

进一步的，所述第一保护器为第一nmos管或者第一二极管。

进一步的，所述第二保护器为第二nmos管或者第二二极管。

根据上述方案的本发明，其有益效果在于，本发明通过在端口的压焊点之间放置地线，有效的利用了端口的压焊点之间的芯片面积，且采用只有nmos管或者二极管作为一级esd保护，也大大的节省端口部分的芯片面积，本发明结构简单，成本低。

附图说明

图1为本发明使用nmos管的esd保护电路结构示意图；

图2为本发明使用二极管的esd保护电路结构示意图；

图3为本发明混合使用nmos管与二极管的esd保护电路结构示意图；

图4为本发明具体实施例图；

图5为本发明与传统的芯片面积对比示意图。

具体实施方式

下面结合附图以及实施方式对本发明进行进一步的描述：

如图1-5所示，一种用于高压焊点密度集成电路的esd保护结构，包括地线、第一保护器，第二保护器，第一端口，第二端口以及内部电路，所述地线两侧分别设置有所述第一保护器以及所述第二保护器，所述第一保护器分别与所述第一端口以及所述内部电路相连接，所述第一端口与所述内部电路相连接，所述第二保护器分别与所述第二端口以及所述内部电路相连接，所述第二端口与所述内部电路相连接，所述第一保护器为第一nmos管或者第一二极管，所述第二保护器为第二nmos管或者第二二极管。

所述内部电路通过二级保护或者电阻分别与所述第一保护器以及所述第一端口相连接，当然，所述内部电路也可以直接与所述第一保护器以及所述第一端口相连接；

所述内部电路通过二级保护或者电阻分别与所述第二保护器以及所述第二端口相连接，当然，所述内部电路也可以直接与所述第二保护器以及所述第二端口相连接。

本发明具体实施例：

本发明中，芯片的面积主要包括压焊点及端口esd保护电路，可以根据芯片的键合图（或者叫打线图）要求，把压焊点摆成二圈，这比压焊点摆成一圈减小很多芯片面积，图5左侧为本发明的压焊点摆成二圈的芯片结构示意图，图5右侧为传统的压焊点摆成一圈的芯片结构示意图，显然，压焊点摆成二圈的芯片面积比压焊点摆成一圈的芯片面积小很多。

本发明中在外圈压焊点与内圈压焊点之间放置地线，并让地线有一定的宽度，但是地线不能太细，因为各压焊点之间静电的释放主要通过此地线。

本发明的集成电路esd保护器：叉指状nmos或者二极管也摆放在地线两侧，并与地线连接。

本发明所有的压焊点与其相对应的esd一级保护器件的叉指状nmos或者二极管连接。同时地线与电源线之间可加入特殊的esd保护电路，也可以使用叉指状nmos或者二极管作为esd保护器件。

本发明通过在端口的压焊点之间放置地线，有效的利用了端口的压焊点之间的芯片面积，且采用只有nmos管或者二极管作为一级esd保护，也大大的节省端口部分的芯片面积，本发明结构简单，成本低。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

上面结合附图对本发明专利进行了示例性的描述，显然本发明专利的实现并不受上述方式的限制，只要采用了本发明专利的方法构思和技术方案进行的各种改进，或未经改进将本发明专利的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。

技术特征：

技术总结
本发明公开了一种用于高压焊点密度集成电路的ESD保护结构，包括地线、第一保护器，第二保护器，第一端口，第二端口以及内部电路，所述地线两侧分别设置有所述第一保护器以及所述第二保护器，所述第一保护器分别与所述第一端口以及所述内部电路相连接，所述第一端口与所述内部电路相连接，所述第二保护器分别与所述第二端口以及所述内部电路相连接，所述第二端口与所述内部电路相连接。本发明通过在端口的压焊点之间放置地线，有效的利用了端口的压焊点之间的芯片面积，且采用只有NMOS管或者二极管作为一级ESD保护，也大大的节省端口部分的芯片面积，本发明结构简单，成本低。

技术研发人员：刘吉平;张怀东;周蕴言;冯冰
受保护的技术使用者：深圳市航顺芯片技术研发有限公司
技术研发日：2017.07.12
技术公布日：2017.09.08