一种改进控制模式的DC‑DC开关电源的制作方法

本发明涉及开关电源技术领域，具体涉及一种dc-dc开关电源。

背景技术：

dc-dc开关电源有多种控制模式，根据采样信号，一般可以分为电压模、电流模。电压模通过采样输出电压进行负反馈，电流模通过采样输入电流和输出电压进行负反馈；常用电流模架构包括：峰值电流模(peak-currentmode)，平均电流模(average-currentmode)和滞环电流模(hysteretic-currentmode)；按照占空比调制方式来分包括脉宽调制(pulsewidthmodulation，pwm)，脉冲频率调制(pulsefrequencymodulation，pfm)，恒定导通时间模式(constantontime，cot)，固定关断时间模式(fixedofftime，fot)，迟滞控制(bang-bang)等模式。

cot模式响应速度很快，但因为固定导通时间，导致最大占空比受限，若设定主开关导通时间(ton)过大，则轻载模式下易造成很大的纹波；fot模式的导通时间则会随着负载的加大而加长来增加占空比，缺点是固定关断时间不能设置过低，过低的话，在较轻载或者输入输出电压接近的时候，频率比较高，效率降低。

技术实现要素：

为了解决以上技术问题，本发明旨在提供一种改进控制模式的dc-dc开关电源，具体包括：

一输入电压端(vin)；

一输出电压端(vout)；

第一开关支路，于一第一驱动信号(hs)作用下可控制地导通所述输入电压端(vin)和一第一参考节点(x1)；

第二开关支路，于一第二驱动信号(ls)作用下可控制地导通所述第一参考节点(x1)和所述接地端(gnd)；

pwm信号产生单元，于一比较器(pwmcomp)的输出脉冲信号作用下产生导通时间和关断时间自适应调节的pwm信号；

信号驱动单元(pwmdrv)，与所述pwm信号产生单元连接，用于对所述pwm信号产生单元输出的信号进行处理后产生所述第一驱动信号(hs)和所述第二驱动信号(ls)。

本发明的dc-dc开关电源，所述比较器(pwmcomp)的同相输入端连接一参考电压(vref)，反相输入端连接一自所述输出电压端的反馈电压，所述比较器(pwmcomp)用于对一参考电压和一自所述输出电压端的反馈电压进行比较，产生比较脉冲信号。

本发明的dc-dc开关电源，所述pwm信号产生单元包括第一信号产生单元(io1)，所述第一信号产生单元(io1)包括：

第三开关支路，于所述pwm信号的作用下可控制地导通一电源电压端(vdd)和一第二参考节点(x2)；

第四开关支路，于所述pwm信号的作用下可控制地导通所述第二参考节点(x2)和接地端(gnd)；

第一施密特触发器(i3)，用于对所述第二参考节点(x2)的信号进行施密特触发运算后作为第一施密特输出信号输出；

第五开关支路，于所述第二参考节点(x2)的作用下可控制的导通所述接地端(gnd)和所述第一施密特触发器的接地端(vss)；

第一逻辑运算部，于所述第一施密特输出信号和所述pwm信号下进行逻辑运算，产生一第一逻辑运算输出信号；

第二逻辑运算部，于所述第一逻辑运算输出信号和所述比较器的比较脉冲信号(pulsein1)作用下进行逻辑运算以产生所述第一信号产生单元的输出信号(pulseout1)。

本发明的dc-dc开关电源，所述pwm信号产生单元包括第二信号产生单元(io2)，所述第二信号产生单元(io2)包括：

第二施密特触发器(i9)，用于将一第三参考节点(x3)的信号进行施密特触发运算后输出第二一施密特输出信号及第二二施密特输出信号；

第六开关支路，于所述第一信号产生单元的输出信号的反相信号作用下可切换的导通所述第三参考节点(x3)和接地端(vss)；

第七开关支路，于所述第二二施密特输出信号的作用下可控制的导通一电源电压端(vdd)至一第四参考节点(x4)或第四参考节点(x4)至接地端(vss)；

第三施密特触发器(i10)，用于将所述第四参考节点(x4)的信号进行施密特触发运算后输出一第三一施密特输出信号；

第八开关支路，于所述第三一施密特输出信号的作用下可控制的导通所述第三参考节点(x3)和接地端(vss)或所述第三参考节点(x3)和电源电压端(vdd)；

第三逻辑运算部，用于对所述第二一施密特输出信号和所述第一信号产生单元的输出信号(pulsein2)进行逻辑运算产生所述第二信号产生单元的输出信号(pulseout2)。

本发明的dc-dc开关电源，所述pwm信号产生单元包括第三信号产生单元(io3)，所述第三信号产生单元(io3)包括：

第四施密特触发器(i33)，用于对一第五参考节点(x5)的信号进行施密特触发运算后输出一四二施密特输出信号；

第四逻辑运算部，用于对所述第二信号产生单元的输出信号(pulseout2)和所述第四二施密特输出信号进行逻辑运算后输出第四一输出信号和第四二输出信号；

第五逻辑运算部，用于对所述第二信号产生单元的输出信号(pulseout2)和所述第四二输出信号进行逻辑运算后输出，作为所述第三信号产生单元的输出信号(pulseout3)；

第九开关支路，于所述第四一输出信号的控制下可切换的导通所述电源电压端(vdd)至所述第五参考节点(x5)或导通所述第五参考节点(x5)至接地端(vss)。

本发明的dc-dc开关电源，所述第一参考节点(x1)和所述输出电压端(vout)之间连接一储能电感(l1)。

本发明的dc-dc开关电源，所述输出电压端(vout)与接地端(gnd)之间连接一第一支路，所述第一支路上连接一第一输出电容(cout)和与所述第一输出电容(cout)串联的esr电阻。

本发明的dc-dc开关电源，所述输出电压端(vout)与接地端之间连接一第二支路，所述第二支路为电阻分压支路，所述电阻分压支路包括预定数量且相互串联地连接于所述输出电压端(vout)与接地端(gnd)之间的分压电阻，所述分压电阻间相连接的点形成分压节点，所述反馈电压(fb)自预定的分压节点处引出。

本发明的dc-dc开关电源，一输出电容(c0)连接于所述输出电压端(vout)和所述分压节点之间。

本发明的dc-dc开关电源，所述输出电压端(vout)与接地端(gnd)之间连接负载电阻(rload)。

有益效果：本发明使用新的开关调制信号产生方式，让开关导通时间和关断时间都做自适应变化，能够提高开关电路工作的效率(频率自适应)，提高开关电路工作的稳定性(纹波小，临界态)，提高开关电路设计的灵活性(可灵活设置最大占空比)，解决了现有技术的恒定导通时间模式及固定关断时间模式的局限性。

附图说明

图1为本发明的一种具体实施例的电路结构图；

图2为本发明的图1中主要器件的工作波形图；

图3为本发明的第一信号产生单元的结构示意图；

图4为本发明的第二信号产生单元的结构示意图；

图5为本发明的第三信号产生单元的结构示意图；

图6为本发明的第一信号产生单元的主要波形示意图；

图7为本发明的第二信号产生单元的主要波形示意图；

图8为本发明的第三信号产生单元的主要波形示意图。

具体实施方式

下方将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下方结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参照图1，一种改进控制模式的dc-dc开关电源，包括，

一输入电压端(vin)；

一输出电压端(vout)；

第一开关支路，于一第一驱动信号(hs)作用下可控制地导通输入电压端(vin)和一第一参考节点(x1)；

第二开关支路，于一第二驱动信号(ls)作用下可控制地导通第一参考节点(x1)和接地端(gnd)；

pwm信号产生单元，于一比较器(pwmcomp)的输出脉冲信号作用下产生导通时间和关断时间自适应调节的pwm信号；

信号驱动单元(pwmdrv)，与pwm信号产生单元连接，用于对pwm信号产生单元输出的信号进行处理后产生第一驱动信号(hs)和第二驱动信号(ls)。

本发明区别于现有技术的恒定导通时间模式及固定关断时间模式，通过pwm信号产生单元可以实现开关导通时间和关断时间都做自适应变化，能够提高开关电路工作的效率及稳定性，可灵活设置最大占空比，实现0％-100％的连续占空比。

一种优选的实施例，上述的第一开关支路上连接一pmos开关管(m1)，其栅极连接第一驱动信号(hs)，源极连接输入电压端(vin)，漏极连接第一参考节点(x1)。相对应的，第二开关支路上连接一nmos开关管(m0)，其栅极连接第二驱动信号(ls)，源极连接接地端(gnd)，漏极连接第一参考节点(x1)。pmos开关管(m1)和nmos开关管(m0)于驱动信号(ls)的作用下交替导通。

本发明的dc-dc开关电源，比较器(pwmcomp)的同相输入端连接一参考电压(vref)，反相输入端连接一自输出电压端的反馈电压，比较器(pwmcomp)用于对一参考电压和一自输出电压端的反馈电压进行比较，产生比较脉冲信号。本发明的比较器可以采用高速比较器。参考电压(vref)通过一参考电压产生电路产生。

本发明的dc-dc开关电源，参照图1、图3，pwm信号产生单元包括第一信号产生单元(io1)，第一信号产生单元(io1)包括：

第三开关支路，于pwm信号的作用下可控制地导通一电源电压端(vdd)和一第二参考节点(x2)；

第四开关支路，于pwm信号的作用下可控制地导通第二参考节点(x2)和接地端(gnd)；

第一施密特触发器(i3)，用于对第二参考节点(x2)的信号进行施密特触发运算后作为第一施密特输出信号输出；

第五开关支路，于第二参考节点(x2)的作用下可控制的导通接地端(gnd)和第一施密特触发器的接地端(vss)；

第一逻辑运算部，于第一施密特输出信号和pwm信号下进行逻辑运算，产生一第一逻辑运算输出信号；

第二逻辑运算部，于第一逻辑运算输出信号和比较器的比较脉冲信号(pulsein1)作用下进行逻辑运算以产生第一信号产生单元的输出信号(pulseout1)。

一种优选的实施例，上述的第三开关支路上连接一第一pmos开关管(mp1),第一pmos开关管(mp1)的栅极连接pwm信号，源极连接电源电压端(vdd)，漏极连接一第一受控电阻(r11)，通过受控电阻(r11)连接第二参考节点(x2)；第一受控电阻(r11)的控制端连接电源电压端(vdd)；第四开关支路上连接一第一nmos开关管(nm1)，第一nmos开关管(nm1)的栅极连接pwm信号，源极连接接地端(gnd)，漏极连接第二参考节点(x2)；

第五开关支路上连接第二nmos开关管(nm2)和第三nmos开关管(nm3)，第二nmos开关管(nm2)和第三nmos开关管(nm3)的源极连接接地端(gnd)；第二nmos开关管(nm2)的栅极连接第三nmos开关管(nm3)的漏极，第三nmos开关管(nm3)的栅极连接第二参考节点(x2)；第一逻辑运算部包括一或非门(i0)和非门(i4)，或非门(i0)的输出端连接非门(i4)的输入端；第二逻辑运算部包括一与非门(i1)和非门(i2)，与非门(i1)的输出端连接非门(i2)的输入端，非门的输出端用于输出第一信号产生单元的输出信号(pulseout1)。如果输入的比较脉冲信号(pulsein1)为低，那么第一信号产生单元(io1)始终输出0，进入skip模式，节省电能。

结合图6说明第一信号产生单元(io1)的工作，pwm输入端有个rc延时，后面第一施密特触发器(i3)防止误触发，输入拉低后要延时一个时间才可以输出高电平；pulsein1为比较器的输出信号，高电平表示输出电压低，低电平表示输出电压高，不需要开关动作，一直为高的话，系统工作在最大占空比模式。

本发明的dc-dc开关电源，参照图1、图4，pwm信号产生单元包括第二信号产生单元(io2)，第二信号产生单元(io2)包括：

第二施密特触发器(i9)，用于将一第三参考节点(x3)的信号进行施密特触发运算后输出第二一施密特输出信号及第二二施密特输出信号；

第六开关支路，于第一信号产生单元的输出信号的反相信号作用下可切换的导通第三参考节点(x3)和接地端(vss)；

第七开关支路，于第二二施密特输出信号的作用下可控制的导通一电源电压端(vdd)至一第四参考节点(x4)或第四参考节点(x4)至接地端(vss)；

第三施密特触发器(i10)，用于将第四参考节点(x4)的信号进行施密特触发运算后输出一第三一施密特输出信号；

第八开关支路，于第三一施密特输出信号的作用下可控制的导通第三参考节点(x3)和接地端(vss)或第三参考节点(x3)和电源电压端(vdd)；

第三逻辑运算部，用于对第二一施密特输出信号和第一信号产生单元的输出信号(pulsein2)进行逻辑运算产生第二信号产生单元的输出信号(pulseout2)。

一种优选的实施例，第六开关支路包括一第七nmos开关管(nm7)和第七pmos开关管(mp7)，第七nmos开关管(nm7)的源极连接接地端(vss)，第七nmos开关管(nm7)的漏极连接第三参考节点(x3)，栅极连接一反相器(i11)的输出端，该反相器(i11)的输入端连接第一信号产生单元的输出信号；第七pmos开关管(mp7)的栅极也连接反相器(i11)的输出端，漏极通过一第二受控电阻(r21)连接第三参考节点(x3)；第八开关支路包括一第六pmos开关管(mp6)，第六pmos开关管(mp6)的栅极连接第三施密特触发器(i10)的第三一施密特输出信号，源极连接电源电压端(vdd)，漏极连接第七pmos开关管(mp7)的源极；第八开关支路还包括一第五nmos开关管(nm5)，第五nmos开关管(nm5)的栅极连接第三施密特触发器(i10)的第三一施密特输出信号，源极连接接地端(vss)，漏极连接第三参考节点(x3)；一第六nmos开关管(nm6)的栅极连接接地端(vss)，源极连接接地端(vss)，漏极连接第三参考节点(x3)；一第四nmos开关管(nm4)的栅极连接第三参考节点(x3)，漏极和源极连接接地端(vss)；第七开关支路包括一第八pmos管(mp8)，第八pmos管(mp8)的栅极连接第二二施密特输出信号，源极连接电源电压端(vdd)，漏极连接第四参考节点(x4)；第七开关支路还包括一第八nmos管(nm8)，其源极连接接地端(vss)，漏极通过第二二受控电阻(r22)和第二三受控电阻(r23)连接第四参考节点(x4)，栅极连接第二二施密特输出信号；

第三逻辑运算部包括一与非门(i8)和非门(i7),与非门(i8)的输出端连接非门(i7)，与非门(i8)的一个输入端连接第二一施密特输出信号，另一个输入端连接第一信号产生单元的输出信号(pulseout1)，非门(i7)的输出端输出第二信号产生单元的输出信号(pulseout2)。结合图7的波形图，输入端一直为高的话，超过一段设定时间(最大ton)输出必须要拉低。

本发明的dc-dc开关电源，参照图1、图5，pwm信号产生单元包括第三信号产生单元(io3)，第三信号产生单元(io3)包括：

第四施密特触发器(i33)，用于对一第五参考节点(x5)的信号进行施密特触发运算后输出一四二施密特输出信号；

第四逻辑运算部，用于对第二信号产生单元的输出信号(pulseout2)和第四二施密特输出信号进行逻辑运算后输出第四一输出信号和第四二输出信号；

第五逻辑运算部，用于对第二信号产生单元的输出信号(pulseout2)和第四二输出信号进行逻辑运算后输出，作为第三信号产生单元的输出信号(pulseout3)；

第九开关支路，于第四一输出信号的控制下可切换的导通电源电压端(vdd)至第五参考节点(x5)或导通第五参考节点(x5)至接地端(vss)。

一种优选的实施例，第四逻辑运算部包括三一或非门(i31)和三二或非门(i32)，三一或非门(i31)的输出端连接三二或非门(i32)的第一输入端，三二或非门(i32)的输出端连接三一或非门(i31)的第二输入端，三一或非门(i31)的第一输入端连接第二信号产生单元的输出信号(pulseout2)，三二或非门(i32)的第二输入端连接第四施密特触发器(i33)的第四二施密特输出信号；

第五逻辑运算部包括一或非门(i34)和非门(i35)，或非门(i34)用于对第二信号产生单元的输出信号(pulseout2)和第四二输出信号进行逻辑运算，其输出信号经非门(i35)进行反相处理后产生第三信号产生单元的输出信号(pulseout3)；第九开关支路包括第三一pmos管(mp31)，第三一nmos管(nm31)，第三一pmos管(mp31)的源极连接电源电压端(vdd)，漏极通过一受控电阻(r31)连接第五参考节点(x5)，第三一nmos管(nm31)的源极连接接地端(vss)，漏极连接第五参考节点(x5)，第三一pmos管(mp31)和第三一nmos管(nm31)的栅极连接第四逻辑运算部的第四一输出信号；还包括第三二nmos管(nm32)和第三三nmos管(nm33)，栅极连接第五参考节点(x5)，源极和漏极连接接地端(vss)。结合图8的波形图，输入脉冲宽度如果低于minton，那么输出的脉冲宽度会保持最小minton之后再变低。

本发明的第一信号产生单元(io1)、第二信号产生单元(io2)、第三信号产生单元(io3)共同来产生pwm信号，第一信号产生单元(io1)用来控制最小关断时间，当输入脉冲始终为高，那么第一信号产生单元(io1)最小关断时间始终有效；第一信号产生单元(io1)、第二信号产生单元(io2)决定最大占空比；第二信号产生单元(io2)用来控制最大导通时间，如果要实现最大占空比为100％，第二信号产生单元(io2)模块可以省略；i03用来控制最小导通时间，同时作为消隐电路。

本发明的dc-dc开关电源，第一参考节点(x1)和输出电压端(vout)之间连接一储能电感(l1)。

本发明的dc-dc开关电源，输出电压端(vout)与接地端(gnd)之间连接一第一支路，第一支路上连接一第一输出电容(cout)和与第一输出电容(cout)串联的esr电阻。

本发明的dc-dc开关电源，输出电压端(vout)与接地端之间连接一第二支路，第二支路为电阻分压支路，电阻分压支路包括预定数量且相互串联地连接于输出电压端(vout)与接地端(gnd)之间的分压电阻，分压电阻间相连接的点形成分压节点，反馈电压(fb)自预定的分压节点处引出。

本发明的dc-dc开关电源，一输出电容(c0)连接于输出电压端(vout)和分压节点之间。

本发明的dc-dc开关电源，输出电压端(vout)与接地端(gnd)之间连接负载电阻(rload)。

本方案提供了区别于传统方案的pwm控制逻辑，参照图2，可以看出，本发明可以实现连续的占空比调节，不但是从50％占空比转到100％占空比可以连续调节，50％向下到0％(极轻载模式下)也可以实现连续调节，使得输出的电压不存在轻重载切换，输入输出电压差切换所带来的临界不稳定状态。并且基于基础型cot/fot架构，使用新开关调制信号产生方式，让导通时间(ton)和关断时间(toff)都做自适应变化，彻底解决了cot/fot的局限性。能够提高开关电路工作的效率，实现频率自适应；提高开关电路工作的稳定性，减小纹波，临界态；灵活设置最大占空比，提高开关电路设计的灵活性。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。