本发明是关于功率电子学领域psm功率变换器，涉及一种改善psm(pulseskipmodulation)模式功率变换器负载调整率的控制电路。
背景技术：
目前，电子系统对开关电源需求越来越高，除常规性能指标以外，对开关电源的体积、转换效率、可靠性、emi等都提出了更高的要求。开关dc-dc变换器通过调节开关管控制脉冲占空比调控输出电压和电流，调制模式主要有恒频变宽的pwm模式、变频恒宽的pfm模式、恒频恒宽的psm模式。采用pwm模式时，功率变换器输出电压中谐波的频率固定，滤波器易于设计，开关过程所产生的电磁干扰易于控制，但是当负载较轻时，由于功率开关管驱动功耗在整个电路功耗中占比较大，变换器的转换效率下降严重。而pfm模式功率管开关频率变化，给输出滤波带来很大困难。
脉冲跨周期调制模式psm采用恒频恒宽控制脉冲，通过调节功率管导通脉冲和跨周期数目调节变换器输出电压和电流，其显著优点是轻载下功率变换效率较高，同时采用恒频控制脉冲，输出滤波器设计较为简单，在开关电源中得到了广泛应用。脉冲跨周期调制模式psm通过负反馈控制环路来使变换器的输出电压保持稳定，具体实现方式是：如果输入电压或负载的变化引起输出电压变化，采样电路对输出电压进行采样，并将其与参考电压进行比较，进而根据变化来决定是否有脉冲被跨过，使得输出电压稳定；psm基于恒频恒宽调制脉冲，当采样电压大于参考电压时，将有脉冲被跨过，否则将始终为恒频恒宽的脉冲控制下的通/断工作状态，由此使得变换器的输出电压稳定。负载调整率定义为输出电压随着负载变化的百分比。psm控制的功率变换器，在轻负载下，功率管导通的周期远少于关断的周期，在关断的周期，负载平均电压高于输出电压理想值，负载调整率较差；在重负载下，功率管导通的周期远多于关断的周期，在导通的周期，负载平均电压低于输出电压理想值，负载调整率较差。
技术实现要素：
本发明的目的是针对psm现有技术存在的不足，提供一种具有更好负载调整率的psm功率变换控制器。
本发明的上述目的可以通过以下措施来实现，一种低负载调整率psm功率变换控制器，包括：电连接负载输入端的电流采样电路和电压采样电路，以及通过电压采样电路连接并联电压比较器组和通过电流采样电路连接并联电流比较器组，其特征在于：电流采样电路输出端通过并联接点分别并联电流比较器1的同相输入端+和电流比较器2的反相输入端-，电流比较器1的输出端相连与门g1的第一输入端和与门g3的第二输入端，电流比较器2的输出端串联与门g2的第一输入端，并串联与门g3的第一输入端；电压采样电路输出端同时连接电压比较器1、电压比较器2和电压比较器3的同相输入端+，且电压比较器1的输出端串联与门g1的第二输入端，电压比较器2的输出端串联与门g2的第二输入端，电压比较器3的输出端串联与门g3的第三输入端，与门g1、与门g2和带两个反相输入端的与门g3的输出端分别顺次串联或非门g5的三个输入端，或非门g5通过串联的触发器d1串联与非门g4的第一输入端，电连接触发器d1时钟输入端的振荡器串联与非门g4的第二输入端，触发器d1输出端通过与非门g4连接缓冲器组成数字逻辑电路，或非门g5产生的跨周控制信号skip输入触发器d1的数据输入端，振荡器产生的恒频恒宽周期脉冲信号clk作为触发器d1的时钟，与非门g4输出信号经缓冲器后用于驱动外部功率开关管。
本发明相比于现有技术具有如下有益效果：
具有更好的负载调整率。本发明在重负载下，功率变换器的输出电压由电压采样电路采样电压vs与电压比较器组输入的参考电压vr+δv的比较结果决定，而不是与参考电压vr的比较结果决定，跨周控制信号skip经触发器d1连同振荡器产生的恒频恒宽周期脉冲信号clk送入与非门g4，通过与非门g4送入缓冲器，缓冲器将与非门g4的输出信号变换成外部功率变换器中功率开关管的栅控信号，当外部功率变换器中功率开关管为pmos时，缓冲器输出信号与与非门g4的输出信号同相；当外部功率变换器中功率开关管为nmos时，缓冲器输出信号与与非门g4的输出信号反相，同时，为驱动功率开关管mp提供足够的驱动能力。所以，在重载下，变换器输出电压平均值升高，更接近理想电压值ve，负载调整率得到改善，可以有效降低psm功率变换器的负载调整率。电流比较器1和电流比较器2分别将电流采样电路采样到的负载电流is和参考电流ith和itl进行比较，以确定负载是处于轻载、重载还是中等负载；当处于轻载时，适当降低参考电压，电压比较器2将采样电压vs与参考电压vr-δv比较，比较结果用于产生功率管的开关信号，使变换器输出电压平均值更接近ve，负载调整率得以改善；当处于重载时，适当提高参考电压，电压比较器1将采样电压vs与参考电压vr+δv比较，比较结果用于产生功率管的开关信号，使变换器的输出电压更接近ve，负载调整率得以改善。
本发明适用于各种开关电源拓扑，包括隔离式、非隔离式、boost、buck、buck-boost、flyback、forward、cuk等电路。
附图说明
下面结合附图对本发明进行进一步说明。
图1为本发明低负载调整率psm功率变换控制器的电路原理示意图。
图2是图1逻辑电路波形示意图。
图3是图1轻负载下负载调整率降低示意图。
图4是图1重负载下负载调整率降低示意图。
具体实施方式
参阅图1。在以下描述的实施例中，一种低负载调整率psm功率变换控制器，包括电流采样电路、电压采样电路、电流比较器1、电流比较器2、电压比较器1、电压比较器2、电压比较器3、与门g1、与门g2、带两个反相输入端的与门g3、与非门g4、或非门g5、触发器d1、一个振荡器和一个缓冲器。比较器有同相输入端(“+”端)及反相输入端(“-”端)两个输入端，有一个输出电平信号的输出端，饱和输出高电平或输出低电平，根据输出电平的高低可知哪个输入大。振荡器可以由锁相环、频率综合器或其他可以产生恒频恒宽周期脉冲信号clk的电路代替。与门g1、与门g2、与门g3、与非门g4、或非门g5、触发器d1组成的数字逻辑电路可以用其等效逻辑电路实现。
所述缓冲器可以由数字逻辑单元电路实现，也可以由模拟电路实现，该缓冲器将与非门g4的输出信号变换成外部功率变换器中功率开关管的栅控信号。
负载电压输出端通过电压采样电路连接一组并联电压比较器，负载电流输出端通过电流采样电路连接一组并联电流比较器，一组并联电压比较器和一组电流比较器并行连接组成并联电流比较器组、电压比较器组，电流比较器组和电压比较器组串接与门组电路，并联与门组输出端通过或非门g5连接触发器d1数据输入端，触发器d1时钟输入端连接振荡器，触发器d1输出端通过与非门g4连接缓冲器。
电流采样电路输出端通过并联接点分别并联电流比较器1的同相输入端+和电流比较器2的反相输入端-，电流比较器1的输出端相连与门g1的第一输入端和与门g3的第二输入端，电流比较器2的输出端串联与门g2的第一输入端，并串联与门g3的第一输入端；电压采样电路输出端同时连接电压比较器1、电压比较器2和电压比较器3的同相输入端+，且电压比较器1的输出端串联与门g1的第二输入端，电压比较器2的输出端串联与门g2的第二输入端，电压比较器3的输出端串联与门g3的第三输入端，与门g1、与门g2和带两个反相输入端的与门g3的输出端分别顺次串联或非门g5的三个输入端，或非门g5通过串联的触发器d1串联与非门g4的第一输入端，电连接触发器d1时钟输入端的振荡器串联与非门g4的第二输入端，触发器d1输出端通过与非门g4连接缓冲器组成数字逻辑电路，或非门g5产生的跨周控制信号skip输入触发器d1的数据输入端，振荡器产生的恒频恒宽周期脉冲信号clk作为触发器d1的时钟，与非门g4输出信号经缓冲器后用于驱动外部功率开关管。缓冲器将与非门g4的输出信号变换成外部功率变换器中功率开关管的栅控信号，当外部功率变换器中功率开关管为pmos时，缓冲器输出信号与与非门g4的输出信号同相；当外部功率变换器中功率开关管为nmos时，缓冲器输出信号与与非门g4的输出信号反相；同时，为驱动功率开关管mp提供足够的驱动能力。
电压采样电路、电流采样电路对功率变换器输出电流iout和输出电压vout分别进行1/m采样、1/n采样，m≥1，n≥1。电压采样电路输出的采样电压瞬态值vs是变换器输出电压vout的1/n倍，电流采样电路输出的采样电流瞬态值is是变换器输出电流iout的1/m倍。电压采样电路将采样电压vs送入电压比较器1、电压比较器2和电压比较器3的同相输入端+，并分别与反相输入端的参考电压vr+δv、vr-δv、vr进行比较，电压比较器3输入的参考电压vr由电压基准电路产生或由外电路输入提供。电压比较器1输入的参考电压vr+δv是在电压比较器3输入的参考电压vr的基础上叠加电压δv，电压比较器2输入的参考电压vr-δv在电压比较器3输入的参考电压vr的基础上减去电压δv，δv为参考电压vr的1％～10％。
电流采样电路将采样电流is送入电流比较器1的同相输入端+和电流比较器2的反相输入端-，电流比较器1输入的参考电流ith和电流比较器2输入的参考电流itl由电流基准电路产生或由外电路输入提供。参考电流ith的m倍为变换器最大负载能力电流的70％～95％的，参考电流itl的m倍为变换器最大负载能力电流的5％～30％的。
电流比较器1将采样到的负载电流is与参考电流ith进行比较，电流比较器2将采样到的负载电流is与参考电流itl进行比较，电压比较器1将采样电压vs与参考电压vr+δv进行比较，电压比较器2将采样电压vs与参考电压vr-δv进行比较，电压比较器3将采样电压vs与参考电压vr进行比较，比较结果输出逻辑电平信号，同时将比较结果输出的逻辑电平信号送入与门并联组中的与门g1、与门g2、与门g3，通过或非门g5输出跨周控制信号skip，跨周控制信号skip通过触发器d1连同振荡器产生的恒频恒宽周期脉冲信号clk送入与非门g4，通过与非门g4送入缓冲器，缓冲器将与非门g4的输出信号变换成外部功率变换器中功率开关管的栅控信号。变换器输出电压的理想值ve是参考电压vr的n倍，即ve＝n*vr。
电流比较器1将采样到的负载电流is与参考电流ith进行比较，采样电流is大于等于ith时，表示变换器处于重载，电流比较器1输出逻辑高，否则电流比较器1输出逻辑低；电流比较器2将采样电流is与参考电流itl进行比较，负载电流小于itl时，表示变换器处于轻载，电流比较器2输出逻辑高，否则电流比较器2输出逻辑低；电压比较器1将采样电压vs与参考电压vr+δv进行比较，当vs≥vr+δv时，电压比较器1输出逻辑高，否则输出逻辑低；电压比较器2将采样电压vs与参考电压vr-δv进行比较，当vs≥vr-δv时，电压比较器2输出逻辑高，否则输出逻辑低；电压比较器3将采样电压vs与参考电压vr进行比较，当vs≥vr时，电压比较器3输出逻辑高，否则输出逻辑低；
电流比较器1输出逻辑高同时电压比较器1输出逻辑高时，与门g1输出逻辑高，表示负载较重且采样电压vs大于参考电压vr+δv，或非门g5输出逻辑低，跨周控制信号skip＝0,在触发器d1和与非门g4的控制下，功率管mp将关断，变换器输出电压开始降低；电流比较器1输出逻辑高同时电压比较器1输出逻辑低时，与门g1输出逻辑低，表示负载较重且采样电压vs小于参考电压vr+δv；
电流比较器2输出逻辑高同时电压比较器2输出逻辑高时，与门g2输出逻辑高，表示负载较轻且采样电压vs大于参考电压vr-δv，或非门g5输出逻辑低，跨周控制信号skip＝0,在触发器d1和与非门g4的控制下，功率管mp将关断，变换器输出电压开始降低；电流比较器2输出逻辑高同时电压比较器2输出逻辑低时，与门g2输出逻辑低，表示负载较轻且采样电压vs小于参考电压vr-δv；
电流比较器1和电流比较器2都输出逻辑低，表示变换器负载中等，此时，若vs≥vr，与门g3输出逻辑高，否则与门g3输出逻辑低；
当与门g1输出逻辑高，或与门g2输出逻辑高，或与门g3输出逻辑高时，或非门g5输出跨周控制信号skip逻辑低，表示采样电压vs高于当前参考电压，功率管mp需要关断；当与门g1、与门g2、与门g3输出都为逻辑低时，或非门g5输出跨周控制信号skip为逻辑高，表示采样电压vs低于当前参考电压，功率管mp需要打开。
当跨周控制信号skip为逻辑高时，在clk的上升沿触发器d1的输出端信号为逻辑高，与非门g4输出为clk取反后的信号，功率管mp在恒频恒宽信号控制下开启；当跨周控制信号skip为逻辑低时，在clk的上升沿触发器d1的输出端信号为逻辑低，与非门g4的输出为逻辑高，功率管mp关断；振荡器用于产生恒频恒宽的脉冲信号；缓冲器用于提高信号驱动能力以驱动功率开关管mp。
参阅图2。当跨周控制信号skip为逻辑高时，振荡器产生的恒频恒宽时钟反相后经过缓冲器得到的信号vg用于控制功率管mp的导通和关断；当跳转信号skip为逻辑低时，缓冲器输出恒为逻辑高，功率管mp恒关断。
参阅图3。如图所示，在轻载下，电压采样电路产生的采样电压瞬态波形vs、采样电压平均值vs和功率管mp控制信号vg。传统psm调制功率变换器产生的采样电压瞬态波形、采样电压平均值和功率管mp控制信号分别如图所示的vs,m、vs,m和vg,m。可以看出，在轻负载下，由于参考电压降低了δv，采样电压由vs,m降低为vs，vs更接近参考电压vr。功率变换器的输出电压瞬态值vout是采样电压vs的n倍，vout＝n*vs；变换器理想输出电压ve是参考电压vr的n倍，即ve＝n*vr。当vs更接近参考电压vr时，功率变换器的输出电压平均值vout也更接近ve，负载调整率得到改善。
参阅图4。如图所示，在重载下，电压采样电路产生的采样电压瞬态波形vs、采样电压平均值vs和功率管mp控制信号vg；传统psm调制功率变换器中采样电压瞬态波形、采样电压平均值、功率管mp控制信号分别如图所示的vs,m和vg,m。可以看出，在重负载下，由于参考电压提高了δv，采样电压由vs,m升高为vs，vs更接近参考电压vr。功率变换器的输出电压瞬态值vout是采样电压vs的n倍，vout＝n*vs；变换器理想输出电压ve是参考电压vr的n倍，即ve＝n*vr。当vs更接近参考电压vr时，功率变换器的输出电压平均值vout也更接近ve。负载调整率得到改善。