本发明涉及电源领域，尤其是一种用于法拉电容后备电源的防负载电源振荡电路。
背景技术：
随着法拉电容生产工艺的提高，使用寿命大大提高，法拉电容充放电次数大于50万次，是li－lon电池的500倍，是ni－mh和ni－cd电池的1000倍，而且法拉电容可以大电流充电，充放电时间段，对电路要求简单，无记忆效应，使得法拉电容做后备电源应用越来越广泛。
现有技术中，运用法拉电容做后备源，目前基本做法是让法拉电容直接充放电给负载电源用，当法拉电容掉电到负载电源电路最低工作电压时，负载电源停止工作，由于法拉电容内阻大的缘故，此时法拉电容电压又上升到负载电源电路最低工作电压之上，负载电源电路又重新工作，如此反复容易对负载电源电路产生振荡。
由于负载电源电路反复振荡，如果负载电源电路有mcu或者内存之类电路随之会产生自动重启与反复擦写，影响使用寿命。
技术实现要素：
本发明一种用于法拉电容后备电源的防负载电源振荡电路，在法拉电容后备电源中加入防振荡控制电路，很好地解决了在用法拉电容做后备电源时产生振荡影响后级电路的问题。
本发明所采用的技术方案是：一种用于法拉电容后备电源的防负载电源振荡电路，所述电路包括防振荡控制电路、掉电检测电路和充放电电路；所述掉电检测电路连接充放电电路，所述充放电电路连接防振荡控制电路；所述防振荡控制电路用于连接负载电源。
优选的，所述防振荡控制电路还包括第一二极管、滤波电容、第一三极管、第二三极管、第一分压电阻、第二分压电阻、第三分压电阻、第四分压电阻、第五分压电阻、第六限流电阻、第七上拉电阻、第八限流电阻、第九限流电阻；所述第三分压电阻与第一三极管的发射极连接，所述第六限流电阻与第一三极管的基极连接，所述第六限流电阻的另一端与第二三极管的集电极连接，所述第九限流电阻也与第二三极管的集电极连接，所述第九限流电阻的另一端接地，所述第八限流电阻与第二三极管的基极连接，所述第七上拉电阻与第二三极管的发射极连接，所述第七限流电阻的另一端与第一二极管的正极连接，所述第一二极管的负极分别与第五分压电阻，第五分压电阻的另一端接地。
优选的，所述掉电检测电路包括第三三极管、第十一限流电阻、第十二分压电阻和第十三分压电阻；所述第三三极管的基极与第十一限流电阻连接，所述第三三极管的集电极与第十二分压电阻连接，第十二分压电阻和第十三分压电阻串联，所述第十三分压电阻的另一端接地。
优选的，所述充放电电路包括第二肖特基二极管、第三肖特基二极管、第四肖特基二极管、第十限流电阻和法拉电容；所述第三肖特基二极管的负极与第十限流电阻连接，所述第十限流电阻的另一端与第四肖特基二极管的正极连接，所述法拉电容与第四肖特基二极管的正极连接，所述法拉电容的另一端接地。
优选的，第一三极管、第二三极管和第三三极管均为npn三极管。
本发明的有益效果是：
本发明一种用于法拉电容后备电源的防负载电源振荡电路，有效防止了法拉电容用作后备电源时负载电源电路的反复振荡，延长了负载电源的使用寿命。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是本发明法拉电容充放电系统示意图；
图2是本发明一种用于法拉电容后备电源的防负载电源振荡电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1是本发明法拉电容充放电系统示意图，包括了掉电检测电路、充放电电路、负载电源电路、防振荡控制电路和mcu模块。
现有技术中运用法拉电容法拉电容直接充放电给负载电源，当法拉电容掉电到负载电源电路最低工作电压时，负载电源停止工作。由于法拉电容内阻大，此时法拉电容电压上升到负载电源电路最低工作电压之上，负载电源电路又重新工作，如此反复容易对负载电源电路产生振荡。
本发明的目的是解决用法拉电容做后备电源时负载电源产生振荡的问题。参考图2，本发明提出了一种用于法拉电容后备电源的防负载电源振荡电路，设置了掉电检测电路、充放电电路、防振荡控制电路。
本实施例中，如图2所示，芯片u1包括掉电检测信号输入端vdrop＿mon和控制使能信号输出端vdd＿en，掉电检测信号输入端vdrop＿mon连接掉电检测电路，控制使能信号输出端vdd＿en连接负载电路。掉电检测电路连接充放电电路，充放电电路连接防振荡控制电路。
本实施例中，如图2所示，防振荡控制电路还包括第一二极管d1、电容c1、第一三极管q1、第二三极管q2、第一分压电阻r1、第二分压电阻r2、第三分压电阻r3、第四分压电阻r4、第五分压电阻r5、第六限流电阻r6、第七上拉电阻r7、第八限流电阻r8、第九限流电阻r9。第一二极管d1是为了在电压回冲4v以上，芯片u2停止工作时，降低第二二极管q2导通压降。
本实施例中，如图2所示，掉电检测电路包括第三三极管q3、第十一限流电阻r11、第十二分压电阻r12和第十三分压电阻r13。
本实施例中，如图2所示，充放电电路包括第二肖特基二极管d2、第三肖特基二极管d3、第四肖特基二极管d4、第十限流电阻r10和法拉电容c2。其中第二肖特基二极管d2、第三肖特基二极管d3和第四肖特基二极管d4是利用二极管单向导通特性，防止断电后法拉电容c2的电压流回+5v处。
其中+5v＿core用于供给负载电源电路，3v3为负载电源电路产生的电压。
芯片u1的工作原理：vcc信号端的比较电压为2.2v，当vdet信号端电压大于2.2v时，out信号端输出高电平；当vdet信号端电压小于2.2v时，out信号端输出低电平。
本实施例的工作原理：
当+5v上电时，法拉电容c2进行充电；当+5v断电后，在+5v低于4v时，掉电检测信号输入端vdrop＿mon进行掉电检测，芯片u3进行数据保存。对于整个掉电检测电路具体工作过程是：在还没断电时，5v－3.3v＝1.7v＞0.7v，根据pnp三极管工作原理，1.7v大于pnp三极管的导通压降，第三三极管q3导通，r12、r13对+5v进行分压，
vdrop＿mon＝5/(r12+r13)*r13＝3.3v，断电后，当+5v跌落到比4v小时，三极管工作截止，第三三极管q3不导通，vdrop＿mon＝0v，u3mcu进行掉电检测并保存数据。
在法拉电容防振荡控制电路中，当法拉电容c2放电时，vdet＝+5v＿core*(r2+r3)/(r1+r2+r3)，vdet信号端随着+5v＿core下降而下降。
当vdet下降到芯片u1pj7022电压比较点时，u1信号输出端out输出低电平，即控制使能信号输出端vdd＿en为低电平，负载电源u2输出关断；由于负载降低，法拉电容c2电压回升，但由于控制使能信号输出端vdd＿en是低电平，第二三极管q2、第三三极管q3导通，把第十一限流电阻r11短接，此时vdet＝+5v＿core*r2/(r1+r2)，vdet随着+5v＿core增大而增大，但是由于+5v＿core增大到最大值时vdet还没达到芯片u1的pj7022电压比较点，故控制使能信号输出端vdd＿en一直为低电平，负载电源无法重新工作，以达到防止产生振荡的作用。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。