一种高频电源发生器的制作方法

本发明涉及电子电路技术领域，更具体地说涉及一种将工频电源转换成高频电源的装置。

背景技术：

随着电子技术、控制技术的快速发展，以及无线能量传输需求的增加，使得无线能量传输技术得到广泛的关注。无线能量传输技术在许多领域有着良好的应用前景，尤其是在生物医学领域。现有的体内微机电系统通常由化学电池组供电，主要存在供能时间短和安全性不足等问题，而无线能量传输技术可以为体内微机电系统提供了一种长效、稳定的供能方法。

无线能量传输系统需要高频电源发生器，其中高频电源发生器主要工作原理是首先将工频的交流电转换成直流电，之后再利用逆变电路将直流电转换成高频的交流电，现有的逆变电路普遍采用如图1所示的全桥式逆变方案，工作时需要同时向开关管qa1以及qa4输入第一pwm信号，同时向开关管qa1以及qa3输入第二pwm信号，而第一pwm信号以及第二pwm信号是互补信号。常规的逆变电路中为了防止开关管qa1以及qa2出现同时导通的情况，本领域技术人员均是通过软件程序的方式使其中一路pwm信号产生延迟并改变其占空比大小，该延迟的时间即为死区，死区内各个开关管均处于截止状态，如此一来即可保证开关管qa1以及qa2不会出现同时导通的情况，但是利用软件程序来实现难以延迟的可靠性以及精度，效果不佳。

技术实现要素：

本发明要解决的技术问题是：提供一种利用硬件电路实现死区延迟的高频电源发生器电路。

本发明解决其技术问题的解决方案是：

一种高频电源发生器，包括ac-dc电路、逆变电路、开关管驱动电路、pwm信号发生电路以及死区延迟电路，所述逆变电路是全桥式逆变电路，所述ac-dc电路向逆变电路输出直流电，所述pwm信号发生电路输出互补的第一pwm信号以及第二pwm信号，所述第一pwm信号以及第二pwm信号均配置有两路，所述第一pwm信号先后通过死区延迟电路以及开关管驱动电路输入到逆变电路中，所述第二pwm信号通过开关管驱动电路输入到逆变电路中，所述死区延迟电路用于将第一pwm信号进行延迟以及减少占空比操作，所述逆变电路输出端与外部的耦合线圈电性连接。

作为上述技术方案的进一步改进，所述死区延迟电路包括电阻r1、电容c1以及与门运算器，所述与门运算器设有第一输入端以及第二输入端，所述第一pwm信号直接输入到与门运算器的第一输入端中，同时所述第一pwm信号通过电阻r1输入到与门运算器的第二输入端中，所述电容c1的一端与与门运算器的第二输入端相连，所述电容c1的另一端与地相连，所述与门运算器的输出端与开关管驱动电路相连接。

作为上述技术方案的进一步改进，所述pwm信号发生电路包括单片机、频率合成器芯片以及集成有若干个反相器的反相器芯片，所述单片机与频率合成器芯片相连接，所述频率合成器芯片与反相器芯片相连接，所述频率合成器芯片向反相器芯片输出互补的第一pwm信号以及第二pwm信号，所述反相器芯片输出两路第一pwm信号以及两路第二pwm信号。

作为上述技术方案的进一步改进，所述ac-dc电路包括整流桥、π型rc滤波器、可调稳压器芯片、第一稳压器芯片以及第二稳压器芯片，所述整流桥与π型rc滤波器相连接，所述π型rc滤波器分别与可调稳压器芯片的输入端以及第一稳压器芯片的输入端相连接，所述第一稳压器芯片的输出端与第二稳压器的输入端相连，所述可调稳压器芯片的输出端与逆变电路相连。

作为上述技术方案的进一步改进，所述ac-dc电路还包括三极管q1，所述三极管q1是pnp型三极管或者npn型三极管，所述三极管q1的基极与可调稳压器芯片的输入端相连，当所述三极管q1是pnp型三极管时，三极管q1的发射极接在整流桥与π型rc滤波器之间，三极管q1的集电极与调稳压器芯片的输出端相连；当所述三极管q1是npn型三极管时，三极管q1的集电极接在整流桥与π型rc滤波器之间，三极管q1的发射极与调稳压器芯片的输出端相连。

作为上述技术方案的进一步改进，所述开关管驱动电路包括两个驱动单元，所述驱动单元包括型号为ir2110的驱动芯片，所述驱动芯片的逻辑高端输入引脚以及逻辑低端输入引脚分别与死区延迟电路以及pwm信号发生电路相连，所述驱动芯片的高端输出引脚以及低端输出引脚分别与逆变电路相连接。

作为上述技术方案的进一步改进，所述逆变电路包括第一半桥臂以及第二半桥臂，所述第一半桥臂包括开关管qb1以及开关管qb2，所述开关管qb1的源极与开关管qb2的漏极相连，所述第二半桥臂包括开关管qb3以及开关管qb4，所述开关管qb3的源极与开关管qb4的漏极相连，所述开关管驱动电路分别与开关管qb1、开关管qb2、开关管qb3以及开关管qb4的栅极相连；所述第一半桥臂以及第二半桥臂均包括用于吸收开关管电压尖峰的吸收电路。

本发明的有益效果是：本发明通过硬件电路实现第一pwm信号的延时功能以及降低占空比的功能，相对于现有技术中利用软件程序的方式实现，本技术方案利用硬件电路实现所需功能能够保证延时的精准度以及可靠性。

本发明用于将工频的交流电转换成高频的交流电。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。

图1是现有技术中全桥式逆变电路的示意图；

图2是本发明创造的模块框图；

图3是本发明创造的pwm信号发生电路以及死区延迟电路的原理图；

图4是本发明创造的ac-dc电路的原理图；

图5是本发明创造的开关管驱动电路以及逆变电路的原理图。

具体实施方式

以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本申请的一部分实施例，而不是全部实施例，基于本申请的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本申请保护的范围。另外，文中所提到的所有连接关系，并非单指元件直接相接，而是指可根据具体实施情况，通过添加或减少连接元件，来组成更优的电路结构。

参照图2～图5，本技术方案公开了一种高频电源发生器，包括ac-dc电路、逆变电路、开关管驱动电路、pwm信号发生电路以及死区延迟电路，所述逆变电路是全桥式逆变电路，所述ac-dc电路向逆变电路输出直流电，所述pwm信号发生电路输出互补的第一pwm信号以及第二pwm信号，所述第一pwm信号以及第二pwm信号均配置有两路，所述第一pwm信号先后通过死区延迟电路以及开关管驱动电路输入到逆变电路中，所述第二pwm信号通过开关管驱动电路输入到逆变电路中，所述死区延迟电路用于将第一pwm信号进行延迟以及减少占空比操作，所述逆变电路输出端与外部的耦合线圈电性连接。具体地，本技术方案通过硬件电路实现第一pwm信号的延时功能以及降低占空比的功能，相对于现有技术中利用软件程序的方式实现，本技术方案利用硬件电路实现所需功能能够保证延时的精准度以及可靠性。

参照图3，进一步作为优选的实施方式，本申请具体实施方式中，所述死区延迟电路包括电阻r1、电容c1以及与门运算器，所述与门运算器设有第一输入端以及第二输入端，所述第一pwm信号直接输入到与门运算器的第一输入端中，同时所述第一pwm信号通过电阻r1输入到与门运算器的第二输入端中，所述电容c1的一端与与门运算器的第二输入端相连，所述电容c1的另一端与地相连，所述与门运算器的输出端与开关管驱动电路相连接。具体地，本技术方案利用电阻r1以及电容c1组成rc延迟电路，之后利用第一pwm信号的原始信号以及经过延迟所得到的延迟信号作与运算，从而降低第一pwm信号的占空比，在驱动逆变电路开关管的过程中即可形成死区时间段，有效防止逆变电路开关管出现同时导通的情况。

参照图3，进一步作为优选的实施方式，本申请具体实施方式中，所述pwm信号发生电路包括单片机、频率合成器芯片以及集成有若干个反相器的反相器芯片，所述单片机与频率合成器芯片相连接，所述频率合成器芯片与反相器芯片相连接，所述频率合成器芯片向反相器芯片输出互补的第一pwm信号以及第二pwm信号，所述反相器芯片输出两路第一pwm信号以及两路第二pwm信号。

优选地，所述单片机的型号为stc83c52，所述频率合成器芯片的型号为ad9850，所述反相器芯片的型号为cd4081，其中所述型号的频率合成器芯片是一款最高时钟为125mhz、采用先进的cmos技术的直接频率合成器(dds)，能够通过编程实现信号频率的精准控制，将所述型号的频率合成器芯片应用到本技术方案中，有效提高第一pwm信号以及第二pwm信号的频率精准度。

参照图4，进一步作为优选的实施方式，本申请具体实施方式中，所述ac-dc电路包括整流桥、π型rc滤波器、可调稳压器芯片、第一稳压器芯片以及第二稳压器芯片，所述整流桥与π型rc滤波器相连接，所述π型rc滤波器分别与可调稳压器芯片的输入端以及第一稳压器芯片的输入端相连接，所述第一稳压器芯片的输出端与第二稳压器的输入端相连，所述可调稳压器芯片的输出端与逆变电路相连，其中所述第一稳压器芯片以及第二稳压器芯片用于对外输出12v以及5v直流电压信号，用于对其他电路模块进行供电操作。

优选地，所述可调稳压器芯片的型号为lm317，所述第一稳压器芯片的型号为lm7812，所述第二稳压器的型号为lm7805，其中所述型号的可调稳压器芯片能够根据实际应用需要自由调节其输出端电压值大小。

进一步作为优选的实施方式，本申请具体实施方式中，所述ac-dc电路还包括三极管q1，所述三极管q1是pnp型三极管或者npn型三极管，所述三极管q1的基极与可调稳压器芯片的输入端相连，当所述三极管q1是pnp型三极管时，三极管q1的发射极接在整流桥与π型rc滤波器之间，三极管q1的集电极与调稳压器芯片的输出端相连；当所述三极管q1是npn型三极管时，三极管q1的集电极接在整流桥与π型rc滤波器之间，三极管q1的发射极与调稳压器芯片的输出端相连。其中所述三极管q1主要用于提高ac-dc电路的输入电流，从而提高本技术方案的适用功率范围。

参照图5，进一步作为优选的实施方式，本申请具体实施方式中，所述开关管驱动电路包括两个驱动单元，所述驱动单元包括型号为ir2110的驱动芯片，所述驱动芯片的逻辑高端输入引脚以及逻辑低端输入引脚分别与死区延迟电路以及pwm信号发生电路相连，所述驱动芯片的高端输出引脚以及低端输出引脚分别与逆变电路相连接。其中所述型号的驱动芯片是一款双通道、栅极驱动、高压高速功率器件的单片式集成驱动芯片，有效地提高pwm信号发生电路对逆变电路中开关管的驱动能力。

进一步作为优选的实施方式，本申请具体实施方式中，所述逆变电路包括第一半桥臂以及第二半桥臂，所述第一半桥臂包括开关管qb1以及开关管qb2，所述开关管qb1的源极与开关管qb2的漏极相连，所述第二半桥臂包括开关管qb3以及开关管qb4，所述开关管qb3的源极与开关管qb4的漏极相连，所述开关管驱动电路分别与开关管qb1、开关管qb2、开关管qb3以及开关管qb4的栅极相连；所述第一半桥臂以及第二半桥臂均包括用于吸收开关管电压尖峰的吸收电路。

其中所述吸收电路包括二极管d3、二极管d4、电容c2、电容c3、电阻r6以及电阻r7，以第一半桥臂为例进行说明，电容c2的一端与开关管qb1的漏极相连，电容c2的另一端与二极管d3的正极相连，二极管d3的负极与二极管d4的负极相连，二极管d4的正极通过电容c3与开关管qb2的源极相连，电阻r6两端分别与二极管d3的正极以及开关管qb2的源极相连，电阻r7两端分别与开关管qb1的漏极以及二极管d4的正极相连。本技术方案中采用rcd吸收电路实现开关管电压尖峰吸收功能，以开关管qb1的工作过程进行说明，当开关管qb1断开时，电容c2经过二极管d3进行充电，从而抑制电压变化率，当开关管qb1导通时，电容c2经过电源以及电阻r7进行放电，这种吸收电路适用于大功率的逆变电路。

优选地，所述驱动单元还包括自举电路，所述驱动芯片的逻辑高端输出引脚以及逻辑低端输出引脚分别通过自举电路与逆变电路中的开关管相连，所述自举电路包括二极管d1、二极管d2、电阻r2、电阻r3、电阻r4以及电阻r5，所述驱动芯片的逻辑高端输出引脚通过电阻r2与开关管qb1的栅极相连，电阻r3两端分别与开关管qb1的栅极以及源极相连，所述二极管d1的正极以及负极分别与开关管qb1的栅极以及驱动芯片的逻辑高端输出引脚相连，所述驱动芯片的逻辑低端输出引脚通过电阻r4与开关管qb2的栅极相连，电阻r5两端分别与开关管qb2的栅极以及地相连，所述二极管d2的正极以及负极分别与开关管qb2的栅极以及驱动芯片的逻辑低端输出引脚相连。在另外一个驱动单元接法一致。

以上对本申请的较佳实施方式进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。