一种适用于微电网多逆变器并联运行的同步锁相电路的制作方法

本实用新型涉及逆变器电路领域，更具体地，涉及一种适用于微电网多逆变器并联运行的同步锁相电路。

背景技术：

逆变器是一种把直流电转变成交流电的装置，具有稳定性强、转换效率高、启动快的优点，并对短路、过载、过压、超温等电路情况进行应急保护的功能。在实际应用中，对于实现大容量的逆变电源可以采用并联技术。然而，交流电源间的并联运行比较复杂，它不但要求两电源输出电压幅值相等，还要求其频率与相位严格一致，脉宽调制的步调也要保持一致，否则会产生环流和损耗。

技术实现要素：

本实用新型为克服上述现有技术所述的至少一种缺陷，提供一种适用于微电网多逆变器并联运行的同步锁相电路，使逆变器的输出电压相位保持一致。

为解决上述技术问题，本实用新型的技术方案如下：

一种适用于微电网多逆变器并联运行的同步锁相电路，包括滤波模块和逻辑处理模块，其中逻辑处理模块用于对电路进行逻辑与处理；滤波模块的输入端作为同步锁相电路的输入端，滤波模块的输出端与逻辑处理模块的输入端电连接，逻辑处理模块的输出端作为同步锁相电路的输出端。

本实用新型工作过程如下：

通过滤波模块输入端输入方波信号，经过逻辑处理模块对输入的方波进行逻辑与处理：当输入高电平信号时，依次经过滤波模块和逻辑处理模块最终输出低电平信号；当输入低电平信号时，依次经过滤波模块和逻辑处理模块最终输出高电平信号。

优选地，逻辑处理模块包括第一非门、第二非门、第三非门、第一发光二极管、第一二极管、第一光耦、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第一稳压二极管、第二稳压二极管，其中，

所述的第一非门的输入端为逻辑处理模块的输入端；

所述的第一非门的输出端与第二非门的输入端电连接；

所述的第二非门的输出端与第一电阻的一端电连接；

所述的第一电阻的另一端与第一光耦的第三引脚电连接；

所述的第二非门的输出端与第一发光二极管的阴极电连接；

所述的第一发光二极管的阳极与第二电阻的一端电连接；

所述的第二电阻的另一端与第一电源电连接；

所述的第一光耦的第六引脚与第三非门的输入端电连接；

所述的第一光耦的第六引脚与第三电阻的一端电连接；

所述的第三电阻的另一端与第二电源电连接；

所述的第三非门的输出端与第四电阻的一端电连接；

所述的第四电阻的另一端与第一二极管的阳极电连接；

所述的第一二极管的阴极与第五电阻的一端电连接；

所述的第五电阻的另一端接地；

所述的第一二极管的阴极与第一电容的一端电连接；

所述的第一电容的另一端接地；

所述的第一二极管的阴极与第一稳压二极管的阴极电连接；

所述的第一稳压二极管的阳极与第二稳压二极管的阳极电连接；

所述的第二稳压二极管的阴极接地；

所述的第一二极管的阴极为逻辑处理模块的输出端。

本优选方案中，当输入的方波信号为高电平信号时，高电平信号通过第一非门和第二非门后仍然输出高电平信号，由于第一发光二极管的阳极经第二电阻与电源连接，因此第一发光二极管不发光，同理第一光耦不导通，第三非门输出低电平信号，第一二极管无法导通，因此输出端经第五电阻接地最终输出低电平信号；当输入的方波信号为低电平信号时，低电平信号通过第一非门和第二非门后仍然输出低电平信号，由于第一发光二极管的阳极和第一光耦的第二引脚皆为高电平，使第一发光二极管和第一光耦都导通，第一光耦的第六引脚接地，第一光耦的第六引脚输出低电平信号，低电平信号再通过第三非门输出高电平信号，由于第一二极管的阴极经第五电阻接地，因此第一二极管导通并输出高电平信号。

优选地，滤波模块包括第六电阻和第二电容，其中，

所述的第六电阻的一端为滤波模块的输入端，第六电阻的另一端为滤波模块的输出端；

所述的第六电阻的另一端与第二电容的一端电连接；

所述的第二电容的另一端接地。

本优选方案中，滤波模块为RC滤波电路，用于对输入的方波信号进行滤波。

优选地，同步锁相电路还包括用于检测输出端的方波信号是否正常的检测模块，所述检测模块的输入端与第一二极管的阴极连接。

优选地，检测模块包括第七电阻、第八电阻、第九电阻、第十电阻、第三电容、第四非门、第五非门、第六非门、第二光耦，其中，

所述的第七电阻的一端为检测模块的输入端；

所述的第七电阻的另一端与第三电容的一端电连接；

所述的第三电容的另一端接地；

所述的第七电阻的另一端与第四非门的输入端电连接；

所述的第四非门的输出端与第八电阻的一端电连接；

所述的第八电阻的另一端与第二光耦的第三引脚电连接；

所述的第二光耦的第六引脚与第九电阻的一端电连接；

所述的第九电阻的另一端与第三电源电连接；

所述的第二光耦的第六引脚与第五非门的输入端电连接；

所述的第五非门的输出端与第六非门的输入端电连接；

所述的第六非门的输出端与第十电阻的一端电连接；

所述的第十电阻的另一端为检测模块的输出端。

本优选方案中，当滤波模块输入高电平信号时，经逻辑处理模块输出低电平信号，因此检测模块的输入端为低电平信号，该低电平信号经过RC滤波电路和第四非门输出高电平信号，由于第二光耦的第二引脚与电源连接，因此第二光耦不导通，第五非门的输入端经第九电阻与电源连接，因此第五非门输入高电平信号，高电平信号依次经过第五非门和第六非门后输出高电平信号，判断与滤波模块输入的方波信号一致；当滤波模块输入低电平信号时，经逻辑处理模块输出高电平信号，因此检测模块的输入端为高电平信号，该高电平信号经过RC滤波电路和第四非门输出低电平信号，第二光耦导通，第二光耦的第六引脚输出低电平信号，低电平信号依次经过第五非门、第六非门和第十电阻后输出低电平信号，判断与滤波模块输入的方波信号一致。

与现有技术相比，本实用新型技术方案的有益效果是：降低锁相电路的产生的误差，有效地控制逆变器的输出电压信号的相位一致，避免多逆变器并联电路产生环流和损耗。

附图说明

图1为本实施例的电路图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本实用新型的技术方案做进一步的说明。

如图1所示，为本实施例的电路图。该适用于微电网多逆变器并联运行的同步锁相电路包括滤波模块、逻辑处理模块和检测模块，其中逻辑处理模块用于对电路进行逻辑与处理，检测模块用于检测逻辑处理是否正常。

滤波模块的输入端作为同步锁相电路的输入端SYN.TX，滤波模块的输出端与逻辑处理模块的输入端电连接，逻辑处理模块的输出端作为同步锁相电路的输出端SYN，且逻辑处理模块的输出端与检测模块的输入端电连接，检测模块的输出端为SYN.RX。

逻辑处理模块包括第一非门U1、第二非门U2、第三非门U3、第一发光二极管D1、第一二极管D2、第一光耦、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第一稳压二极管D3、第二稳压二极管D4；滤波模块包括第六电阻R6和第二电容C2；检测模块包括第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第三电容C3、第四非门U4、第五非门U5、第六非门U6、第二光耦，其中：

第一光耦和第二光耦均为6N136芯片；

第一非门U1的输入端为逻辑处理模块的输入端；

第一非门U1的输出端与第二非门U2的输入端电连接；

第二非门U2的输出端与第一电阻R1的一端电连接；

第一电阻R1的另一端与第一光耦的第三引脚电连接；

第二非门U2的输出端与第一发光二极管D1的阴极电连接；

第一发光二极管D1的阳极与第二电阻R2的一端电连接；

第二电阻R2的另一端与第一电源电连接；

第一光耦的第六引脚与第三非门U3的输入端电连接；

第一光耦的第六引脚与第三电阻R3的一端电连接；

第三电阻R3的另一端与第二电源电连接；

第三非门U3的输出端与第四电阻的一端电连接；

第四电阻R4的另一端与第一二极管D2的阳极电连接；

第一二极管D2的阴极与第五电阻R5的一端电连接；

第五电阻R5的另一端接地；

第一二极管D2的阴极与第一电容C1的一端电连接；

第一电容C1的另一端接地；

第一二极管D2的阴极与第一稳压二极管D3的阴极电连接；

第一稳压二极管D3的阳极与第二稳压二极管D4的阳极电连接；

第二稳压二极管D4的阴极接地；

第一二极管D2的阴极为逻辑处理模块的输出端。

第六电阻R6的一端为滤波模块的输入端，第六电阻R6的另一端为滤波模块的输出端；

第六电阻R6的另一端与第二电容C2的一端电连接；

第二电容C2的另一端接地。

第七电阻R7的一端为检测模块的输入端；

第七电阻R7的另一端与第三电容C3的一端电连接；

第三电容C3的另一端接地；

第七电阻R7的另一端与第四非门U4的输入端电连接；

第四非门U4的输出端与第八电阻R8的一端电连接；

第八电阻R8的另一端与第二光耦的第三引脚电连接；

第二光耦的第六引脚与第九电阻R9的一端电连接；

第九电阻R9的另一端与第三电源电连接；

第二光耦的第六引脚与第五非门U5的输入端电连接；

第五非门U5的输出端与第六非门U6的输入端电连接；

第六非门U6的输出端与第十电阻R10的一端电连接；

第十电阻R10的另一端为检测模块的输出端。

本实施例工作过程如下：

当同步锁相电路输入端SYN.TX输入的方波信号为高电平信号时，高电平信号依次通过RC滤波电路、第一非门U1和第二非门U2后仍然输出高电平信号，由于第一发光二极管D1的阳极经第二电阻R2与电源连接，因此第一发光二极管D1不发光，同理第一光耦不导通，第三非门U3输出低电平信号，第一二极管D2无法导通，因此同步锁相电路输出端SYN经第五电阻R5接地最终输出低电平信号。

输出端SYN输出的低电平信号输入检测模块进行检测逻辑处理是否正常，低电平信号经过RC滤波电路和第四非门U4输出高电平信号，由于第二光耦的第二引脚与电源连接，因此第二光耦不导通，第五非门U5的输入端经第九电阻R9与电源连接，因此第五非门U5输入高电平信号，高电平信号依次经过第五非门U5和第六非门U6后输出高电平信号，判断与同步锁相电路输入端SYN.TX输入的方波信号一致。

当同步锁相电路输入端SYN.TX输入的方波信号为低电平信号时，低电平信号依次通过RC滤波电路、第一非门U1和第二非门U2后仍然输出低电平信号，由于第一发光二极管D1的阳极和第一光耦的第二引脚皆为高电平，使第一发光二极管D1和第一光耦都导通，第一光耦的第六引脚接地，第一光耦的第六引脚输出低电平信号，低电平信号再通过第三非门U3输出高电平信号，由于第一二极管D2的阴极经第五电阻R5接地，因此第一二极管D2导通并最终输出高电平信号。

输出端SYN输出的高电平信号输入检测模块进行检测逻辑处理是否正常，高电平信号依次经过RC滤波电路和第四非门U4输出低电平信号，第二光耦导通，第二光耦的第六引脚输出低电平信号，低电平信号依次经过第五非门U5、第六非门U6和第十电阻R10后输出低电平信号，判断与同步锁相电路输入端SYN.TX输入的方波信号一致。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。