一种同步整流控制电路及方法与流程

本发明涉及整流整流技术领域，尤其涉及一种同步整流控制电路及方法。

背景技术：

随着对电源效率要求的提高，同步整流技术越来越受到人们的关注，特别是dc/dc低压大电流场合，传统电源系统中副边二极管整流存在较大导通压降损耗，在副边采用mosfet(即metal－oxide－semiconductorfield－effecttransistor缩写，中文为金属氧化物半导体场效应晶体管)代替单纯的二极管整流来降低损耗，提高效率，已经越来越成为一种趋势。

现有同步整流技术存在以下缺陷：

(1)现有同步整流方式之一，是通过原边跟随副边控制技术，即副边驱动与原边驱动完全同步保持一致，在开关频率高于或等于谐振频率时，理论上可以同开同关即原副边同步实现。但是，当llc谐振电路中谐振频率高于开关频率时，会存在副边电流较原边驱动提前到零而出现一段平台时间情况，若此时副边驱动还是与原边同步导通、不及时提前断开，会存在原边电流过大甚至损坏开关管的风险。

(2)现有同步整流方式之二，是采用雅达oring场效应管(也叫mos管)控制方式，通过电流流过整流二极管产生压降信号来拉通同步整流管的方式，如技术信息2018年第2期文章编号：1009－2552(2018)02－0055－04《g250a的llc拓朴的同步整流电路》，其同步原理电路如图1所示。其工作原理和过程为：当有主回路电流从同步整流mos管m1的s极(源极)通过体二极管流过d极(漏极)时，会产生vf(约0.7v)压降，这时m1的d极电压低于s极电压，则q1的左边三极管导通，右边三极管截止，推挽电路输出高电平，m1导通，电流从体二极管转向m1内部rds(on)[rds(on)是场效应管(也叫mos管)漏极d与源极s之间导通时d、s之间的电阻]；当主回路电流过零反向后，m1的d极电压高于s极电压，这时q1左边的三极管会截止，右边三极管导通，推挽输出低电平使m1截止，此电路简单，元器件少，成本便宜。

但是，该电路对保护三极管q1和二极管d2内部对称模块一致性要求非常高，特别是温度变化不一致时引起vd电压误导通，同时，由于m1导通时sd(源－漏)极间压降非常小，同步整流驱动控制电路里形成对管的两个三极管并不是彻底地一开一关，实际上当同步整流mos管m1截止时右边三极管导通，左边完全截止，当同步整流mos管m1导通时两个三极管都会导通流过电流。电流越大，同步整流mos管d极电压越低，左边三极管流过的电流就越多，右边流过的电流越少，控制电路输出的驱动信号就越高；因此，存在电流上升时驱动电压高于电流下降时的驱动电压问题。即同步整流mos管的驱动电压与流过mos管的电流成正比，负载越大，驱动电压就越高；反之，驱动信号就越低。而驱动电压低，往往伴随着损耗大、效率低的问题。

另一方面，还由于mos管封装寄生电感和pcb引线电感的作用，同步整流控制电路检测到的vsd’(源－漏极)电压在电流增大(由s极往d极为正向流动)时高于理想的vsd(即不考虑寄生电感和引线电感时)电压，而电流减小时小于理想的vsd电压。加之由于漏感等寄生电感影响，vsd＇电压常常伴随振铃抖动问题而出现误触发同步整流mos管导通的风险。

因此，该同步整流检测电路存在元器件一致性要求较高问题，同时由于mos管寄生电感和pcb引线电感而引起驱动电压时高时低造成mos管导通程度不一致，效率受到较大影响。

为了克服上述的不足，我们发明了一种同步整流控制电路及方法。

技术实现要素：

本发明的发明目的在于解决现有同步整流方式中当llc谐振电路中谐振频率高于开关频率时，存在副边电流较原边驱动提前到零，若此时副边驱动还是与原边同步导通不及时提前断开，会存在原边电流过大甚至损坏开关管的风险，采用雅达oring场效应管控制方式对电路内部对称模块以及元器件的要求非常高、由寄生电感和引线电感引起驱动电压时高时低造成mos管导通程度不一致、效率受到较大影响的问题。其具体解决方案如下：

一种同步整流控制电路，包括同步整流电路、第一驱动电路其输出与所述同步整流电路原边连接，第二驱动电路其输出与所述同步整流电路副边连接，cpu控制器与所述第一驱动电路输入连接。还包括一端与所述同步整流电路的原边连接，另一端与所述第二驱动电路的输入连接的同步整流控制器，所述同步整流控制器包括：

采样电路，其输入端分别与所述同步整流电路原边的谐振电感的两端连接；

波形提取电路，其输入与所述采样电路输出连接；

整形锁存电路，其输入与所述波形提取电路输出连接；

数字逻辑电路，其输入与所述整形锁存电路输出连接，其输出与所述第二驱动电路的输入连接。

进一步地，所述同步整流电路至少包括第一开关mos管q1、第二开关mos管q2、谐振电感lr、第一谐振电容cr1、第二谐振电容cr2，位于开关变压器tx原边的励磁电感lm、开关变压器tx、第一同步整流mos管q3、第二同步整流mos管q4、输出电容co、输出负载rl。

第一开关mos管q1漏极同时与输入电压源vin正极和第一谐振电容cr1一端连接，第一开关mos管q1源极同时与第二开关mos管q2漏极和谐振电感lr一端连接，谐振电感lr另一端同时与励磁电感lm一端和开关变压器tx初级同名端连接，励磁电感lm另一端和开关变压器tx初级异名端同时与第一谐振电容cr1另一端和第二谐振电容cr2一端连接，第二谐振电容cr2另一端和第二开关mos管q2源极以及输入电压源vin负极同时与原边的地连接。第一开关mos管q1栅极和第二开关mos管q2栅极分别与所述第一驱动电路的输出连接。

开关变压器tx次级异名端与第一同步整流mos管q3漏极连接，开关变压器tx次级同名端与第二同步整流mos管q4漏极连接，开关变压器tx次级中间抽头同时与输出电容co和输出负载rl的一端连接，第一同步整流mos管q3源极、第二同步整流mos管q4源极、输出电容co和输出负载rl的另一端同时与副边的地连接；第一同步整流mos管q3栅极、第二同步整流mos管q4栅极分别与所述第二驱动电路的输出连接。

进一步地，所述采样电路至少包括输入端的电阻r1和r2，电阻r1的另一端同时与运算放大器u1的3脚和电阻r3一端连接，电阻r2的另一端同时与运算放大器u1的4脚和电阻r4一端连接，电阻r4另一端接地，电阻r4另一端与运算放大器u1的输出1脚连接，运算放大器u1的5脚接供电vcc+，运算放大器u1的2脚接供电vcc-。

进一步地，所述波形提取电路至少包括输入为电容cf一端与运算放大器u1的输出1脚连接，电容cf一端与电阻rf一端连接，电阻rf另一端作为输出；电容cf与电阻rf组成高通电路。所述高通电路可为一级或多级组成。

进一步地，所述整形锁存电路至少包括输入为比较器u2的3脚和比较器u3的4脚同时与电阻rf输出连接，比较器u2的4脚、2脚接地，比较器u2的1脚为输出，比较器u3的3脚、2脚接地，比较器u3的1脚为输出；或者比较器u2和u3的1脚分别连接锁存芯片的输入，锁存芯片的输出连接数字逻辑电路的输入。

进一步地，所述数字逻辑电路至少包括两个触发器u4、u5，输入为触发器u4、u5的3脚分别与比较器u2、u3的1脚连接，输出为触发器u4、u5的5脚。所述触发器为d触发器或jk触发器或异或与d触发器组合或同或与d触发器组合的一种。

一种同步整流控制方法，包括上述一种同步整流控制电路，按照以下步骤执行：

步骤1，采样电路实时检测谐振电感lr两端电压；

步骤2，波形提取电路提取谐振电感lr瞬态突变冲击波形；

步骤3，整形锁存电路整形锁存为上升沿信号；

步骤4，数字逻辑电路触发锁存上升沿信号为同步信号；

步骤5，第二驱动电路驱动放大同步信号，驱动对应同步整流。

综上所述，采用本发明的技术方案具有以下有益效果：

本方案解决了现有同步整流方式中当llc谐振电路中谐振频率高于开关频率时，存在副边电流较原边驱动提前到零，若此时副边驱动还是与原边同步导通不及时提前断开，会存在原边电流过大甚至损坏开关管的风险，采用雅达oring场效应管控制方式对电路内部对称模块以及元器件的要求非常高、由寄生电感和引线电感引起驱动电压时高时低造成mos管导通程度不一致、效率受到较大影响的问题。

由于llc谐振电路中，副边电流正比于谐振电流与励磁电流的差值，即输出电流开始和结束的时刻，便是谐振电流与励磁电流相等的时刻，而此时也是谐振电感两端电压发生翻转的时刻。谐振电感电压突变明显，检测可靠，不易引起其他杂散寄生影响，本发明通过提取谐振电感电压瞬态突变信号，作为对应同步整流管的开启和关闭信号；从而避免了采样微弱电流小信号的采样失真，也避免了mos管脚杂散电感等寄生参数的影响，且本方案无需实时跟随原边驱动，能在全开关频率范围应用，不受开关频率影响，进行实时跟随输出电流的同步控制，实现提高转换效率。特别是在输出短路或轻载模式下优势更为明显。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还能够根据这些附图获得其他的附图。

图1为背景技术中同步原理电路图；

图2为本发明一种同步整流控制电路的电路图；

图3为本发明的同步整流控制器的电路图；

图4为本发明一种同步整流控制方法的步骤图；

图5为本发明一种同步整流控制电路的波形图；

图6为本发明用于全桥结构的同步整流控制电路的电路图；

图7为jk触发器的电路图；

图8为异或与d触发器组合的电路图；

图9为d触发器的电路图；

图10为同或与d触发器组合的电路图。

附图标记说明：

vgs1-开关mos管q1驱动信号；

vgs2-开关mos管q2驱动信号；

ilr-谐振电感lr电流；

ilm-励磁电感lm电流；

vlr_samp-谐振电感lr采样电压；

vlr_pluse-谐振电感lr瞬态冲击电压；

vlr_cp3-同步整流mos管q3瞬态冲击上升沿；

vlr_cp4-同步整流mos管q4瞬态冲击上升沿；

vgs3-同步整流mos管q3驱动信号；

vgs4-同步整流mos管q4驱动信号；

iq3-同步整流mos管q3电流；

iq4-同步整流mos管q4电流。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2、3所示，一种同步整流控制电路，包括同步整流电路、第一驱动电路其输出与同步整流电路原边连接，第二驱动电路其输出与同步整流电路副边连接，cpu控制器与第一驱动电路输入连接。还包括一端与同步整流电路的原边连接，另一端与第二驱动电路的输入连接的同步整流控制器，同步整流控制器包括：

采样电路，其输入端分别与同步整流电路原边的谐振电感的两端连接；

波形提取电路，其输入与采样电路输出连接；

整形锁存电路，其输入与波形提取电路输出连接；

数字逻辑电路，其输入与整形锁存电路输出连接，其输出与第二驱动电路的输入连接。

进一步地，同步整流电路至少包括第一开关mos管q1、第二开关mos管q2、谐振电感lr、第一谐振电容cr1、第二谐振电容cr2，位于开关变压器tx原边的励磁电感lm、开关变压器tx、第一同步整流mos管q3、第二同步整流mos管q4、输出电容co、输出负载rl。

第一开关mos管q1漏极同时与输入电压源vin正极和第一谐振电容cr1一端连接，第一开关mos管q1源极同时与第二开关mos管q2漏极和谐振电感lr一端连接，谐振电感lr另一端同时与励磁电感lm一端和开关变压器tx初级同名端连接，励磁电感lm另一端和开关变压器tx初级异名端同时与第一谐振电容cr1另一端和第二谐振电容cr2一端连接，第二谐振电容cr2另一端和第二开关mos管q2源极以及输入电压源vin负极同时与原边的地连接。第一开关mos管q1栅极和第二开关mos管q2栅极分别与所述第一驱动电路的输出连接。

开关变压器tx次级异名端与第一同步整流mos管q3漏极连接，开关变压器tx次级同名端与第二同步整流mos管q4漏极连接，开关变压器tx次级中间抽头同时与输出电容co和输出负载rl的一端连接，第一同步整流mos管q3源极、第二同步整流mos管q4源极、输出电容co和输出负载rl的另一端同时与副边的地连接；第一同步整流mos管q3栅极、第二同步整流mos管q4栅极分别与第二驱动电路的输出连接。

进一步地，采样电路至少包括输入端的电阻r1和r2，电阻r1的另一端同时与运算放大器u1的3脚和电阻r3一端连接，电阻r2的另一端同时与运算放大器u1的4脚和电阻r4一端连接，电阻r4另一端接地，电阻r4另一端与运算放大器u1的输出1脚连接，运算放大器u1的5脚接供电vcc+，运算放大器u1的2脚接供电vcc-。运算放大器型号可以选择tlv271idbvr等。

进一步地，波形提取电路至少包括输入为电容cf一端与运算放大器u1的输出1脚连接，电容cf一端与电阻rf一端连接，电阻rf另一端作为输出；电容cf与电阻rf组成高通电路。高通电路可为一级或多级组成。

进一步地，整形锁存电路至少包括输入为比较器u2的3脚和比较器u3的4脚同时与电阻rf输出连接，比较器u2的4脚、2脚接地，比较器u2的1脚为输出，比较器u3的3脚、2脚接地，比较器u3的1脚为输出。作为另外一种选择，比较器u2和u3的1脚分别连接锁存芯片(图中未画出)的输入，锁存芯片的输出连接数字逻辑电路的输入。比较器型号可以选择lmv7239m5/nopb等。

进一步地，数字逻辑电路至少包括两个触发器u4、u5，输入为触发器u4、u5的3脚分别与比较器u2、u3的1脚连接，输出为触发器u4、u5的5脚。触发器为d触发器或jk触发器或异或与d触发器组合或同或与d触发器组合的一种。

如图4所示，一种同步整流控制方法，包括上述一种同步整流控制电路，按照以下步骤执行：

步骤1，采样电路实时检测谐振电感lr两端电压；

步骤2，波形提取电路提取谐振电感lr瞬态突变冲击波形；

步骤3，整形锁存电路整形锁存为上升沿信号；

步骤4，数字逻辑电路触发锁存上升沿信号为同步信号；

步骤5，第二驱动电路驱动放大同步信号，驱动对应同步整流。

本发明一种同步整流控制电路的波形图如图5所示，从图中可以看出，同步整流mos管q3波形vlr_cp3中，第一个瞬态冲击上升沿t0时刻，对应同步整流mos管q3驱动信号的vgs3导通，第二个瞬态冲击上升沿t1时刻，对应同步整流mos管q3驱动信号的vgs3截止，第三个瞬态冲击上升沿t4时刻，对应同步整流mos管q3驱动信号的vgs3导通，第四个瞬态冲击上升沿t5时刻，对应同步整流mos管q3驱动信号的vgs3截止，……如此循环，同理，同步整流mos管q4波形vlr_cp4中，第一个瞬态冲击上升沿t2时刻，对应同步整流mos管q4驱动信号的vgs4导通，第二个瞬态冲击上升沿t3时刻，对应同步整流mos管q4驱动信号的vgs4截止，第三个瞬态冲击上升沿t6时刻，对应同步整流mos管q4驱动信号的vgs4导通，第四个瞬态冲击上升沿t7时刻，对应同步整流mos管q4驱动信号的vgs4截止，……如此循环。

需要特别说明的是，本方案通过检测谐振电压lr瞬态突变，判断副边电流开始和结束，来控制同步整流mos管的导通与截止。采样衰减电路也可以用变压器、线性光耦等替代来实现。整形锁存电路将谐振电感瞬态冲击电压，转换为上升沿信号，可通过锁存芯片避免杂音抖动造成误触发。该电路包含2个阈值电压比较器，输出产生上升沿或下降沿电平。数字逻辑电路，可由与非门组合实现，也可用d触发器如sn74ahc74，或t’触发器，或cpld可编程逻辑电路搭建而成实现同等功能和效果。如图7-10所示，为可选的触发器应用电路。具体原理属于现有技术，不再赘述。

本方案也可应用于其他形式llc谐振电路，如原边全桥结构，或副边全桥结构，如图6所示。

综上所述，采用本发明的技术方案具有以下有益效果：

本方案解决了现有同步整流方式中当llc谐振电路中谐振频率高于开关频率时，存在副边电流较原边驱动提前到零，若此时副边驱动还是与原边同步导通不及时提前断开，会存在原边电流过大甚至损坏开关管的风险，采用雅达oring场效应管控制方式对电路内部对称模块以及元器件的要求非常高、由寄生电感和引线电感引起驱动电压时高时低造成mos管导通程度不一致、效率受到较大影响的问题。

由于llc谐振电路中，副边电流正比于谐振电流与励磁电流的差值，即输出电流开始和结束的时刻，便是谐振电流与励磁电流相等的时刻，而此时也是谐振电感两端电压发生翻转的时刻。谐振电感电压突变明显，检测可靠，不易引起其他杂散寄生影响，本发明通过提取谐振电感电压瞬态突变信号，作为对应同步整流管的开启和关闭信号；从而避免了采样微弱电流小信号的采样失真，也避免了mos管脚杂散电感等寄生参数的影响，且本方案无需实时跟随原边驱动，能在全开关频率范围应用，不受开关频率影响，进行实时跟随输出电流的同步控制，实现提高转换效率。特别是在输出短路或轻载模式下优势更为明显。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。