一种CPU直接驱动MOS管的升压电路的制作方法

本发明涉及电子电路领域，尤其是涉及一种cpu直接驱动mos管的升压电路。

背景技术：

现有技术中，在一些产品设计上会采用cpu的pwm口直接驱动三极管或mos管，经升压电感、二极管整流及电容滤波后变成升压电压输出给特定负载工作，以替代专用升压芯片。

但是这类电路目前大多不带输出电压的闭环反馈控制，即使有带闭环反馈控制，也无法解决负载突然变小或负载消失情况下的升压输出电压瞬间飙升问题，原因是cpu需要软件处理时间来对变化了的输出电压进行多次a/d采样及数字滤波运算，响应速度相对较慢。在此期间如果外界的负载突然变换或断开，使得负载电流突然产生变小或消失，由于cpu还来不及计算出升压输出电压有效值并减小pwm占空比，导致cpu输出的pwm驱动波形仍按原有的占空比继续驱动升压电路，造成实际升压能力明显大于减小了的负载消耗而出现升压输出电压瞬间飙升，甚至出现输出异常高压而击穿负载。如果是与人体皮肤有接触的美容仪，还会引发用户使用时的不适感觉。所以如何抑制负载电流突然减小或消失情况下的升压输出电压瞬间飙升问题，是cpu直接驱动mos管升压电路的技术难点所在。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种cpu直接驱动mos管的升压电路，能够抑制负载突然减小或消失情况下的升压输出电压瞬间飙升。

本发明的一个实施例提供了一种cpu直接驱动mos管的升压电路，包括供电输入端、升压电感、cpu、第一mos管、整流与抑制过冲电路和升压输出端，所述供电输入端分别与所述升压电感的一端、所述cpu的输入端连接，所述升压电感的另一端通过所述整流与抑制过冲电路与所述升压输出端连接，所述升压输出端用于连接负载，所述升压电感的另一端还通过所述第一mos管与所述cpu的pwm信号输出脚连接，所述升压电感的另一端与所述第一mos管的漏极连接，所述cpu的pwm信号输出脚与所述第一mos管的栅极连接，所述第一mos管的源极接地；

所述整流与抑制过冲电路包括第三电容和并联的第一二极管、第三mos管，所述升压电感分别与所述第一二极管的正极、第三mos管的漏极连接，所述第一二极管的负极、所述第三mos管的源极与所述升压输出端连接，所述第三mos管的栅极通过所述第三电容接地。

本发明实施例的cpu直接驱动mos管的升压电路至少具有如下有益效果：

通过cpu的pwm信号输出脚输出一定占空比的脉冲直接驱动升压电感和第一mos管，在第一mos管导通期间，升压电感通电储能；在第一mos管关断期间，升压电感的储能变成自感高压脉冲，经整流滤波后转换成较高电压的直流电向负载供电。整流与抑制过冲电路包括并联的第一二极管(整流二极管)和第三mos管，以及第三电容组成的抑制瞬间电压过冲电路，能够抑制负载突然减小或消失情况下的升压输出电压瞬间飙升。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述升压电感与所述整流与抑制过冲电路之间还连接有第二mos管，所述cpu的sw脚与所述第二mos管的栅极连接，所述升压电感与所述第二mos管的源极连接，所述第二mos管的漏极分别与所述第一二极管的正极、第三mos管的漏极连接。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述整流与抑制过冲电路还包括第三电阻，所述第三电阻的一端与所述第三电容的一端连接，所述第三电阻的另一端与所述第三mos管的源极连接。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述供电输入端包括第一电容和第二电容，所述第一电容的正极与所述升压电感的一端连接，所述第一电容的负极接地，所述第二电容的一端与所述升压电感的一端连接，所述第二电容的另一端接地。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述升压输出端包括第四电容和第五电容，所述第四电容的正极分别与所述第一二极管的负极、所述第三mos管的源极连接，所述第四电容的负极接地，所述第五电容的一端分别与所述第一二极管的负极、所述第三mos管的源极连接，所述第五电容的另一端接地。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述升压电路还包括电压检测回路，所述电压检测回路的输入端与所述升压输出端连接，所述电压检测电路的输出端与所述cpu的a/d脚连接。

根据本发明的另一些实施例的cpu直接驱动mos管的升压电路，所述电压检测回路包括第四电阻、第五电阻和第六电容。所述第四电阻的一端与所述升压输出端连接，所述第四电阻的另一端分别与所述第五电阻的一端、所述cpu的a/d脚连接，所述第五电阻的另一端接地，所述cpu的a/d脚还通过所述第六电容接地。

附图说明

图1是本发明实施例中cpu直接驱动mos管的升压电路的一具体实施例电路框图；

图2是本发明实施例中cpu直接驱动mos管的升压电路的一具体实施例电路原理图。

具体实施方式

以下将结合实施例对本发明的构思及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。

在本发明的描述中，如果涉及到方位描述，例如“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。如果某一特征被称为“设置”、“固定”、“连接”、“安装”在另一个特征，它可以直接设置、固定、连接在另一个特征上，也可以间接地设置、固定、连接、安装在另一个特征上。

在本发明实施例的描述中，如果涉及到“若干”，其含义是一个以上，如果涉及到“多个”，其含义是两个以上，如果涉及到“大于”、“小于”、“超过”，均应理解为不包括本数，如果涉及到“以上”、“以下”、“以内”，均应理解为包括本数。如果涉及到“第一”、“第二”，应当理解为用于区分技术特征，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

实施例一

参照图1，示出了本发明实施例中cpu直接驱动mos管的升压电路的电路框图，具体包括：供电输入端、升压电感、cpu、第一mos管、整流与抑制过冲电路和升压输出端。其中，供电输入端分别与升压电感的一端、cpu的输入端连接，升压电感的另一端通过整流与抑制过冲电路与升压输出端连接，升压输出端用于连接负载，升压电感的另一端还通过第一mos管与cpu的pwm信号输出脚连接，升压电感的另一端与第一mos管的漏极连接，cpu的pwm信号输出脚与第一mos管的栅极连接，第一mos管的源极接地。

本实施例中，通过cpu的pwm信号输出脚输出一定占空比的脉冲直接驱动升压电感和第一mos管，在第一mos管导通期间，升压电感通电储能；在第一mos管关断期间，升压电感的储能变成自感高压脉冲，经整流滤波后转换成较高电压的直流电向负载供电。

本实施例中，升压电感与整流与抑制过冲电路之间还连接有第二mos管，cpu的sw脚与第二mos管的栅极连接，升压电感与第二mos管的源极连接，第二mos管的漏极分别与第一二极管的正极、第三mos管的漏极连接。

为了抑制负载电流突然减小或消失等异常情况下的升压输出电压瞬间飙升问题，整流与抑制过冲电路包括负责整流的第一二极管(整流二极管)和第三mos管、第三电容。具体地，在第二mos管导通、升压电路正常工作情况下，升压产生的能量与负载消耗的能量达成了阶段性平衡，升压输出电压保持稳定不再变化。当负载电流突然剧减(如外界的负载突然变换或断开)时，原pwm占空比驱动升压电感产生的储能将远大于负载消耗的能量，升压输出电压将迅速上升，但并联在整流二极管两端的第三mos管的栅极接有第三电容，其初始电容电压与原来的升压输出电压相当。由于电容电压不能突变，当cpu输出的pwm脉冲处于高电平时，第一mos管导通，第三mos管的漏极经导通的第二mos管及第一mos管导地，第三mos管将因它的源极(接升压输出端)比栅极、漏极电压高而导通，整流二极管被第三mos管短路，升压输出端的电容储能经导通的第三mos管、第二mos管及第一mos管被分流到地泄放电能；当升压输出电压降到低于(第三电容电压+第三mos管最小vgs)的电压值后，第三mos管将自动截止关断，升压输出电压将停止继续下降，所以经第三mos管泄放到地的能量有限；当cpu输出的pwm脉冲处于低电平时，第一mos管截止，升压电感储能经第一二极管向升压输出电容充电，升压输出电压上升。由于第三mos管对升压输出电容的对地泄漏放电作用，这样边升压边泄放的结果，使得升压输出端失去电压瞬间飙升的能力。

实施例二

参照图2，示出了本发明实施例中cpu直接驱动mos管的升压电路的电路原理图。其中，vin为供电输入端及cpu的供电端，vout为升压输出端，l1为升压电感。

第一电容c1、第二电容c2为供电输入端vin的滤波电容，第一电容c1用以保持供电输入端vin的电压稳定，第二电容c2用于避免脉冲信号传导到其他线路导致emc(电磁兼容)问题。供电输入端vin应不大于cpu的最大工作电压。

第四电容c4为升压输出端vout的滤波及储能电容，第五电容c5用于消除升压输出端vout的高频杂讯。cpu的pwm口输出一定占空比的pwm高低电平脉冲驱动第一mos管q1工作，在第一mos管q1管导通期间，升压电感l1通电储能；在第一mos管q1关断期间，升压电感l1的储能变成自感高压脉冲，经第一二极管d1整流及第三电容c3滤波成较高电压的直流电vout向负载供电。

第二mos管q2用于控制升压输出的通断。具体地，第一电阻r1、第二电阻r2分别为第一mos管q1、第二mos管q2的偏置电阻，以确保第一mos管q1、第二mos管q2在关机或待机状态时处于可靠的关断模式。cpu的sw脚接第二mos管q2的栅极，当cpu的sw脚输出低电平时，第二mos管q2因源极与栅极之间存在电压差而导通，升压输出电路接通；当cpu的sw脚输出高电平时，第二mos管q2因源极与栅极之间差不多等电压而截止，升压输出电路被关断。

第三mos管q3与第一二极管d1并联，起到负载电流突然剧减时抑制升压输出电压的瞬间飙升作用。具体地，第三mos管q3的栅极通过第三电容c3接地，第三电容c3与第三电阻r3构成串联充电回路，使升压输出电压达到稳定后，第三电容c3两端的电压接近升压输出电压vout，为后续的抑制升压输出电压vout因负载变化而飙升提供了基准电压作用。当负载电流出现突然减小或消失的异常情况下，cpu原pwm占空比驱动升压电感l1产生的储能将大于负载消耗的能量，升压输出端vout的值将迅速上升。由于第三mos管q3的栅极连接的第三电容c3两端电压不能突变(初始还停留在原有的vout值水平)，当上升的升压输出端vout(即第三mos管q3源极)与第三mos管q3栅极之间的电压差大于第三mos管q3的vgs导通阀值时，由于在第一mos管q1处于pwm高电平脉冲导通期间第一mos管q1的漏极处于低电平，第三mos管的漏极经导通的第二mos管及第一mos管而导地，此时第三mos管q3将因它的源极(升压输出端)比栅极、漏极电压高而导通，升压输出端vout的第四电容c4经第三mos管q3、第二mos管q2、第一mos管q1导地放电，但当升压输出电压vout降到低于(第三电容c3两端电压+第三mos管q3管最小vgs)电压值后，第三mos管q3将因为它的源极与栅极之间电压差小于vgs导通阀值而自动截止关断，升压输出端vout将停止电压的继续下降，所以第四电容c4经第三mos管q3泄漏到地的能量是有限的，不会出现将前一个第一电感l1产生的升压脉冲能量全部漏光的情况。当cpu输出的pwm脉冲处于低电平时，第一mos管q1截止，此时第一电感l1产生的升压自感电动势电压远高于升压输出电压vout，第三mos管q3因漏极电压大于源极电压而截止，第一电感l1产生的升压脉冲经第一二极管d1整流后向第四电容c4充电，升压输出端vout又继续上升，由于负载电流剧减或消失时，原有的充放电平衡被打破，第一电感l1的升压脉冲能量将大于升压输出端第四电容c4经第三mos管反向放电到地的泄漏电量及负载所消耗的电流，升压输出端vout将以一定速度持续上升，并经第三电阻r3对第三电容c3进行充电，第三电容c3两端电压将缓慢上升，因此升压输出端的第四电容c4经第三mos管q3泄漏到地所需要的门槛(即第三mos管q3导通的门槛)将逐渐上升，从而使升压输出端vout也随之逐渐上升。正是由于与第一二极管d1并联的第三mos管对升压输出第四电容c4的对地泄漏放电作用，从而抑制了升压输出电压vout瞬间飙升的能力，使飙升变为缓慢上升，从而为后续cpu调节pwm占空比将升压输出电压vout迅速调回原设定值赢得了时间。

第四电阻r4、第五电阻r5、第六电容c6组成升压输出端vout的电压检测回路。升压输出端vout的电压经第四电阻r4、第五电阻r5分压并经过第六电容c6滤波后，送至cpu的a/d脚进行检测及数字滤波(求平均值运算)，以排除负载杂讯信号干扰可能导致的电压检测误判。当cpu完成对升压输出电压vout的检测后，与vout设定值进行比较。如果vout大于设定值，则减小当前pwm占空比一个值，再检测及比较升压输出电压vout与设定值之间的差值，如没达到设定值，则继续递减pwm占空比，如此反复，直至将升压输出电压vout调整到设定值。如果vout小于设定值，则逐渐递增pwm占空比直至达到vout设定值。由于cpu运算速度极快，通常在0.5秒内就可以实现以上升压输出vout设定值的整个调整过程。当负载电流意外剧减或消失情况下，一方面通过上述硬件电路先对升压输出电压vout瞬间飙升进行强行抑制，另一方面cpu会通过上述调节pwm占空比的方式来迅速完成对升压输出电压vout的调整，逐步逼近并最终达到vout设定值。

需要说明的是，升压电路开始换档时，由于此时负载没有瞬间变化，cpu会根据各档位对应的升压输出vout设定变化值，按上述方法增减相应的pwm占空比直至vout达到新的设定值。当需要增大升压输出vout设定值时，尽管升压输出vout升高时会出现上述因为大于(第三电容c3原先电压值+第三mos管q3管最小vgs值)时第三mos管q3导通将第四电容c4漏电到地的情况，但由于当升压输出电压vout降到低于(第三电容c3两端电压+第三mos管q3管最小vgs)电压值后第三mos管q3将截止关断停止漏电，所以第四电容c4经第三mos管q3泄漏到地的能量将是有限的。随着cpu输出的pwm占空比不断加大，当升压电感l1产生的储能不断增大到逐渐超越第四电容c4经第三mos管q3导通产生的漏电及负载所消耗的电流时，升压输出vout依然将逐渐上升到新设定的电压值，所以，上述由第三电阻r3、第三电容c3和并联的第一二极管d1、第三mos管q3组成的整流与抑制过冲电路并不会对升压输出电压vout的档位调高产生什么影响。

此处值得说明的是，在器件的选择上，cpu需选用带a/d脚及内置a/d基准电压源、带pwm信号输出且pwm最高频率大于60khz的单片机，以免升压电感l1产生音频振荡噪音，pwm应至少8位分辨率，以确保升压输出电压vout具有较细的步进调节值，不至于每步之间一下子电压调节的跨度太大，cpu可以选mdt10f272等符合以上要求的芯片型号。第一mos管q1应选用vgs<2.5v的nmos管，其耐电流应为最大负载工作电流的5倍以上，耐压应为最大升压输出电压的2倍以上，对于升压输出电压不大于15v、升压输出电流小于1.5a的应用场合，可选用sot23封装的ao3400(30v、5.8a)等型号。第二mos管q2及第三mos管q3应选用pmos管，其耐电流应为最大负载工作电流的3倍以上，第三mos管应选用导通阀值vgs<1.4v的p沟道mosfet管，以将升压输出电压瞬间飙升最大值控制在1.8v以内。对于升压输出电压不大于12v、升压输出电流小于1.2a的应用，可选用vgs≤1.3v的sot23封装ao3401(-30v、4.2a)或vgs≤1v的nce2305(-20v、4.1a)等型号。升压电感l1的耐电流应为最大负载工作电流的2倍以上，其电感量视驱动升压的pwm频率而定，pwm频率越高，所需的电感量越小，越有利于减小升压电感的外形尺寸。对于升压驱动采用110～130khz的pwm频率，升压电感l1推荐采用电感量为47uh的工字绕线电感或贴片功率电感。第一电阻r1、第二电阻r2可选10k～100k，第三电阻r3与第三电容c3配套使用，例如第三电容c3选1uf/50v时，第三电阻r3选47k～100k，但第三电容c3、第三电阻r3的选值不可过大，以免充电时间常数过大而造成换挡时达到升压输出电压设定值所需的过渡时间过长。第四电阻r4、第五电阻r5的选择视最大升压输出电压与cpu内置a/d基准电压值之比而定，一般为几十千欧至几百千欧，应确保最大升压输出电压经第四电阻r4、第五电阻r5分压后送到cpu的a/d脚电压低于cpu内置a/d基准电压值的4/5，不产生溢出。考虑到cpu直接驱动的升压电路纹波会比专用升压芯片的稍大些，a/d采样的第六电容c6应选用1uf/50v。升压输出端的第四电容c4应选用220uf～470uf的电解电容，其耐压值应为最大升压输出电压的2～3倍以上。供电输入端的第二电容c2和升压输出端的第五电容c5，可选用100nf/50v，用于消除高频杂讯。供电输入端的第一电容c1的取值视升压输出负载电流大小而定，其取值可选22uf～100uf/16v，以确保升压电路工作时供电电压不会出现较大电压波动为原则。

上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。