一种带有电自动合闸功能的断路器的制作方法

本实用新型涉及一种断路器领域，更加具体地说，涉及一种带有电自动合闸功能的断路器。

背景技术：

传统的低压万能式断路器作为低压进线断路器，一般要求安装欠电压脱扣器，防止倒送电情况发生，但安装欠电压脱扣器后，每次停电断路器都跳闸，恢复供电后，由于是进线断路器跳闸，用户不知道已恢复供电，造成用户实际断电时间延长，另外，每次停电，都必须人工合闸，才能恢复供电。

技术实现要素：

本实用新型为了克服现有技术中存在的传统的低压进线断路器安装有欠电压脱扣器导致用户实际断电时间延长的问题，现提供具有可减少停电时间的一种带有电自动合闸功能的断路器。

本实用新型的一种带有电自动合闸功能的断路器，包括断路器本体，所述的断路器本体上安装有分励脱扣器和闭合电磁铁，所述的断路器本体安装与三相电路中，所述的三相电路包括火线LA、火线LB、火线LC和零线N，所述的断路器本体的上端口与三相电压采样电路的采集端相连接，所述的断路器本体的下端口与设有三相电流采样电路的采集端相连接，所述的三相电压采样电路的输出端和三相电流采样电路输出端分别与微处理器的数据输入端相连接，所述的微处理器的信号输出端与驱动执行电路的信号输入端相连接，所述的驱动执行电路的脱扣信号输出端与分励脱扣器的信号输入端相连接，所述的驱动执行电路的合闸信号输出端与合闸电磁铁的信号输入端相连接，所述的分励脱扣器的信号输出端和合闸电磁铁的信号输出端分别与断路器本体信号输入端线连接，所述的微处理器的操控端分别与键盘和显示电路相连接，所述的微处理器的通信端与上位机相连接。

所述的，微处理器采用型号为STM32单片机作为CPU，该单片机不但功能强大且价格较为低廉。工作时，微处理器会实时监测断路器本体的分合闸状态，所述的三相电压采样电路和三相电流采样电路会实时向微处理器发送电路数据，微处理器在获得电路数据后会对线路中出现的状况进行判断，当线路中出现短路和过载等故障时，微处理器会给断路器本体发送相应的指令。当监测到市电失压、缺相时，断路器会执行分闸指令，进行欠压保护；当市电恢复正常，处于分闸位置的断路器会执行合闸指令，从而恢复供电。当停电后来电，断路器能自动合闸供电，既减少了停电时间，又省了人工合闸操作工序。

作为优选，所述的三相电压采样电路由三条电压采样线路Ua、Ub和Uc组成，所述的Ua包括运放芯片U3B、电阻R60、电阻R63、电阻R14、电阻R16、电阻R24、电容C18、电容C7和二极管D4，所述的运放芯片U3B的正极接地，所述的运放芯片U3B的负极和电阻R14的一端分别与电阻R16的一端相连接，所述电阻R16的另一端和二极管D4的负极分别与电阻R24的一端相连接，所述的二极管D4的正极与运放芯片U3B的3引脚相连接，所述的电阻R14的另一端、电阻R63的一端和电容C18的一端分别与电阻R60的一端相连接，所述的电阻R60的另一端与火线LA相连接，所述的电容C18的另一端和电阻R63的另一端分别接地，所述的电阻R24的另一端和电容C7的一端分别与微处理器的数据输入端相连接，所述的电容C7的另一端接地。

作为优选，所述的Ub包括运放芯片U3C、电阻R61、电阻R64、电阻R18、电阻R17、电阻R25、电容C19、电容C7和二极管D5，所述的运放芯片U3C的正极接地，所述的运放芯片U3C的负极和电阻R18的一端分别与电阻R17的一端相连接，所述电阻R17的另一端和二极管D5的负极分别与电阻R25的一端相连接，所述的二极管D5的正极与运放芯片U3C的3引脚相连接，所述的电阻R18的另一端、电阻R64的一端和电容C19的一端分别与电阻R61的一端相连接，所述的电阻R61的另一端与火线LB相连接，所述的电容C19的另一端和电阻R64的另一端分别接地，所述的电阻R25的另一端和电容C9的一端分别与微处理器的数据输入端相连接，所述的电容C9的另一端接地。

作为优选，所述的Uc包括运放芯片U3D、电阻R62、电阻R65、电阻R19、电阻R20、电阻R26、电容C20、电容C10和二极管D6，所述的运放芯片U3D的正极接地，所述的运放芯片U3D的负极和电阻R19的一端分别与电阻R20的一端相连接，所述电阻R20的另一端和二极管D6的负极分别与电阻R26的一端相连接，所述的二极管D6的正极与运放芯片U3D的3引脚相连接，所述的电阻R19的另一端、电阻R65的一端和电容C20的一端分别与电阻R62的一端相连接，所述的电阻R62的另一端与火线LC相连接，所述的电容C20的另一端和电阻R65的另一端分别接地，所述的电阻R26的另一端和电容C10的一端分别与微处理器的数据输入端相连接，所述的电容C10的另一端接地。

作为优选，所述的三相电流采样电路由三相电流采样线路Ia、Ib和Ic组成，所述的Ia包括三相电流互感器Z1、瞬态抑制二极管D7、运放芯片U1、电阻R27、电阻R28、电阻R29、电阻R30、电容C21、电容C22和电容C23，所述的三相电流互感器Z1的1和2引脚分别与火线LA和零线N相连接，所述的三相电流互感器Z1的3引脚、瞬态抑制二极管D7的一端、电阻R27的一端、电容C21的一端和电容C23的一端分别与电阻R28的一端相连接，所述的电容C21的另一端和电容C22的一端相连接并接地，所述的三相电流互感器Z1的4引脚、瞬态抑制二极管D7的另一端、电阻R27的另一端、电容C22的另一端、电容C23的另一端分别与电阻R29的一端相连接，所述的电阻R28的另一端和电阻R30的一端分别与运放芯片U1的1引脚相连接，所述的与电阻R29的另一端与运放芯片U1的2引脚相连接，所述的运放芯片U1的3和4引脚分别接地和VCC，所述的电阻R30的另一端与运放芯片U1的5引脚相连接其节点与微处理器的数据输入端相连接。

作为优选，所述的Ib包括三相电流互感器Z2、瞬态抑制二极管D8、运放芯片U2、电阻R31、电阻R32、电阻R33、电阻R34、电容C24、电容C25和电容C26，所述的三相电流互感器Z2的1和2引脚分别与火线LB和零线N相连接，所述的三相电流互感器Z2的3引脚、瞬态抑制二极管D8的一端、电阻R31的一端、电容C24的一端和电容C26的一端分别与电阻R32的一端相连接，所述的电容C24的另一端和电容C25的一端相连接并接地，所述的三相电流互感器Z2的4引脚、瞬态抑制二极管D8的另一端、电阻R31的另一端、电容C25的另一端、电容C26的另一端分别与电阻R33的一端相连接，所述的电阻R32的另一端和电阻R34的一端分别与运放芯片U2的1引脚相连接，所述的与电阻R33的另一端与运放芯片U1的2引脚相连接，所述的运放芯片U2的3和4引脚分别接地和VCC，所述的电阻R34的另一端与运放芯片U2的5引脚相连接其节点与微处理器的数据输入端相连接。

作为优选，所述的Ic包括三相电流互感器Z3、瞬态抑制二极管D9、运放芯片U3、电阻R35、电阻R36、电阻R37、电阻R38、电容C27、电容C28和电容C29，所述的三相电流互感器Z3的1和2引脚分别与火线LC和零线N相连接，所述的三相电流互感器Z3的3引脚、瞬态抑制二极管D9的一端、电阻R35的一端、电容C27的一端和电容C29的一端分别与电阻R36的一端相连接，所述的电容C27的另一端和电容C28的一端相连接并接地，所述的三相电流互感器Z3的4引脚、瞬态抑制二极管D9的另一端、电阻R35的另一端、电容C28的另一端、电容C29的另一端分别与电阻R37的一端相连接，所述的电阻R36的另一端和电阻R38的一端分别与运放芯片U3的1引脚相连接，所述的与电阻R37的另一端与运放芯片U3的2引脚相连接，所述的运放芯片U3的3和4引脚分别接地和VCC，所述的电阻R38的另一端与运放芯片U3的5引脚相连接其节点与微处理器的数据输入端相连接。

作为优选，所述的驱动执行电路由驱动电路QA和驱动电路QB组成，所述的驱动电路QA包括继电器K1、二极管D1、排插J3、三极管Q1、电阻R2、电阻R5、电容C1和电容C3，所述的继电器K1的4引脚与火线LA相连接，所述的继电器K1的1和5引脚分别与二极管D1的正极和负极相连接，所述的继电器K1的3引脚和电容C3的一端分别与排插J3的1引脚相连接，所述的电容C3的另一端与排插J3的3引脚相连接，所述的排插J3的2引脚与零线N相连接，所述的驱动电路QA通过排插J3与分励脱扣器相连接，所述的三极管Q1的集电极与继电器K1的1引脚相连接，所述的三极管Q1的基极、电容C1的一端和电阻R5的一端分别与微处理器的信号输出端相连接，所述的电阻R5的另一端和电容C1的另一端分别与三极管Q1的发射极相连接并接地。

作为优选，所述的驱动电路QB包括继电器K2、二极管D10、排插J4、三极管Q2、电阻R35、电阻R36、电容C31和电容C30，所述的继电器K2的4引脚与火线LB相连接，所述的继电器K2的1和5引脚分别与二极管D10的正极和负极相连接，所述的继电器K2的3引脚和电容C30的一端分别与排插J4的1引脚相连接，所述的电容C30的另一端与排插J4的3引脚相连接，所述的排插J4的2引脚与零线N相连接，所述的驱动电路QB通过排插J4与合闸电磁铁相连接，所述的三极管Q2的集电极与继电器K2的1引脚相连接，所述的三极管Q2的基极、电容C31的一端和电阻R5的一端分别与微处理器的信号输出端相连接，所述的电阻R36的另一端和电容C31的另一端分别与三极管Q2的发射极相连接并接地。

所述的三相电流互感器Z1、三相电流互感器Z2和三相电流互感器Z3的均为型号为zmct102a的穿心式电流互感器，该电流互感器不仅保护效果显著且价格较为实惠。所述的瞬态抑制二极管D7、瞬态抑制二极管D8和瞬态抑制二极管D9用于有效地保护三相电路检测电路，从而延长本实用新型的使用寿命。

本实用新型具有以下有益效果：安全性高，使用方便，使用寿命长，缩短了停电时长，节省了人工合闸的工序。

附图说明

附图1为本实用新型的原理框图。

附图2为本实用新型的电压采样线路Ua的原理图。

附图3为本实用新型的电压采样线路Ub的原理图。

附图4为本实用新型的电压采样线路Uc的原理图。

附图5为本实用新型的三相电流采样线路Ia的原理图。

附图6为本实用新型的三相电流采样线路Ib的原理图。

附图7为本实用新型的三相电流采样线路Ic的原理图。

附图8为本实用新型的驱动电路QA的原理图。

附图9为本实用新型的驱动电路QB的原理图。

具体实施方式

下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说明。

实施例：根据附图1、附图2、附图3、附图4、附图5、附图6附图7、附图8和附图9对本实用新型进行进一步说明，本例的一种带有电自动合闸功能的断路器，包括断路器本体，所述的断路器本体上安装有分励脱扣器和闭合电磁铁，所述的断路器本体安装与三相电路中，所述的三相电路包括火线LA、火线LB、火线LC和零线N，所述的断路器本体的上端口与三相电压采样电路的采集端相连接，所述的断路器本体的下端口与设有三相电流采样电路的采集端相连接，所述的三相电压采样电路的输出端和三相电流采样电路输出端分别与微处理器的数据输入端相连接，所述的微处理器的信号输出端与驱动执行电路的信号输入端相连接，所述的驱动执行电路的脱扣信号输出端与分励脱扣器的信号输入端相连接，所述的驱动执行电路的合闸信号输出端与合闸电磁铁的信号输入端相连接，所述的分励脱扣器的信号输出端和合闸电磁铁的信号输出端分别与断路器本体信号输入端线连接，所述的微处理器的操控端分别与键盘和显示电路相连接，所述的微处理器的通信端与上位机相连接，所述的微处理器采用型号为STM32单片机作为CPU。

所述的三相电压采样电路由三条电压采样线路Ua、Ub和Uc组成，所述的Ua包括运放芯片U3B、电阻R60、电阻R63、电阻R14、电阻R16、电阻R24、电容C18、电容C7和二极管D4，所述的运放芯片U3B的正极接地，所述的运放芯片U3B的负极和电阻R14的一端分别与电阻R16的一端相连接，所述电阻R16的另一端和二极管D4的负极分别与电阻R24的一端相连接，所述的二极管D4的正极与运放芯片U3B的3引脚相连接，所述的电阻R14的另一端、电阻R63的一端和电容C18的一端分别与电阻R60的一端相连接，所述的电阻R60的另一端与火线LA相连接，所述的电容C18的另一端和电阻R63的另一端分别接地，所述的电阻R24的另一端和电容C7的一端分别与微处理器的数据输入端相连接，所述的电容C7的另一端接地。

所述的Ub包括运放芯片U3C、电阻R61、电阻R64、电阻R18、电阻R17、电阻R25、电容C19、电容C7和二极管D5，所述的运放芯片U3C的正极接地，所述的运放芯片U3C的负极和电阻R18的一端分别与电阻R17的一端相连接，所述电阻R17的另一端和二极管D5的负极分别与电阻R25的一端相连接，所述的二极管D5的正极与运放芯片U3C的3引脚相连接，所述的电阻R18的另一端、电阻R64的一端和电容C19的一端分别与电阻R61的一端相连接，所述的电阻R61的另一端与火线LB相连接，所述的电容C19的另一端和电阻R64的另一端分别接地，所述的电阻R25的另一端和电容C9的一端分别与微处理器的数据输入端相连接，所述的电容C9的另一端接地。

所述的Uc包括运放芯片U3D、电阻R62、电阻R65、电阻R19、电阻R20、电阻R26、电容C20、电容C10和二极管D6，所述的运放芯片U3D的正极接地，所述的运放芯片U3D的负极和电阻R19的一端分别与电阻R20的一端相连接，所述电阻R20的另一端和二极管D6的负极分别与电阻R26的一端相连接，所述的二极管D6的正极与运放芯片U3D的3引脚相连接，所述的电阻R19的另一端、电阻R65的一端和电容C20的一端分别与电阻R62的一端相连接，所述的电阻R62的另一端与火线LC相连接，所述的电容C20的另一端和电阻R65的另一端分别接地，所述的电阻R26的另一端和电容C10的一端分别与微处理器的数据输入端相连接，所述的电容C10的另一端接地。

所述的三相电流采样电路由三相电流采样线路Ia、Ib和Ic组成，所述的Ia包括三相电流互感器Z1、瞬态抑制二极管D7、运放芯片U1、电阻R27、电阻R28、电阻R29、电阻R30、电容C21、电容C22和电容C23，所述的三相电流互感器Z1的1和2引脚分别与火线LA和零线N相连接，所述的三相电流互感器Z1的3引脚、瞬态抑制二极管D7的一端、电阻R27的一端、电容C21的一端和电容C23的一端分别与电阻R28的一端相连接，所述的电容C21的另一端和电容C22的一端相连接并接地，所述的三相电流互感器Z1的4引脚、瞬态抑制二极管D7的另一端、电阻R27的另一端、电容C22的另一端、电容C23的另一端分别与电阻R29的一端相连接，所述的电阻R28的另一端和电阻R30的一端分别与运放芯片U1的1引脚相连接，所述的与电阻R29的另一端与运放芯片U1的2引脚相连接，所述的运放芯片U1的3和4引脚分别接地和VCC，所述的电阻R30的另一端与运放芯片U1的5引脚相连接其节点与微处理器的数据输入端相连接。

所述的Ib包括三相电流互感器Z2、瞬态抑制二极管D8、运放芯片U2、电阻R31、电阻R32、电阻R33、电阻R34、电容C24、电容C25和电容C26，所述的三相电流互感器Z2的1和2引脚分别与火线LB和零线N相连接，所述的三相电流互感器Z2的3引脚、瞬态抑制二极管D8的一端、电阻R31的一端、电容C24的一端和电容C26的一端分别与电阻R32的一端相连接，所述的电容C24的另一端和电容C25的一端相连接并接地，所述的三相电流互感器Z2的4引脚、瞬态抑制二极管D8的另一端、电阻R31的另一端、电容C25的另一端、电容C26的另一端分别与电阻R33的一端相连接，所述的电阻R32的另一端和电阻R34的一端分别与运放芯片U2的1引脚相连接，所述的与电阻R33的另一端与运放芯片U1的2引脚相连接，所述的运放芯片U2的3和4引脚分别接地和VCC，所述的电阻R34的另一端与运放芯片U2的5引脚相连接其节点与微处理器的数据输入端相连接。

所述的Ic包括三相电流互感器Z3、瞬态抑制二极管D9、运放芯片U3、电阻R35、电阻R36、电阻R37、电阻R38、电容C27、电容C28和电容C29，所述的三相电流互感器Z3的1和2引脚分别与火线LC和零线N相连接，所述的三相电流互感器Z3的3引脚、瞬态抑制二极管D9的一端、电阻R35的一端、电容C27的一端和电容C29的一端分别与电阻R36的一端相连接，所述的电容C27的另一端和电容C28的一端相连接并接地，所述的三相电流互感器Z3的4引脚、瞬态抑制二极管D9的另一端、电阻R35的另一端、电容C28的另一端、电容C29的另一端分别与电阻R37的一端相连接，所述的电阻R36的另一端和电阻R38的一端分别与运放芯片U3的1引脚相连接，所述的与电阻R37的另一端与运放芯片U3的2引脚相连接，所述的运放芯片U3的3和4引脚分别接地和VCC，所述的电阻R38的另一端与运放芯片U3的5引脚相连接其节点与微处理器的数据输入端相连接。

所述的三相电流互感器Z1、三相电流互感器Z2和三相电流互感器Z3的均为型号为zmct102a的穿心式电流互感器。

所述的驱动执行电路由驱动电路QA和驱动电路QB组成，所述的驱动电路QA包括继电器K1、二极管D1、排插J3、三极管Q1、电阻R2、电阻R5、电容C1和电容C3，所述的继电器K1的4引脚与火线LA相连接，所述的继电器K1的1和5引脚分别与二极管D1的正极和负极相连接，所述的继电器K1的3引脚和电容C3的一端分别与排插J3的1引脚相连接，所述的电容C3的另一端与排插J3的3引脚相连接，所述的排插J3的2引脚与零线N相连接，所述的驱动电路QA通过排插J3与分励脱扣器相连接，所述的三极管Q1的集电极与继电器K1的1引脚相连接，所述的三极管Q1的基极、电容C1的一端和电阻R5的一端分别与微处理器的信号输出端相连接，所述的电阻R5的另一端和电容C1的另一端分别与三极管Q1的发射极相连接并接地。

所述的驱动电路QB包括继电器K2、二极管D10、排插J4、三极管Q2、电阻R35、电阻R36、电容C31和电容C30，所述的继电器K2的4引脚与火线LB相连接，所述的继电器K2的1和5引脚分别与二极管D10的正极和负极相连接，所述的继电器K2的3引脚和电容C30的一端分别与排插J4的1引脚相连接，所述的电容C30的另一端与排插J4的3引脚相连接，所述的排插J4的2引脚与零线N相连接，所述的驱动电路QB通过排插J4与合闸电磁铁相连接，所述的三极管Q2的集电极与继电器K2的1引脚相连接，所述的三极管Q2的基极、电容C31的一端和电阻R5的一端分别与微处理器的信号输出端相连接，所述的电阻R36的另一端和电容C31的另一端分别与三极管Q2的发射极相连接并接地。

以上所述仅为本实用新型的具体实施例，但本实用新型的结构特征并不局限于此，任何本领域的技术人员在本实用新型的领域内，所作的变化或修饰皆涵盖在本实用新型的专利范围之中。