一种基于电流模式的升降压控制器的制作方法

本发明涉及升降压变换器领域，具体涉及一种基于电流模式的升降压控制器。

背景技术：

四开关升降压转换器的典型构成有：控制器提供周期性的pwm控制信号，驱动器分别驱动四个开关以及电感和输出电容。

现在有各种各样的架构来实现控制器的功能，比如峰值电流模式，平均电流模式。但是目前各种架构的升降压变换器较难实现升压和降压之间的无缝切换，甚至一个周期内对四个开关管都进行了开关动作，开关动态损耗较多。

不难看出，现有技术中还存在诸多问题。

技术实现要素：

为此，为了解决现有技术中的上述问题，本发明提出一种基于电流模式的升降压控制器。

本发明通过以下技术手段解决上述问题：

一种基于电流模式的升降压控制器，包括：控制器和电压反馈环路，电流采样电路；

所述控制器输出drv1信号、drv2信号、drv3信号、drv4信号，所述电压反馈环路包括第一开关管、第二开关管、第三开关管和第四开关管，所述第一开关管的漏极接vin输入信号，所述第一开关管的栅极接控制器的drv1信号，所述第一开关管源极接第二开关管的漏极；所述第三开关管的漏极接vout输出信号，所述第三开关管的栅接控制器的drv3信号，所述第三开关管的源极接第四开关管漏极；所述第二开关管的源极和第四开关管的源极接电流采样电阻，所述第二开关管的栅极接控制器的drv2信号；所述第四开关管的栅极接控制器的drv4信号；所述第三开关管的漏极串连第一电阻和第二电阻并联连接至输出电压反馈信号vfb，所述电压反馈信号vfb输出至控制器中；

所述第一开关管的源级和第三开关管的源级间串连有感应线圈，第一开关管的源级和第二开关管的漏级与感应线圈的一端连接，第三开关管的源级和第四开关管的漏级与感应线圈的另一端连接；

vin输入信号与第一开关管的漏级之间并联接有输入电容，输入电容的另一端接地；vout输出信号与与第三开关管的漏级之间并联接有输出电容，输出电容的另一端接地。

进一步的，所述控制器包括：

ea运放电路，用于输出pwmbck信号和pwmbst信号；

降压buck逻辑电路，用于输出drv1信号和drv2信号；

升压boost逻辑电路，用于输出drv3信号和drv4信号；

state状态检测电路，用于输出boostm信号。

进一步的，所述降压buck逻辑电路、升压boost逻辑电路和state状态检测电路均接有时钟clk信号。

进一步的，所述降压buck逻辑电路包括：第一与门、第二与门、第一或门、第二或门、第三或门、第一rs触发器、第二rs触发器、第一驱动器、第二驱动器；

pwmbck信号和boostmb降压状态信号共同接入第一与门，与boostm升压状态信号的上升沿信号一起接入第一或门，第一或门输出接入第一rs触发器的s端；时钟clk信号和boostmb降压状态信号接入第二与门，输出后接入第一rs触发器的r端；第一rs触发器的q输出端与结果时钟同步的boostm升压状态信号一起经过第二或门后接第一驱动器输出drv1信号,drv1信号接第一开关管的栅极；drv1信号经下降沿处理后接第二rs触发器的s端；drv1信号经上升沿处理后和buckzcd信号经过第三或门，输出后接第二rs触发器的r端，第二rs触发器输出端q接第二驱动器，第二驱动器输出drv2信号，drv2信号接第二开关管q2的栅极。

进一步的，所述升压boost逻辑电路包括：第三与门、第四与门、第四或门、第五或门、第三rs触发器、第四rs触发器、第三驱动器、第四驱动器；

时钟clk信号和boostm信号经过第三与门后接入第三rs触发器的s端，pwmbst信号和boostm信号经过第四与门后接入第三rs触发器的r端；第三rs触发器的q输出端接第四驱动器，第四驱动器输出drv4信号，drv4信号接第四开关管q4的栅极；第三触发器的q非输出端经过上升沿检测接入第四rs触发器s端，drv4信号和boostzcd信号经过第四或门后输入到第四rs触发器r端，所述第四rs触发器的q输出端与经过时钟同步的boostmb信号经过第五或门后输出到第三驱动器，第三驱动器输出drv3信号，drv3信号接第三开关管q3的栅极。

进一步的，所述state状态检测电路包括：min-off计时器、min-on计时器、第一d触发器、第二d触发器、第五rs触发器、第五与门、第六与门；

时钟clk信号经过min-off计时器送入第一d触发器时钟端，drv2信号取非后送入第一d触发器数据端，第一d触发器输出端与boostmb降压状态信号经过第五与门后送入第五rs触发器s端；时钟clk信号经过一个min-on计时器送入第二d触发器时钟端，drv4信号取非后送入第二d触发器的数据端，第二d触发器输出端与boostm升压状态信号经过第六与门后送入第五rs触发器的r端，第五rs触发器q输出为boostm升压状态信号，q非为boostmb降压状态信号。

本发明相对传统升降压控制器，实现了动态损耗的降低，同时针对不同的工作频率，可以调整min-on和min-off时间，从而实现升压到升降压到升压各个模式的平滑无缝切换。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种基于电流模式的升降压控制器的结构示意图。

图2为本发明提供的一种基于电流模式的升降压控制器中所述的控制器结构框图。

图3为本发明提供的一种基于电流模式的升降压控制器在降压模式工作的波形示意图。

图4为本发明提供的一种基于电流模式的升降压控制器在升压模式工作的波形示意图。

图5为本发明提供的一种基于电流模式的升降压控制器工作在降升压临界状态时波形示意图。

图6为本发明提供的一种基于电流模式的升降压控制器工作在升降压临界状态时波形示意图。

附图标记

1-第一开关管；2-第二开关管；3-第三开关管；

4-第四开关管；5-第一电阻；6-第二电阻；

7-电流采样电阻。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合附图和具体的实施例对本发明的技术方案进行详细说明。需要指出的是，所描述的实施例子仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

参照图1，图1显示了由控制器，电压反馈电路和电流采样电路组成的升降压变换器，该升降压变换器中主要包含两部分，即核心控制器及与核心控制器进行配合的电压电流反馈环路，所述控制器输出drv1信号、drv2信号、drv3信号、drv4信号，所述电压反馈环路包括第一开关管1、第二开关管2、第三开关管3和第四开关管4，所述第一开关管1的漏极接vin输入信号，所述第一开关管1的栅极接控制器的drv1信号，所述第一开关管1源极接第二开关管2的漏极；所述第三开关管3的漏极接vout输出信号，所述第三开关管3的栅接控制器的drv3信号，所述第三开关管3的源极接第四开关管4漏极；所述第二开关管2的源极和第四开关管4的源极接电流采样电阻7，所述第二开关管2的栅极接控制器的drv2信号；所述第四开关管4的栅极接控制器的drv4信号；所述第三开关管3的漏极串连第一电阻5和第二电阻6并联连接至输出电压反馈信号vfb，所述电压反馈信号vfb输出至控制器中。

所述第一开关管1的源级和第三开关管3的源级间串连有感应线圈，第一开关管1的源级和第二开关管2的漏级与感应线圈的一端连接，第三开关管3的源级和第四开关管4的漏级与感应线圈的另一端连接。

vin输入信号与第一开关管1的漏级之间并联接有输入电容，输入电容的另一端接地；vout输出信号与与第三开关管3的漏级之间并联接有输出电容，输出电容的另一端接地。

作为优选，所述控制器包括：ea运放电路，用于输出pwmbck信号和pwmbst信号；降压buck逻辑电路（bucklogic），用于输出drv1信号和drv2信号；升压boost逻辑电路，用于输出drv3信号和drv4信号；state状态检测电路，用于输出boostm信号（包括boostm升压状态信号和boostmb降压状态信号）。

参照图2，图2显示了核心控制器电路的结构示意图，在核心控制器电路中包含ea运放电路，ea输出后接补偿电路，然后分别接buck比较器和boost比较器的输入端，电流采样分别送入buck比较器和，buck比较器输出pwmbck信号，boost比较器输出pwmbst信号，pwmbck信号送入bucklogic电路中，pwmbst信号送入boostlogic电路中。

降压buck逻辑电路包括：第一与门、第二与门、第一或门、第二或门、第三或门、第一rs触发器、第二rs触发器、第一驱动器、第二驱动器，降压buck逻辑电路还接入了固定时钟clk信号，以及boostmb降压状态信号和boostm升压状态信号，pwmbck信号和boostmb降压状态信号共同接入第一与门，与boostm升压状态信号的上升沿信号一起接入第一或门，第一或门输出接入第一rs触发器的s端；时钟clk信号和boostmb降压状态信号接入第二与门，输出后接入第一rs触发器的r端；第一rs触发器的q输出端与结果时钟同步的boostm升压状态信号一起经过第二或门后接第一驱动器输出drv1信号,drv1信号接第一开关管1的栅极；drv1信号经下降沿处理后接第二rs触发器的s端；drv1信号经上升沿处理后和buckzcd信号经过第三或门，输出后接第二rs触发器的r端，第二rs触发器输出端q接第二驱动器，第二驱动器输出drv2信号，drv2信号接第二开关管2的栅极。

图3显示了bucklogic控制电路的工作波形图，此时控制器工作在降压buck模式，boostmb信号为高，首先时钟clk信号上升沿触发第一rs触发器，触发器输出为低，drv1信号变低，第一开关管1关闭，drv1信号变低后，下降沿触发第二rs触发器，输出为高，drv2信号变高，第二开关管2栅极变高，第二开关管2打开，在boostmb为高状态下，drv3信号恒为高，第三开关管3一直打开，drv4信号恒为低，第四开关管4一直关闭。

上述条件持续到buck比较器pwmbck信号输出为高，第一rs触发器置位，输出为高，drv1信号变高，第一开关管1打开，drv1上升沿触发，输入第二rs触发器，第二rs触发器输出为低，drv2信号变低，第二开关管2关闭，持续到下一个clk时钟上升沿到来，一个周期结束。

所述升压boost逻辑电路包括：第三与门、第四与门、第四或门、第五或门、第三rs触发器、第四rs触发器、第三驱动器、第四驱动器；所述升压boost逻辑电路接入了pwmbst，boostm升压状态信号，boostmb降压状态信号和时钟clk信号，时钟clk信号和boostm信号经过第三与门后接入第三rs触发器的s端，pwmbst信号和boostm信号经过第四与门后接入第三rs触发器的r端；第三rs触发器的q输出端接第四驱动器，第四驱动器输出drv4信号，drv4信号接第四开关管4的栅极；第三触发器的q非输出端经过上升沿检测接入第四rs触发器s端，drv4信号和boostzcd信号经过第四或门后输入到第四rs触发器r端，所述第四rs触发器的q输出端与经过时钟同步的boostmb信号经过第五或门后输出到第三驱动器，第三驱动器输出drv3信号，drv3信号接第三开关管3的栅极。

图4显示了boostlogic控制电路的工作波形图，此时控制器工作在升压boost模式，boostm信号为高，首先clk上升沿触发第三rs触发器，触发器输出为高，drv4信号为高，第四开关管4打开；drv4信号为高，上升沿触发后，触发第四rs触发器，第四rs触发器输出为低，drv3信号变低，第三开关管3关闭，在boostm为高状态下，drv1信号恒为高，第一开关管1一直打开，drv2信号恒为低，第二开关管2一直关闭。

上述条件持续到pwmbst信号变翻转，触发第三rs触发器r端，第三rs触发器输出为低，drv4信号变低，第四开关管4关闭，同时第三rs触发器q非端输出变高，上升沿触发后，触发第四rs触发器，触发器输出为高，drv3信号变高，第三开关管3打开，持续到下一个clk时钟到来，一个周期结束。

上述核心控制器中还包含statedetetct状态检测电路，所述state状态检测电路包括：min-off计时器、min-on计时器、第一d触发器、第二d触发器、第五rs触发器、第五与门、第六与门；输入信号为时钟clk信号、drv2信号和drv4信号；时钟clk信号经过min-off计时器送入第一d触发器时钟端，drv2信号取非后送入第一d触发器数据端，第一d触发器输出端与boostmb降压状态信号经过第五与门后送入第五rs触发器s端；时钟clk信号经过一个min-on计时器送入第二d触发器时钟端，drv4信号取非后送入第二d触发器的数据端，第二d触发器输出端与boostm升压状态信号经过第六与门后送入第五rs触发器的r端，第五rs触发器q输出为boostm升压状态信号，q非为boostmb降压状态信号。

图5显示了vin输入电压大于等于vout输出电压，系统进入降升压临界状态的波形图，假定第一周期为降压模式，由于此时vin和vout电压较为接近，pwmbck翻转时小于min-off设定时间，状态判定电路将会触发升压模式，经过时钟同步，下一个时钟周期将进入升压模式，进入升压模式后，pwmbst翻转小与min-on时间，状态判定电路将会触发降压模式，经过时钟同步，下一个时钟周期将进入降压模式，一个大周期结束，在此大周期内，包含了两个有效clk时钟周期，系统进入了升降压模式，每一个clk时钟周期内只有一对开关管动作，比传统升降压控制器节省了一对开关管的动态损耗。

上述vout输出电压再慢慢接近vin输入电压时，大周期内插入的boostm升压状态将会大于1个，随着vout接近vin的程度增加，大周期的时钟个数将会变为2、3、4等，直至系统脱离升降压模式完全进入升压模式，这种变化比传统的电压检测模式判断输入和输出电压状态更加平滑，系统在降压到降升压变化中近似无缝切换。

图6显示了vin输入电压小于等于vout输出电压，系统进入升降压临界状态的波形图，假定第一周期为升压模式，由于此时vout和vin比较接近，pwmbst翻转时小于min-on设定时间，状态判定电路将会触发降压模式，经过时钟同步，下一个clk时钟周期将进入降压模式，进入降压模式后，pwmbck翻转时间小于min-off设定时间，状态判断电路将会触发升压模式，经过时钟同步，下一个时钟周期将进入升压模式，一个大周期结束，每一个clk时钟周期内只有一对开关管进行了开关动作，比传统升降压控制器节省了一对开关管的动态损耗。

上述vin电压再慢慢接近vout电压时，大周期内插入的boostmb状态将会大于1个，随着vin接近vout的程度增加，大周期的时钟个数将会变为2、3、4等，直至系统脱离升降压模式进入降压模式，这种变化比传统的电压检测模式判断输入和输出电压状态更加平滑，系统在升压到升-降压变化中近似无缝切换。

本发明相对传统升降压控制器，实现了动态损耗的降低，同时针对不同的工作频率，可以调整min-on和min-off时间，从而实现升压到升降压到升压各个模式的平滑无缝切换。

在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、“优选实施例”等，指的是结合该实例描述的具体特征、结构或者特点包含在本申请概括描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本发明内。尽管这里参照本发明的多个解释性实例对本发明进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式降落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题结合布局的组成部件和/或布局进行的变形和改进外，对于本领域技术人员来说，其他的用途也将是明显的。