高效率智能型高压绝缘隔离半桥栅驱动电路

本发明涉及一种高效率智能型高压绝缘隔离半桥栅驱动电路，属于集成电路技术领域。

背景技术：

在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求系统装备在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。随着si基超结mosfet和绝缘栅双极晶体管(igbt)的出现和应用普及，硅器件由于其本身物理特性的限制，已经开始不适用于一些高压、高温、高效率及高功率密度的应用场合。新一代电力电子应用系统对功率半导体器件驱动技术要求日益提高，这其中最核心的因素就是对功率半导体器件功能进行控制的高压栅驱动芯片。以新能源汽车充电桩和特高压电网为代表的新一代电力电子整机系统，其对功率器件的耐压要求通常都超过1200v，通常采用igbt或者sicmosfet作为其开关器件，该类系统对高压栅驱动芯片的驱动速度、智能化提出了更高的需求，从而进一步提高整机可靠性，并降低整机系统设计复杂度。

高压栅驱动芯片用于满足cpu控制器输出接口提供的小功率电平信号和大功率输出器件栅驱动所需要高压大电流信号之间转换驱动的需求。栅驱动ic在整机系统中的核心功能为将cpu控制器输出的小功率电平信号(1ma/3-5v)转换为大功率器件栅驱动所需要高压大电流信号(0.5～5a/5～20v)，将输出电流和输出电压摆幅进行放大；由于输出驱动对象为高压大电流器件，因此输出电路和输入电路之间的衬底电位存在很大的电压差，高低压电路之间必须进行电气隔离；另外，由于高压和低压区电路之间还必须进行信号连接，因此芯片内必须有负责隔离区两侧之间信号传输功能的隔离区信号传输模块。

为提高电力电子整机系统安全性和可靠性，其在运行过程中必须保护igbt或者sicmosfet以避免脱离其安全工作区，从而使寿命缩短甚至损坏，所以必须在驱动器中加入保护电路，当发生故障时能够快速有效的保护。因此，高压栅驱动电路内部通常要集成监测与保护电路，包括过压、欠压、过温以及过流保护等功能。此外，现有的高压栅驱动芯片当被设计定型之后，其高/低侧输出控制信号的输出驱动能力将被固化。在实际应用中，为防止输出电流对负载功率开关的栅端造成损坏，通常在高/低侧输出端串接一个电阻，以抑制栅端电压过冲影响。当栅端等效电容较大时，串接保护电阻需要比较小，反之需要较大串接保护电阻。而比较大的串接保护电阻会带来2个问题，一是电阻上的开关损坏变大，降低驱动电路的效率；二是增加了驱动延时，最终降低系统开关频率。因此，为提高整体驱动电路的效率，很有必要提供一种可根据功率开关管的栅电容大小自动调节驱动电流大小的输出驱动电路。

基于此，本发明针对igbt或者sicmosfet器件的驱动应用需求，提供一种基于绝缘隔离技术并且具有高效率和输出智能保护的高压绝缘隔离半桥栅驱动电路。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种高效率智能型高压绝缘隔离半桥栅驱动电路。

本发明解决其技术问题所采用的技术方案是：一种高效率智能型高压绝缘隔离半桥栅驱动电路，包括：输入接收电路、死区时间产生电路、调制发送电路、4个高侧高压隔离电容、4个低侧高压隔离电容、高侧接收及驱动h、低侧接收及驱动l、发送端欠压保护电路uvlo、发送端过温保护电路otp、发送端过流保护电路ocp和发送端低压产生电路；

其中，所述输入接收电路、死区时间产生电路、调制发送电路、发送端欠压保护电路uvlo、发送端过温保护电路otp、发送端过流保护电路ocp和发送端低压产生电路构成驱动电路发送端电路；所述驱动电路发送端电路内部所有电路和低侧接收及驱动l的地电位均连接到低侧地电压gnd，电源电压均采用低侧电源电压vcc；所述高侧接收及驱动h内部所有电路的地电位均连接到接高侧地电压sw，电源电压均采用高侧电源电压vdd。

所述输入接收电路接收外部的低电平逻辑高侧输入数据hi和低侧输入数据li，经处理分别转换为高电平为vcc的高侧输入数据h和低侧输入数据l；死区时间产生电路根据发送端欠压保护电路uvlo提供的欠压保护信号uvlo、发送端过温保护电路otp提供的过温保护信号otp、发送端过流保护电路ocp提供的过流保护信号ocp的状态，将高侧输入数据h转换得到高侧差分输入数据hip和hin，将低侧输入数据l转换得到低侧差分输入数据lip和lin；

高侧差分输入数据hip和hin进入调制发送电路，经处理得到高侧差分发送数据txph和txnh；高侧差分发送数据txph和txnh分别连接到高侧正端发送电容ctph和高侧负端发送电容ctnh的左端；所述高侧正端发送电容ctph和高侧负端发送电容ctnh的右端，分别连接到高侧正端接收电容crph和高侧负端接收电容crnh的左端；所述高侧正端接收电容crph和高侧负端接收电容crnh的右端为高侧差分接收数据rxph和rxnh；所述高侧差分接收数据rxph和rxnh进入高侧接收及驱动h经处理得到具有大驱动电流的输出驱动信号ho；低侧差分输入数据lip和lin进入调制发送电路，经处理得到低侧差分发送数据txpl和txnl；低侧差分发送数据txpl和txnl分别连接到低侧正端发送电容ctpl和低侧负端发送电容ctnl的左端；所述低侧正端发送电容ctpl和低侧负端发送电容ctnl的右端，分别连接到低侧正端接收电容crpl和低侧负端接收电容crnl的左端；所述低侧正端接收电容crpl和低侧负端接收电容crnl的右端为低侧差分接收数据rxpl和rxnl；所述低侧差分接收数据rxpl和rxnl进入低侧接收及驱动l经处理得到具有大驱动电流的输出驱动信号lo；所述高侧接收及驱动h和低侧接收及驱动l采用相同的接收及驱动电路实现。

进一步的，所述调制发送电路包括：滤波器模块、脉冲产生模块和发射模块；所述滤波器模块用于屏蔽输入信号的可能干扰；所述脉冲产生模块用于针对上升下降沿对应的产生双、单脉冲信号；所述发射模块主要包括滤波电路、刷新模块及编码电路三部分，滤波器电路主要用于处理信号上诸如毛刺等干扰信号，刷新模块根据内部定时电路的计时来定时给入刷新信号至脉冲产生电路。

所述接收及驱动电路包括：高共模瞬态抑制差分信号接收电路、高效率输出驱动电路、高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h、高侧过流保护电路ocp_h、输出数字控制电路和高侧低压产生电路；

所述高共模瞬态抑制差分信号接收电路在输出数字控制电路的输出控制信号控制下，对所述高侧差分接收数据rxph和rxnh进行处理得到数据输出dout；dout进入高效率输出驱动电路进行驱动电流放大，得到到具有大驱动电流的输出驱动信号ho；所述输出数字控制电路的输出控制信号由高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态决定；当高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态均正常时，输出数字控制电路的输出控制信号将使高共模瞬态抑制差分信号接收电路工作在正常接收状态；当高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态有一个或多个出现异常时，输出数字控制电路的输出控制信号将关闭高共模瞬态抑制差分信号接收电路；

所述发送端欠压保护电路和高侧欠压保护电路采用相同的高精度欠压保护电路实现；所述发送端过温保护电路和高侧过温保护电路采用相同的高精度宽电压范围过温保护电路实现；所述发送端过流保护电路和高侧过流保护电路采用相同的高精度过流保护电路实现。

更进一步的，所述高共模瞬态抑制差分信号接收电路包括：输入接收电路、y级前后级联的共模可调放大电路(cm1～cmy)、高灵敏度共模可调放大电路cmn、输出整形电路和共模自适应调整电路；

所述输入接收电路首先接收正端接收信号rxp和负端接收信号rxn，经滤波处理得到正端输入信号vip和负端输入信号vin；正端输入信号vip和负端输入信号vin然后进入y级前后级联的共模可调放大电路(cm1～cmy)，得到第y级共模可调放大电路的正端输出信号voyp和负端输出信号voyn；正端输出信号voyp和负端输出信号voyn分别连接高灵敏度共模可调放大电路cmn的正输入端和负输入端，得到高灵敏度共模可调放大电路cmn的差分输出信号正端输出信号voyp和负端输出信号voyn；输出整形电路根据正端输出信号voyp和负端输出信号voyn的大小，经处理得到最终的数据输出dout；所述共模自适应调整电路根据电源和地电压信号的变化，自适应产生用于各级放大电路的共模调整信号，共模自适应调整电路产生的第11共模调整信号c11和第12共模调整信号c12分别连接到第一级共模可调放大电路cm1的第11共模调整信号c11输入端和第12共模调整信号c12输入端；共模自适应调整电路产生的第x1共模调整信号cx1和第x2共模调整信号cx2分别连接到第x级共模可调放大电路cmx的第x1共模调整信号cx1输入端和第x2共模调整信号cx2输入端；共模自适应调整电路产生的第n1共模调整信号cn1和第n2共模调整信号cn2分别连接到高灵敏度共模可调放大电路cmn的第n1共模调整信号cn1输入端和第n2共模调整信号cn2输入端；

其中，y为大于1的正整数，n为大于y的正整数。

所述差分输入接收电路包括：正端隔离电容c51、正端接地电阻r51、正端耦合电容c52、正端共模电阻r53、负端隔离电容c53、负端接地电阻r52、负端耦合电容c54、负端共模电阻r54和接收共模产生电路；所述正端隔离电容c51的左端和负端隔离电容c53的左端分别连接到正端接收信号rxp和负端接收信号rxn；正端隔离电容c51的右端连接到正端接地电阻r51的下端和正端耦合电容c52的左端；负端隔离电容c53的右端连接到负端接地电阻r52的下端和负端耦合电容c54的左端；正端耦合电容c52的右端连接到正端共模电阻r53的上端，并作为正端输入信号vip的输出端；负端耦合电容c54的右端连接到负端共模电阻r54的下端，并作为负端输入信号vin的输出端；正端共模电阻r53的下端和负端共模电阻r54的上端相连，并同时连接到接收共模产生电路的共模输出端vicm；

所述接收共模产生电路包括：第六十nmos管m60、第六十一nmos管m61、第六十二pmos管m62、第六十三nmos管m63、第六十四pmos管m64、第六十五pmos管m65、第六十六nmos管m66、第六十七nmos管m67、第六十八pmos管m68、第六十九nmos管m69、第六一零pmos管m610、第六一一nmos管m611、第六一二pmos管m612、第六一三nmos管m613、第六一四nmos管m614、第六一五pmos管m615和第六十一电阻r61构成；其中，第六十四pmos管m64、第六十五pmos管m65、第六十六nmos管m66、第六十七nmos管m67、第六十八pmos管m68和第六十九nmos管m69构成施密特触发器600；

所述第六十nmos管m60的栅极连接到输入共模电压vcm；第六十nmos管m60的漏极连接到第六十二pmos管m62的漏极和栅极、以及第六十三nmos管m63的栅极；第六十一nmos管m61的栅极连接到输入共模控制信号vctrl；第六十一nmos管m61的漏极和第六十三nmos管m63的漏极相连，并连接到所述施密特触发器600的输入端；所述施密特触发器600的输出端同时连接到第六一零pmos管m610、第六一一nmos管m611、第六一二pmos管m612和第六一三nmos管m613的栅极；第六一零pmos管m610的漏极和第六一一nmos管m611的漏极相连，还连接到第六一四nmos管m614的栅极；第六一二pmos管m612的漏极和第六一三nmos管m613的漏极相连，还连接到第六一五pmos管m615的栅极；第六一四nmos管m614的源极和第六一五pmos管m615的源极相连，还作为所述共模输出端vicm的输出端口；第六一四nmos管m614的漏极连接到高输入共模电平vcmh，第六一五pmos管m615的漏极连接到低输入共模电平vcml；第六一三nmos管m613的源极连接到第六十一电阻r61的上端；第六十nmos管m60的源极、第六十一nmos管m61的源极、第六一一nmos管m611的源极和第六十一电阻r61的下端，同时连接到到高侧地电压com；第六十二pmos管m62的源极、第六十三nmos管m63的源极、第六十四pmos管m64的源极和第六一零pmos管m610的源极同时连接到高侧电源电压vdd；其中，所述地电压gnd为接收电路地电压vsw。

所述共模自适应调整电路包括：共模检测电路100、共模检测信号传输电路101、调整共模信号产生电路102和共模调整信号选择电路103；所述共模检测电路100用于检测电源和衬底噪声，并在噪声大于一定阈值时改变共模检测信号vcm_det的大小，vcm_det经过共模检测信号传输电路101产生共模选择开关控制信号n11、n12、nx1、nx2、nn1和nn2，共模调整信号选择电路103根据共模选择开关控制信号产生调整第11共模调整信号c11、第12共模调整信号c12、第x1共模调整信号cx1、第x2共模调整信号、第n1共模调整信号cn1和第n2共模调整信号cn2的大小；调整共模信号产生电路102用于产生共模调整信号选择电路103需要的各类共模偏置信号；

所述共模检测电路包括：第一一一pmos管m111、第一一二pmos管m112和第一一三nmos管m113；

其中，第一一一pmos管m111的栅极和漏极相连，并连接到第一一二pmos管m112的漏极和第一一三nmos管m113的栅极；第一一二pmos管m112的栅极和第一一三nmos管m113的漏极相连，并作为共模检测信号vcm_det的输出节点；第一一一pmos管m111和第一一二pmos管m112的源极连接高侧电源电压vdd，第一一三nmos管m113的源极连接到高侧地电压com。

所述高精度宽电压范围过温保护电路包括：钳位电路、温度检测电路、宽电压范围比较器电路和输出整形电路；

所述温度检测电路根据钳位电路提供的偏置电压vb，得到第一温度检测输出信号vin1和第二温度检测输出信号vin2；所述宽电压范围比较器电路将第一温度检测输出信号vin1和第二温度检测输出信号vin2进行比较，得到比较输出信号vo1；所述输出整形电路将比较输出信号vo1进行处理得到温度保护输出信号otlock，otlock为数字逻辑信号，otlock将连接到钳位电路用于控制偏置电压vb大小，otlock同时还作为一个控制信号输出给高压栅驱动芯片的其他电路模块；

所述温度检测电路包括：第二十一pmos管m21、第二十二pmos管m22、第二十一电阻r21、第一三极管q1和第二三极管q2；

第一三极管q1和第二三极管q2的基极相连，并连接到所述钳位电路的偏置电压vb输出节点；第一三极管q1的发射极连接到第二十一pmos管m21的栅极和漏极，其节点电压作为第一温度检测输出信号vin1；第二三极管q2的发射极连接到第二十二pmos管m22的栅极和漏极，其节点电压作为第二温度检测输出信号vin2；第二十一pmos管m21的源极和第二十二pmos管m22的源极相连，并连接到电源电压vcc；第二三极管q2的集电极连接到第二十一电阻r21的上端；第二十一电阻r21的下端连接到第一三极管q1的集电极，并连接到地电压gnd；其中，第二十一pmos管m21和第二十二pmos管m22的宽长比相等，第一三极管q1和第二三极管q2的基极面积比为1：n；其中，n为任意正整数。

所述高效率输出驱动电路包括：p端反相器链、n端反相器链、n个p端输出反相器、n个n端输出反相器、n个p端输出pmos管、n个n端输出nmos管、n个p端输出反相器控制开关、n个n端输出反相器控制开关、采样开关s、输入数据开关kin和测试数据开关kcal、高速比较器阵列、误差过滤电路、负载判别电路、驱动电流选择电路、输入脉冲频率判别电路和控制器电路；

所述p端反相器链内部包含k个级联的p端输入缓冲反相器，k个反相器的驱动能力从前级到后级逐步增大；所述n端反相器链包含k-1个级联的n端输入缓冲反相器和一个延迟单元，k-1个反相器的驱动能力从前级到后级逐步增大；所述延迟单元的延迟时间必须等于最前端p端输入缓冲反相器的延时时间；所述p端反相器链的输出同时连接到n个p端输出反相器控制开关的左侧，所述n端反相器链的输出同时连接到n个n端输出反相器控制开关的左侧；所述p端反相器链和n端反相器链的输入端相连，还连接到输入数据开关kin和测试数据开关kcal的右侧；

所述n个p端输出反相器控制开关的右侧分别连接n个p端输出pmos管的栅端，n个n端输出反相器控制开关的右侧分别连接n个n端输出nmos管的栅端；所述n个p端输出pmos管的源端同时连接到电源电压，n个n端输出nmos管的源端同时连接到地，n个p端输出pmos管的漏端同时连接到n个n端输出nmos管的漏端和驱动电路输出ho；

所述驱动电路输出ho经采样开关s采样后进入高速比较器阵列，与n个参考电压进行比较，然后进入误差过滤电路输出负载检测码dtest；所述输入脉冲频率判别电路对输入数据din的频率进行比较量化，得到din频率判别码dfin；所述负载检测码dtest和频率判别码dfin同时进入负载判别电路计算得到负载评估码dev；所述驱动电流选择电路根据dev的大小，选择输出n个p端输出反相器控制开关的开关控制信号和n个n端输出反相器控制开关的开关控制信号；

所述控制器电路输出的负载测试信号dcal连接到测试数据开关kcal的左侧，控制器电路输出的测试时钟clkcal连接到输入脉冲频率判别电路的时钟输入端，控制器电路输出的负载测试控制信号ctrl_test分别连接到高速比较器阵列和误差过滤电路的控制信号输入端，控制器电路输出的控制信号ctrl_ev连接到负载判别电路的控制信号输入端，控制器电路输出的ctrl_out信号连接到驱动电流选择电路的控制信号输入端，控制器电路输出的ctrl_fin信号连接到输入脉冲频率判别电路的控制信号输入端；控制器电路受触发控制时钟信号clk-ctrl和上电信号start-up控制；

所述触发控制时钟信号clk-ctrl的频率必须是所述负载测试信号dcal频率的r倍；

其中，n、k和r均为任意正整数。

进一步的，所述高效率输出驱动电路的工作状态包括驱动能力自适应调整和正常工作两种模式；当电源电压上电之后首先开始驱动能力自适应调整模式，然后进入正常工作模式；

所述驱动能力自适应调整模式中工作流程为：

当电源电压上电之后，控制器电路将关闭输入数据开关kin，输出测试时钟clkcal，开启输入脉冲频率判别电路，输入脉冲频率判别电路基于测试时钟clkcal对输入数据din的频率进行比较量化并得到din频率判别码dfin；

当输出建立时间满足后，控制器电路开启测试数据开关kcal，并输出负载测试信号dcal，另外还将开启高速比较器阵列、误差过滤电路、负载判别电路和驱动电流选择电路，此时驱动电路的输出vout将会根据负载不同产生变化；

控制器电路开启采样开关s对ho电压进行采样，并经高速比较器阵列和误差过滤电路处理得到负载检测码dtest；

负载判别电路根据负载检测码dtest和din频率判别码dfin，计算得到负载评估码dev；

驱动电流选择电路根据负载评估码dev，对n个p端输出反相器控制开关的开关控制信号和n个n端输出反相器控制开关的开关控制信号进行设置，并保持不变；

所述输出建立时间由m个clk-ctrl时钟周期组成，其时间跨度必须小于dcal的1个周期时间；其中，m为小于r的正整数；

所述输入脉冲频率判别电路对输入数据din的频率进行比较量化的过程需要使用j个测试时钟clkcal周期对din进行频率量化，j个测试时钟clkcal周期的时间长度大于din的x个周期的时间长度；其中，j为大于x的正整数。

所述负载判别电路包含：2个分别用于存放负载检测码dtest和频率判别码dfin的寄存器，以及对负载检测码dtest和频率判别码dfin进行计算处理的归一量化计算电路；

2个寄存器的数据输出受同一个信号控制；归一量化计算电路输出的负载评估码dev，由dtest和dfin计算得到，计算公式为：dev＝g*dtest/dfin；其中，g为增益系数，为大于1的正数。

本发明的优点是：所提供的高效率智能型高压绝缘隔离半桥栅驱动电路，首先，采用高压电容绝缘隔离技术，可实现高耐压的前提下，提高信号处理速度；其次，可以根据负载大小和输入控制脉冲的频率自适应调整驱动电流，从而最大程度上提高驱动电路的电源效率；另外，采用高精度保护电路，以避免高压开关器件脱离其安全工作区，提高可靠性；此外，自动检测地电位共模瞬态噪声的大小，并在噪声超过阈值时对共模瞬态噪声产生的误差进行动态补偿。

附图说明

图1为本发明高效率智能型高压绝缘隔离半桥栅驱动电路结构图。

图2为本发明死区时间产生电路结构图。

图3为本发明调制发送电路结构图。

图4为本发明滤波电路实现方式。

图5为本发明刷新信号产生电路结构图。

图6为本发明编码模块电路结构图。

图7为本发明延迟电路结构图。

图8为本发明接收及驱动电路结构图。

图9为本发明高共模瞬态抑制差分信号接收电路结构图。

图10为本发明差分输入接收电路的一种实现方式。

图11为本发明接收共模产生电路的一种实现方式。

图12为本发明共模可调放大电路的一种实现方式。

图13为本发明高灵敏度共模可调放大电路的一种实现方式。

图14为本发明输出整形电路的一种实现方式。

图15为本发明共模自适应调整电路实现方式。

图16为本发明共模检测电路的一种实现方式。

图17为本发明高精度宽电压范围过温保护电路结构图。

图18为本发明钳位电路的一种实现方式。

图19为本发明温度检测电路的一种实现方式。

图20为本发明宽电压范围比较器电路实现方式。

图21为本发明输出整形电路实现方式。

图22为本发明高效率输出驱动电路结构框图。

图23为本发明所述驱动能力自适应调整过程流程图。

图24为本发明负载检测原理说明图。

图25为本发明负载判别电路框图。

图26为本发明控制器电路框图。

具体实施方式

下面结合附图和实例对本发明进行进一步详细的说明。

图1为本发明高效率智能型高压绝缘隔离半桥栅驱动电路结构图。所述高效率智能型高压绝缘隔离半桥栅驱动电路包含输入接收电路、死区时间产生电路、调制发送电路、4个高侧高压隔离电容、4个低侧高压隔离电容、高侧接收及驱动h、低侧接收及驱动l、发送端欠压保护电路uvlo、发送端过温保护电路otp、发送端过流保护电路ocp和发送端低压产生电路；

其中，所述输入接收电路、死区时间产生电路、调制发送电路、发送端欠压保护电路uvlo、发送端过温保护电路otp、发送端过流保护电路ocp和发送端低压产生电路构成驱动电路发送端电路；所述驱动电路发送端电路内部所有电路和低侧接收及驱动l的地电位均连接到低侧地电压gnd，电源电压均采用低侧电源电压vcc；所述高侧接收及驱动h内部所有电路的地电位均连接到接高侧地电压sw，电源电压均采用高侧电源电压vdd。

所述输入接收电路接收外部的低电平逻辑高侧输入数据hi和低侧输入数据li，经处理分别转换为高电平为vcc的高侧输入数据h和低侧输入数据l；死区时间产生电路根据发送端欠压保护电路uvlo提供的欠压保护信号uvlo、发送端过温保护电路otp提供的过温保护信号otp、发送端过流保护电路ocp提供的过流保护信号ocp的状态，将高侧输入数据h转换得到高侧差分输入数据hip和hin，将低侧输入数据l转换得到低侧差分输入数据lip和lin；

高侧差分输入数据hip和hin进入调制发送电路，经处理得到高侧差分发送数据txph和txnh；高侧差分发送数据txph和txnh分别连接到高侧正端发送电容ctph和高侧负端发送电容ctnh的左端；所述高侧正端发送电容ctph和高侧负端发送电容ctnh的右端，分别连接到高侧正端接收电容crph和高侧负端接收电容crnh的左端；所述高侧正端接收电容crph和高侧负端接收电容crnh的右端为高侧差分接收数据rxph和rxnh；所述高侧差分接收数据rxph和rxnh进入高侧接收及驱动h经处理得到具有大驱动电流的输出驱动信号ho；低侧差分输入数据lip和lin进入调制发送电路，经处理得到低侧差分发送数据txpl和txnl；低侧差分发送数据txpl和txnl分别连接到低侧正端发送电容ctpl和低侧负端发送电容ctnl的左端；所述低侧正端发送电容ctpl和低侧负端发送电容ctnl的右端，分别连接到低侧正端接收电容crpl和低侧负端接收电容crnl的左端；所述低侧正端接收电容crpl和低侧负端接收电容crnl的右端为低侧差分接收数据rxpl和rxnl；所述低侧差分接收数据rxpl和rxnl进入低侧接收及驱动l经处理得到具有大驱动电流的输出驱动信号lo；所述高侧接收及驱动h和低侧接收及驱动l采用相同的接收及驱动电路实现。

所述发送端低压产生电路采用发送端电源电压vcc，产生用于输入接收电路的低压电源vcl和驱动电路发送端电路内部各功能模块所需要的各类参考电压和偏置电压。所述发送端低压产生电路是任何模拟ic都必须配备的一种基础功能模块，通常包含的电路功能有：启动电路、带隙基准电路及缓冲器、偏置电路和输入低电压产生电路。芯片vcc电压上电之后，启动电路是整个芯片中最先开启的电路，启动电路通常会提供一定的初始偏置信号给带隙基准电压产生电路产生一个固定基准电压和基准电流；基准电压然后通过参考电压产生电路来产生芯片内部工作所需要的各类参考电压vr1、vr2～vrn，通过驱动缓冲器电路输出；基准电流通常进入偏置信号产生电路，产生各类偏置信号用于给芯片内其他模拟电路提供偏置，同时也给参考电压产生电路和输入接口模块低压供电电路提供偏置；输入低电压产生电路通常产生3-10v可浮动的低压电源电压vcl。

图1所示电路中，发送端过温保护、发送端欠压保护和发送端过流保护电路分别提供欠压保护信号uvlo、过温保护信号otp和过流保护信号ocp，交由死区时间产生电路判断芯片状态是否正确。当电路发生过流ocp、过温otp或者电源电压欠压uvlo时，死区时间产生电路会封锁两路输出dxp和dxn；当解除过流及过温警报、电源恢复正常工作电压时，数字控制电路指示电路工作正常。

由于发送端电路和所述高侧接收及驱动h之间的衬底电位存在很大的电压差，高低压电路之间必须进行电气隔离。由于功率半导体器件的应用场景存在很大差异，高/低电压区最大值之间存在的压差vgnd等于(vsw-vgnd)可以从40v跨度到6500v。vh大小直接决定了芯片内部的电气隔离等级，而在芯片内部实现不同等级的电气隔离功能模块，所需要采用的电路器件技术和成本质量等级存在较大差异。本发明采用电容隔离的绝缘隔离技术将高低压信号处理电路在物理空间上隔离开，实现超过3000v的超高压电气隔离。本发明中vgnd的总体隔离是由两组串联设置的隔离电容(ctph和crph构成一组p端串接隔离电容、ctnh和crnh构成一组n端串接隔离电容)实现耐压隔离，中间通过压焊线(bondingwire)连接两个串接隔离电容的上极板，所以电容隔离器芯片的总体耐压值是串接电容中两个电容耐压值相加。通常sio2的耐压值在500v/um左右，一般的0.18um的cmos工艺，若m1做隔离电容的下极板，m6做隔离电容的上极板，则金属层之间的sio2厚度总厚度，大概为6～7um左右，也就是说单个隔离电容的耐压大约为3000v～3500v，两个隔离电容的耐压大概在6000v～7000v之间。这个耐压能满足绝大多数igbt和sicmosfet的应用耐压要求。

本发明中输入接收电路可以采用两通道相同的输入接收单元电路实现，每通道接收单元电路可以包含输入esd保护、电平判决电路和中压电平移位电路。输入接收电路不仅要完成信号的传输，还要完成对芯片内部的电路的esd保护，防止由于esd造成对电路内部的冲击而损毁电路。电平判决电路用于识别外部输入电平是逻辑“0”还是“1”，由于外部信号存在很大干扰，电平判决电路必须具备足够的抗干扰噪声容限，具体电路实现通常包括2种形式，一种为schmitt触发器，一种为迟滞比较器。由于栅驱动芯片的供电电压vcc通常为10～20v的中压电平，而输入逻辑电平为低于5v的外部数字逻辑，为更精确地完成对输入逻辑电平的判断，输入esd和电平判决电路必须使用相对更低的电源电压vcl，通常为3-10v电压。因此电平判决电路输出的逻辑信号在进入芯片内部控制逻辑之前，必须经过一个中压电平移位电路将高电平为vcl的逻辑信号转换为高电平为vcc的逻辑信号。

高压半桥栅驱动电路设置死区时间是保证高低侧功率器件可靠地工作的一种控制手段，以防止器件在该种情况下出现毁坏。死区时间产生电路是将输入方波加入死区时间作为高低侧栅极的驱动信号。本发明死区时间产生电路的基本结构框图如图2所示。该电路产生死区方式是采用延迟电路，使输入的两路信号产生相位差，接着再对输入信号进行逻辑运算，便得到一个死区时间。死区时间的大小由延迟电路产生的延迟时间决定，因此延迟电路时死区电路的核心。本发明死区时间产生电路还会综合芯片状态监测信号，对电路是否正常做出判断，当芯片异常时关断数据输出。该电路实现的控制过程如下：当电路发生过流ocp、过温otp或者电源电压欠压uvlo时，错误逻辑电路输出低电平信号，指示电路发生异常，封锁两路输出dxp和dxn；当解除过流及过温警报、电源恢复正常工作电压时，错误逻辑电路立即输出高电平信号，指示电路工作正常。

图3为本发明调制发送电路结构图，具体采用的调制方案为脉冲计数调制，其中使用双脉冲刻画输入信号上升沿、单脉冲刻画输入信号下降沿的方法。整个系统的输入为待隔离信号，输出为隔离、整形之后的信号。其中发射电路中的滤波器模块主要用于屏蔽输入信号的可能干扰，脉冲产生模块用于针对上升下降沿对应的产生双、单脉冲信号。发射模块主要包括用于处理输入信号上升下降沿的滤波器电路、刷新模块及编码电路三部分。具体而言，滤波器电路主要用于处理信号上诸如毛刺等干扰信号，以免影响脉冲生成电路；刷新模块根据内部定时电路的计时来定时给入刷新信号至脉冲产生电路，避免在信号周期较大的情况下外部干扰信号对脉冲产生的影响。本发明调制发送电路采用了2组图3所示发送电路，hip为输入数据、r1和r2为高频的刷新信号，输出为调制后的脉冲信号txph。

本发明滤波器的电路结构如图4所示，施密特触发器具备正负反转电压不同的特点，用于毛刺的消除和信号整形。在图4电路中，输入信号经过施密特触发器，通过反相器的反向和电容的充放电分别提取出输入信号的上升沿和下降沿，而电路中为了避免电容在充放电过程中电容两端电压的不稳定带来sr锁存器整形出的电压错误，在电容之后再次续接施密特触发器。最后通过sr锁存器极性复位整形，恢复去掉外部干扰信号的原输入信号。

图5为本发明刷新信号产生电路结构图。输入信号fpre经过反相器和电容组成的简单延迟电路，延迟后的fpre信号与原始信号异或得到信号pf，pf是f_pre信号的跳变沿处对应的脉冲，当e为低电平或者c为高电平时，c_en端输出会被直接置位为‘1’；只有当e为高电平同时c为低电平时，c_en为‘0’，clr_w才被使能。o与o_l的波形完全相反，同时相差延迟。watchdog为定时电路，输入端pf和clr_w都是对其进行复位，定时时间被设定为1us。芯片上电后watchdog内部电流对电容充电，直到达到施密特触发器smt翻转电压后w_d为高电平，状态锁定，除非pf或clr_w进行复位。信号w_d到clr_w再通过定时电路watchdog形成一个震荡形式osc，这个震荡的周期为watchdog定时时间加上o与o_l的延迟时间，相对于watchdog定时时间来说，o与o_l的延迟时间可以忽略不计，所以震荡周期为watchdog定时时间，即1us。

图6为本发明编码模块电路结构图。该电路采用的调制方案为脉冲计数调制，使用双脉冲刻画输入信号上升沿、单脉冲刻画输入信号下降沿的方法，分离输入信号的上升、下降沿，生成对应的脉冲驱动信号。刷新信号，r1和r2分别对应着下降沿单脉冲和上升沿双脉冲的刷新指令信号，在信号为高时电路正常工作，在信号为低时执行刷新操作对电路进行刷新。该电路中除了逻辑门之外，还有用于延时的延迟模块，由反相器、电容、施密特触发器构成。

图7为本发明延迟电路模块的一种典型实现方式，左侧6个mos管构成的电路用来提供电容的充电电流，右侧为施密特整形电路(smt)。信号从in端输入，左侧中间的两个管子是开关管，控制电容c的充电或者放电，当a为高电平‘1’时，电容放电；当a为低电平‘0’时，电容充电。当电容充电到足够高的电压后，即电容上电压信号超过施密特上翻转电压，则smt电路发生翻转，或则电容被放电到足够低的电压以至于低于一定阈值，smt电路翻转。延迟单元的充电电流从基准源镜像，可以精确的控制，对电容充放电，输出信号经过施密特整形后得到延迟信号，施密特触发器的翻转电压vsp也可以精确的设定，所以电容充电延迟时间和放电延迟可以精确控制。

图8为本发明接收及驱动电路结构图。所述接收及驱动电路包括：高共模瞬态抑制差分信号接收电路、高效率输出驱动电路、高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h、高侧过流保护电路ocp_h、输出数字控制电路和高侧低压产生电路；

所述高共模瞬态抑制差分信号接收电路在输出数字控制电路的输出控制信号控制下，对所述高侧差分接收数据rxph和rxnh进行处理得到数据输出dout；dout进入高效率输出驱动电路进行驱动电流放大，得到到具有大驱动电流的输出驱动信号ho；所述输出数字控制电路的输出控制信号由高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态决定；当高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态均正常时，输出数字控制电路的输出控制信号将使高共模瞬态抑制差分信号接收电路工作在正常接收状态；当高侧欠压保护电路uvlo_h、高侧过温保护电路otp_h和高侧过流保护电路ocp_h的状态有一个或多个出现异常时，输出数字控制电路的输出控制信号将关闭高共模瞬态抑制差分信号接收电路；

所述发送端欠压保护电路和高侧欠压保护电路采用相同的高精度欠压保护电路实现；所述发送端过温保护电路和高侧过温保护电路采用相同的高精度宽电压范围过温保护电路实现；所述发送端过流保护电路和高侧过流保护电路采用相同的高精度过流保护电路实现。

所述输出数字控制电路的实现，可以采用多路选择器和组合控制逻辑实现；所述高侧低压产生电路和发送端低压产生电路可以采用相同的电路实现。

图1给出的电容绝缘隔离实现方案中，由于高/低电压区最大值之间存在的压差，通常存在共模瞬时噪声大小等于vgnd。通常对于1200v的典型应用场景，共模瞬时噪声vgnd将会周期性地从0v快速升高到1200v，再由1200v快速降低到0v。则在此共模瞬时噪声vgnd的干扰下，将使得接收端vcm(vcm＝(rxph+rxnh)/2)电压产生尖峰误差，不可避免的引起接收端电路数据错误，并且随着开关频率增加共模瞬时噪声影响将进一步恶化。因此，为实现高可靠驱动，必须对共模瞬态噪声进行有效抑制，本发明采用了高共模瞬态抑制差分信号接收电路。

图9是本发明高共模瞬态抑制差分信号接收电路结构图。该电路包括：输入接收电路、y级前后级联的共模可调放大电路(cm1～cmy)、高灵敏度共模可调放大电路cmn、输出整形电路和共模自适应调整电路。输入接收电路首先接收到图2中所示发送电路通过隔离电容耦合进来的差分信号正端接收信号rxp和负端接收信号rxn，经滤波处理得到正端输入信号vip和负端输入信号vin；正端输入信号vip和负端输入信号vin然后进入y级前后级联的共模可调放大电路(cm1～cmy)，得到第y级共模可调放大电路的正端输出信号voyp和负端输出信号voyn；正端输出信号voyp和负端输出信号voyn分别连接高灵敏度共模可调放大电路cmn的正输入端和负输入端，得到高灵敏度共模可调放大电路cmn的差分输出信号正端输出信号voyp和负端输出信号voyn；输出整形电路根据正端输出信号voyp和负端输出信号voyn的大小，经处理得到最终的数据输出dout；所述共模自适应调整电路根据电源和地电压信号的变化，自适应产生用于各级放大电路的共模调整信号，共模自适应调整电路产生的第11共模调整信号c11和第12共模调整信号c12分别连接到第一级共模可调放大电路cm1的第11共模调整信号c11输入端和第12共模调整信号c12输入端；共模自适应调整电路产生的第y1共模调整信号cy1和第y2共模调整信号cy2分别连接到第y级共模可调放大电路cmy的第y1共模调整信号cy1输入端和第y2共模调整信号cy2输入端；共模自适应调整电路产生的第n1共模调整信号cn1和第n2共模调整信号cn2分别连接到高灵敏度共模可调放大电路cmn的第n1共模调整信号cn1输入端和第n2共模调整信号cn2输入端；其中，y为大于1的正整数，n为大于y的正整数。

图9所述共模自适应调整电路内部自动检测高侧电源电压vdd和地电位vsw波动引起的瞬态共模噪声大小，并在瞬态共模噪声超过一定阈值时，调整第11共模调整信号c11、第12共模调整信号c12、第y1共模调整信号cy1、第y2共模调整信号、第n1共模调整信号cn1和第n2共模调整信号cn2的值，从而调整y级前后级联的共模可调放大电路(cm1～cmy)和高灵敏度共模可调放大电路cmn的共模电平，使之补偿瞬态共模噪声的影响。除共模自适应调整之外，本发明还采用了高可靠输出整形电路，采用rc低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，最终得到不受瞬态共模噪声影响的数据输出dout。

图10为本发明差分输入接收电路的一种实现方式，该电路由正端隔离电容c51、正端接地电阻r51、正端耦合电容c52、正端共模电阻r53、负端隔离电容c53、负端接地电阻r52、负端耦合电容c54、负端共模电阻r54和接收共模产生电路构成。所述正端隔离电容c51的左端和负端隔离电容c53的左端分别连接到正端接收信号rxp和负端接收信号rxn；正端隔离电容c51的右端连接到正端接地电阻r51的下端和正端耦合电容c52的左端；负端隔离电容c53的右端连接到负端接地电阻r52的下端和负端耦合电容c54的左端；正端耦合电容c52的右端连接到正端共模电阻r53的上端，并作为正端输入信号vip的输出端；负端耦合电容c54的右端连接到负端共模电阻r54的下端，并作为负端输入信号vin的输出端；正端共模电阻r53的下端和负端共模电阻r54的上端相连，并同时连接到接收共模产生电路的共模输出端vicm。

图10所述电路中正端隔离电容c51和负端隔离电容c53均为高压电容，电容尺寸通常达到几十fp；正端耦合电容c52和负端耦合电容c54均为低压电容，其电容值也相对较小。正端接收信号rxp和负端接收信号rxn从输入到输出，经过2级隔直耦合滤波，得到正端输入信号vip和负端输入信号vin。正端输入信号vip和负端输入信号vin的共模电平，由接收共模产生电路提供。

图11为本发明接收共模产生电路的一种实现方式。该电路由第六十nmos管m60、第六十一nmos管m61、第六十二pmos管m62、第六十三nmos管m63、第六十四pmos管m64、第六十五pmos管m65、第六十六nmos管m66、第六十七nmos管m67、第六十八pmos管m68、第六十九nmos管m69、第六一零pmos管m610、第六一一nmos管m611、第六一二pmos管m612、第六一三nmos管m613、第六一四nmos管m614、第六一五pmos管m615和第六十一电阻r61构成；其中，第六十四pmos管m64、第六十五pmos管m65、第六十六nmos管m66、第六十七nmos管m67、第六十八pmos管m68和第六十九nmos管m69构成施密特触发器600；

所述第六十nmos管m60的栅极连接到输入共模电压vcm；第六十nmos管m60的漏极连接到第六十二pmos管m62的漏极和栅极、以及第六十三nmos管m63的栅极；第六十一nmos管m61的栅极连接到输入共模控制信号vctrl；第六十一nmos管m61的漏极和第六十三nmos管m63的漏极相连，并连接到所述施密特触发器600的输入端；所述施密特触发器600的输出端同时连接到第六一零pmos管m610、第六一一nmos管m611、第六一二pmos管m612和第六一三nmos管m613的栅极；第六一零pmos管m610的漏极和第六一一nmos管m611的漏极相连，还连接到第六一四nmos管m614的栅极；第六一二pmos管m612的漏极和第六一三nmos管m613的漏极相连，还连接到第六一五pmos管m615的栅极；第六一四nmos管m614的源极和第六一五pmos管m615的源极相连，还作为所述共模输出端vicm的输出端口；第六一四nmos管m614的漏极连接到高输入共模电平vcmh，第六一五pmos管m615的漏极连接到低输入共模电平vcml；第六一三nmos管m613的源极连接到第六十一电阻r61的上端；第六十nmos管m60的源极、第六十一nmos管m61的源极、第六一一nmos管m611的源极和第六十一电阻r61的下端，同时连接到地电压com；第六十二pmos管m62的源极、第六十三nmos管m63的源极、第六十四pmos管m64的源极和第六一零pmos管m610的源极同时连接到高侧电源电压vdd；其中，所述地电压com连接高侧地电压vsw。

图11所示电路的功能在于根据输入共模vcm的变化，动态跟踪调整共模输出端vicm的大小，减小输入共模的影响。假设输入共模vcm减小，则施密特触发器600的输入端将会同步减小，假设该波动超过施密特触发器600的阈值，则施密特触发器600输出将会变为高电平，第六一五pmos管m615将会导通，共模输出端vicm将输出低输入共模电平vcml，使之匹配和输入共模变化；假设输入共模vcm增大，并超过施密特触发器600的阈值，则第六一四nmos管m614导通，共模输出端vicm将输出高输入共模电平vcmh；可以看出，对于不同的输入共模波动，图11电路均可以实现输入共模变化的动态补偿。图11所示电路中，为使共模输出端vicm更好的实现共模信号输出，采用nmos管传输高输入共模电平vcmh，采用pmos管传输低输入共模电平vcml。

图12为本发明共模可调放大电路的一种实现方式。该电路为全差分单级放大电路，该电路左侧包括通过漏极串联的pmos管m71和nmos管m73；所述pmos管m71的源极连接高侧电源电压vdd，pmos管m71的栅极和源极之间连接电容c71，pmos管的栅极和漏极之间连接偏置电阻r71；所述nmos管m73的漏极连接差分放大器的负端输出信号vo1n，nmos管m73的栅极连接差分放大器的正输入端vip；该电路的右侧包括通过漏极串联的pmos管m72和nmos管m74；所述pmos管m72的源极连接高侧电源电压vdd，pmos管m72的栅极和源极之间连接电容c72，pmos管m72的栅极和漏极之间连接偏置电阻r72；所述nmos管m74的漏极连接差分放大器的正端输出信号vo1p，nmos管m74的栅极连接差分放大器的负输入端vin；所述放大电路两侧的pmos管m71和pmos管m72源极并联，nmos管m73和nmos管m74的源极并联；所述nmos管m73和nmos管m74的源极连接对地nmos管m75、nmos管m76和nmos管m77的漏极；所述对地nmos管m75的栅极连接偏置电压vb1，提供放大器正常工作所需的偏置电流；所述nmos管m76和nmos管m77的栅极分别连接到共模调整信号c11和c12。

图12所述电路可以看出，通过改变共模调整信号c11和c12的大小，流过nmos管m73和nmos管m74的偏置电流就会发生改变，所述差分放大器的负端输出信号vo1n和正端输出信号vo1p的输出电压就会对应的同时发生改变，从而实现输出共模电压的调整。本发明接收电路采用多级相同的共模可调放大电路前后级联，最终实现共模噪声的动态补偿。

图13为本发明高灵敏度共模可调放大电路的一种实现方式。该电路为前后两级全差分放大电路，前级共模可调放大电路采用和图12类似的放大电路结构，后级放大电路为差动差分放大电路(dda)。所述前级共模可调放大电路的正输入端即高灵敏度共模可调放大电路的正输入端，前级共模可调放大电路的负输入端即高灵敏度共模可调放大电路的负输入端；所述差动差分放大电路的正输出端vonp即高灵敏度共模可调放大电路的正输出端，差动差分放大电路的负输出端vonn即高灵敏度共模可调放大电路的负输出端。

所述前级共模可调放大电路的左侧包括通过漏极串联的pmos管m81和nmos管m83；所述pmos管m81的源极连接高侧电源电压vdd，pmos管m81的栅极和源极之间连接电容c71，pmos管m81的栅极还连接到偏置电阻r81的上端，pmos管m81的漏极还连接到偏置电阻r82下端；所述偏置电阻r81下端和偏置电阻r82上端相连，还作为所述差动差分放大电路第一信号输入端；所述nmos管m83的漏极连接pmos管m81的漏极，还连接到所述差动差分放大电路第三信号输入端；nmos管m83的栅极连接前级共模可调放大电路的正输入端voxn；该电路的右侧包括通过漏极串联的pmos管m82和nmos管m84；所述pmos管m82的源极连接高侧电源电压vdd，pmos管m82的栅极和源极之间连接电容c72，pmos管m82的栅极还连接到偏置电阻r83的上端，pmos管m82的漏极还连接到偏置电阻r84下端；所述偏置电阻r83下端和偏置电阻r84上端相连，还作为所述差动差分放大电路第二信号输入端；所述nmos管m84的漏极连接pmos管m82的漏极，还连接到所述差动差分放大电路第四信号输入端；nmos管m84的栅极连接前级共模可调放大电路的负输入端voxp；所述放大电路两侧的pmos管m81和pmos管m82源极并联，nmos管m83和nmos管m84的源极并联；所述nmos管m83和nmos管m84的源极连接对地nmos管m85、nmos管m86和nmos管m87的漏极；所述对地nmos管m85的栅极连接偏置电压vb1，提供放大器正常工作所需的偏置电流；所述nmos管m86和nmos管m87的栅极分别连接到共模调整信号cn1和cn2。

所述差动差分放大电路内部包括：pmos管m88、pmos管m89、pmos管m812、pmos管m813、nmos管m810、nmos管m811、nmos管m814、nmos管m815和电阻85；所述pmos管m88的栅极为差动差分放大电路第一信号输入端，pmos管m89的栅极为差动差分放大电路第二信号输入端，pmos管m812为差动差分放大电路第三信号输入端，pmos管m813为差动差分放大电路第四信号输入端；pmos管m88的漏极和pmos管m89的漏极相连，并连接到nmos管m810的漏极，同时作为差动差分放大电路的正输出端vonp；pmos管m812的漏极和pmos管m813的漏极相连，并连接到电阻r85的上端；电阻r85的下端连接nmos管m814的漏极，同时作为差动差分放大电路的负输出端vonn；nmos管m810和nmos管m811构成共源共栅电流源结构，nmos管m814和nmos管m815构成共源共栅电流源结构，nmos管m810和nmos管m814的栅极接相同的偏置电压vb81，nmos管m811和nmos管m815的栅极接相同的偏置电压vb82。

图14为本发明输出整形电路实现方式，包括第四零一pmos管m401、第四零二pmos管m402、第四零三pmos管m403、第四零四pmos管m404、第四零五pmos管m405、第四零六pmos管m406、第四零九pmos管m409、第四零七nmos管m407、第四零八nmos管m408、第四一零nmos管m410、第四零一电阻r401、第四零二电阻r402、四十一pmos管m41、第四十三pmos管m43、第四十五pmos管m45、第四十六pmos管m46、第四十九pmos管m49、第四一一pmos管m411、第四十二nmos管m42、第四十四nmos管m44、第四十七nmos管m47、第四十八nmos管m48、第四一零nmos管m410、第四一二nmos管m412、第四十一电阻r41、第四十二电阻r42和第四十一电容c41构成；

其中，第四零一pmos管m401、第四零二pmos管m402、第四零三pmos管m403、第四零四pmos管m404、第四零五pmos管m405、第四零六pmos管m406、第四零九pmos管m409、第四零七nmos管m407、第四零八nmos管m408、第四一零nmos管m410、第四零一电阻r401和第四零二电阻r402构成三级比较器；四十一pmos管m41、第四十三pmos管m43、第四十二nmos管m42、第四十四nmos管m44、第四十一电阻r41、第四十二电阻r42和第四十一电容c41组成一个带rc滤波功能的缓冲器；第四十五pmos管m45、第四十六pmos管m46、第四十九pmos管m49、第四十七nmos管m47、第四十八nmos管m48、第四一零nmos管m410组成一个施密特触发器；第四一一pmos管m411和第四一二nmos管m412组成一个输出反相器；所述带rc滤波功能的缓冲器的输入端连接到所述宽电压范围比较器电路的比较输出电压vo1，带rc滤波功能的缓冲器的输出端连接到施密特触发器的输入端，施密特触发器的输出端连接到输出反相器的输入端，输出反相器的输出端即为高效率智能型高压绝缘隔离半桥栅驱动电路最终的数据输出dout。

所述三级比较器内部电路结构为：第四零一pmos管m401、第四零二pmos管m402、第四零三pmos管m403、第四零一电阻r401和第四零二电阻r402组成三级比较器的输入级，第四零四pmos管m404、第四零五pmos管m405、第四零六pmos管m406、第四零七nmos管m407、第四零八nmos管m408组成三级比较器的放大级，第四零九pmos管m409和第四一零nmos管m410组成三级比较器的输出级；所述带rc滤波功能的缓冲器内部电路连接关系为：四十一pmos管m41和第四十二nmos管m42的栅极同时连接到所述宽电压范围比较器电路的比较输出电压vo1，四十一pmos管m41和第四十二nmos管m42的漏极同时连接到第四十三pmos管m43和第四十四nmos管m44的栅极，第四十三pmos管m43的漏极连接到第四十一电阻r41的上端，第四十一电阻r41的下端连接到第四十二电阻r42的上端、第四十一电容c41的上端和施密特触发器的输入端，第四十二电阻r42的下端连接到第四十四nmos管m44的漏极，四十一pmos管m41和第四十三pmos管m43的同时源极连接到电源电压vcc，第四十二nmos管m42和第四十四nmos管m44的源极以及第四十一电容c41的下端同时连接到地电压com。

图14所述的本发明输出整形电路，一方面是提供了三级比较器将输入差分信号转换成一个标准的数字逻辑信号dout；另外一方面采用rc低通滤波和施密特触发器组合滤波，保持了一定的迟滞量是为了有效滤除共模噪声引起的高频干扰影响。

图15为本发明共模自适应调整电路的具体实现方式，该电路包括共模检测电路100、共模检测信号传输电路101、调整共模信号产生电路102和共模调整信号选择电路103。所述共模检测电路用于检测电源和衬底噪声，并在噪声大于一定阈值时改变共模检测信号vcm_det的大小，vcm_det经过共模检测信号传输电路101产生共模选择开关控制信号n11、n12、nx1、nx2、nn1和nn2，共模调整信号选择电路103根据共模选择开关控制信号产生调整第11共模调整信号c11、第12共模调整信号c12、第x1共模调整信号cx1、第x2共模调整信号、第n1共模调整信号cn1和第n2共模调整信号cn2的大小；调整共模信号产生电路102用于产生共模调整信号选择电路103需要的各类共模偏置信号。

图15所述电路中，所述共模检测信号传输电路101采用分布式的反相器链实现，共模检测信号vcm_det经过分布式的n组反相器链传播，得到n组共模控制信号。所述调整共模信号产生电路102，由高侧电源电压vdd到地电压com的一条偏置信号通路，产生高输入共模电平vcmh和低输入共模电平vcml。对于vcmh和vcml的实现方式，图中给出的是一种硬件开销最小的实现方式，采用基准电压分压或者ldo等其他电路同样可以实现相同功能，在此不再描述。所述共模调整信号选择电路103其内部电路为开关选择阵列，开关阵列根据共模选择开关控制信号n11、n12、nx1、nx2、nn1和nn2的值，选择第11共模调整信号c11、第12共模调整信号c12、第x1共模调整信号cx1、第x2共模调整信号、第n1共模调整信号cn1和第n2共模调整信号cn2的输出。

图16为本发明共模检测电路实现方式及工作波形。所述共模检测电路用于检测电源和衬底噪声，并在噪声大于一定阈值时改变共模检测信号vcm_det的大小，以控制图12中给出的共模自适应调整电路的输出。所述共模检测电路由第一一一pmos管m111、第一一二pmos管m112和第一一三nmos管m113构成；其中，第一一一pmos管m111的栅极和漏极相连，并连接到第一一二pmos管m112的漏极和第一一三nmos管m113的栅极；第一一二pmos管m112的栅极和第一一三nmos管m113的漏极相连，并作为共模检测信号vcm_det的输出节点；第一一一pmos管m111和第一一二pmos管m112的源极连接高侧电源电压vdd，第一一三nmos管m113的源极连接到地电压com。

图16中还给出了所述共模检测电路的工作波形示意图，假设电路工作在半桥驱动的高侧电路中，则com信号需要在0和vh之间摆动；vdd为高侧电路的电源电压vhb，由自举电容在sw电位基础上自举浮动，故正常工作时自举电压vdd＝vhb＝sw+vcc。由于电容自举充电也需要一定的充电时间，在电容充电过程中，vhb不能完全同步sw的波动，这势必导vdd相对sw存在一定的延时，在延时区间内电源和地之间的压差不严格等于vcc，相当于电源共模噪声，该噪声幅度足够大时势必影响电路功能，产生比较器的误触发。

如图16右侧波形所述，在半桥输出sw稳定时，vdd和com电压处于稳定状态，m111导通，m113导通，vcm_det将会被m113拉低到com，处于低电平；当半桥输出sw由0向vh切换时，com电压同步向vh切换，但是vdd存在一定延时，产生一定的延时区间，在延时区间内vdd还未达到vh+vcc，m113的栅极电压不足以让m113导通，m113将关闭，在寄生电容的作用下vcm_det将会受com影响产生一个尖峰高脉冲，直到vdd达到vh+vcc，此时m113重新导通，vcm_det将会被m113拉低到com。

图17是本发明高精度宽电压范围过温保护电路结构图。本发明的电路包括一个钳位电路、温度检测电路、宽电压范围比较器电路和输出整形电路。所述温度检测电路根据钳位电路提供的偏置电压vb，得到第一温度检测输出信号vin1和第二温度检测输出信号vin2；所述宽电压范围比较器电路将第一温度检测输出信号vin1和第二温度检测输出信号vin2进行比较，得到比较输出信号vo1；所述输出整形电路将比较输出信号vo1进行处理得到温度保护输出信号otlock和otp，otlock为数字逻辑信号，otlock将连接到钳位电路用于控制偏置电压vb大小，otp作为一个控制信号输出给高压栅驱动芯片的其他电路模块。

当芯片温度正常时，温度保护输出信号otlock为高电平，otlock高电平将控制钳位电路产生一个较高的偏置电压vb_h；温度检测电路根据偏置电压vb_h和温度信号产生第一温度检测输出信号vin1和第二温度检测输出信号vin2；正常情况下宽电压范围比较器电路根据第一温度检测输出信号vin1和第二温度检测输出信号vin2得到的比较输出信号vo1应该为高电平信号；输出整形电路将比较输出信号vo1进行处理得到温度保护输出信号otlock也为高电平逻辑信号。

当芯片温度异常时，温度检测电路产生的第一温度检测输出信号vin1和第二温度检测输出信号vin2将会出现变化，宽电压范围比较器电路根据第一温度检测输出信号vin1和第二温度检测输出信号vin2得到的比较输出信号vo1变为低电平信号，输出整形电路得到的温度保护输出信号otlock也改变为低电平逻辑信号，温度保护输出信号otlock变为低电平，otlock低电平将控制钳位电路产生一个较低的偏置电压vb_l，偏置电压vb_l将会进一步改变第一温度检测输出信号vin1和第二温度检测输出信号vin2的大小，使得宽电压范围比较器电路的比较输出信号vo1进一步锁定为低电平信号。

由于高压栅驱动芯片正常工作时，其电源电压和衬底电位通常存在巨大的波动，产生非常严重的共模噪声。本发明为克服共模噪声的严重影响，一方面采用宽电压范围比较器电路温度检测电路产生的第一温度检测输出信号vin1和第二温度检测输出信号vin2进行比较，所述宽电压范围比较器电路可自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时自动关闭宽电压范围比较器电路的输出，使得比较输出信号vo1的有效性不受共模噪声的影响。另一方面，输出整形电路进一步采用rc低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，从而产生稳定可靠的温度保护输出信号otlock。

图18为本发明钳位电路的一种实现方式，该电路由第一pmos管m11、第二nmos管m12、第三nmos管m13、第一电阻r11、第二电阻r12和第三电阻r13组成；第一pmos管m11的源极连接第一电阻r11的上端，并同时连接到电源电压vcc；第一pmos管m11的栅极连接第二nmos管m12的栅极，并同时连接到温度保护输出信号otlock；第一pmos管m11的漏极连接第二nmos管m12的漏极，并同时连接到第三nmos管m13的栅极；第二nmos管m12的源极连接第三电阻r13的下端和第三nmos管m13的源极，并同时连接到地电压gnd；第三nmos管m13的漏极同时连接第三电阻r13的上端和第二电阻r12的下端；第二电阻r12的上端和第一电阻r11的下端相连，并作为钳位电路的偏置电压vb输出节点。

图18为所述的钳位电路中电源电压vcc被分压电阻r11，r12和r13实时分压检测，分压得到的电压值vb输入温度检测电路，r13电阻值受m13控制，而m13的开和关受otlock信号控制。当otlock信号为高电平时，m13的栅极为低，m13处于关闭状态，r13为大电阻，分压得到的电压值vb为较高的偏置电压vb_h；当otlock信号为低电平时，m13的栅极为高，m13处于导通状态，r13被m13短路为很小电阻，此时分压得到的电压值vb为较低的偏置电压vb_l。

图19为本发明温度检测电路的一种实现方式，该电路由第二十一pmos管m21、第二十二pmos管m22、第二十一电阻r21、第一三极管q1和第二三极管q2组成；第一三极管q1和第二三极管q2的基极相连，并连接到所述钳位电路的偏置电压vb输出节点；第一三极管q1的发射极连接到第二十一pmos管m21的栅极和漏极，其节点电压作为第一温度检测输出信号vin1；第二三极管q2的发射极连接到第二十二pmos管m22的栅极和漏极，其节点电压作为第二温度检测输出信号vin2；第二十一pmos管m21的源极和第二十二pmos管m22的源极相连，并连接到电源电压vcc；第二三极管q2的集电极连接到第二十一电阻r21的上端；第二十一电阻r21的下端连接到第一三极管q1的集电极，并连接到地电压gnd；其中，第二十一pmos管m21和第二十二pmos管m22的宽长比相等，第一三极管q1和第二三极管q2的基极面积比为1：n(n为正整数)。

图19所述电路，温度检测的采用的原理为三极管vbe结电压具有负温度系数特性，并且不同电流密度的vbe结的负温度系数不同，因此在相同的偏置电压条件下，不同电流密度的两个vbe结上产生的电压随温度变化会产生一个电压差，并且该电压差随温度变化成线性增大关系。图17中第一三极管q1和第二三极管q2的基极面积比为1：n，二者各自发射极输出电压第一温度检测输出信号vin1和第二温度检测输出信号vin2将会产生一个随温度线性变化的压差vt＝vin1-vin2。通过调整电阻r21的大小，当温度较低时，设置vt为小于0的一个负值；则温度升高时，由于第二三极管q2的基极面积更大，第二温度检测输出信号vin2值将会以更快的速度降低，压差vt将会随温度升高而升高；当温度超过一定值时，vt将会由负电压转为正电压，此时所述宽电压范围比较器电路的比较输出电压vo1将发生变化，输出电压vo1产生一个由高到低的变化。当第一三极管q1和第二三极管q2的基极电压vb降低时，压差vt将会进一步增大，从而锁定比较输出电压vo1。

图20为本发明宽电压范围比较器电路实现方式，该电路由第三十一pmos管m31、第三十三pmos管m33、第三十五pmos管m35、第三十六pmos管m36、第三十七pmos管m37、第三十九pmos管m39、第三十二nmos管m32、第三十四nmos管m34、第三十八nmos管m38、第三一零nmos管m310和共模检测电路构成；第三十一pmos管m31的栅极连接到第一温度检测输出信号vin1，第三十三pmos管m33的栅极连接到第二温度检测输出信号vin2；第三十一pmos管m31的漏极连接到第三十二nmos管m32的漏极和栅极、第三十四nmos管m34的栅极以及第三一零nmos管m310的栅极；第三十三pmos管m33的漏极连接到第三十四nmos管m34的漏极和第三十七pmos管m37的栅极；第三十七pmos管m37的漏极连接到第三十八nmos管m38的漏极和栅极，第三十七pmos管m37的源极连接到第三十九pmos管m39的栅极和第三十六pmos管m36的漏极；第三十六pmos管m36的源极连接到第三十五pmos管m35的漏极，第三十六pmos管m36和第三十五pmos管m35的栅极都连接到共模检测电路的输出控制信号；第三十九pmos管m39的漏极连接到第三一零nmos管m310的漏极，并输出比较输出电压vo1；第三十一pmos管m31、第三十三pmos管m33、第三十五pmos管m35和第三十九pmos管m39的源极同时连接到电源电压vcc；第三十二nmos管m32、第三十四nmos管m34、第三十八nmos管m38和第三一零nmos管m310的源极同时连接到地电压gnd。

本发明图20中采用的共模检测电路及其工作原理可以采用图16中相同的实现方式。图20所述电路中，第三十六pmos管m36和第三十五pmos管m35的栅极控制信号为相同的共模控制信号vcm_det，所述共模检测电路可自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时改变共模控制信号vcm_det。当共模噪声幅度和影响有限，未超过阈值时，共模控制信号vcm_det为高电平，第三十六pmos管m36和第三十五pmos管m35均处于关断状态，第三十九pmos管m39的栅极受第三十七pmos管m37的源极控制；当共模噪声幅度异常，超过阈值时，共模控制信号vcm_det为低电平，第三十六pmos管m36和第三十五pmos管m35均处于导通状态，第三十九pmos管m39的栅被拉高并进入关闭状态，比较输出电压vo1将被钳位到低电平，防止共模噪声影响比较器的正常工作。图18中比较器电路采用的各单级放大电路的负载电阻均采用有源二极管实现，因此可以工作在很宽的电源电压条件，从而进一步扩展了电路的适用电压条件。

图21为本发明输出整形电路实现方式，该电路和图10中右侧的输出整形电路结构基本一致，包括带rc滤波功能的缓冲器、施密特触发器和输出反相器。施密特触发器的输出端连接到输出反相器的输入端，输出反相器的输出端即为温度保护输出信号otlock，温度保护输出信号otlock经过一个反相器输出得到输出信号otp。图19所述的本发明输出整形电路，一方面是提供一个标准的数字逻辑信号，将比较输出电压vo1转为标准的数字逻辑信号温度保护输出信号otlock；另外一方面是滤除共模噪声和温度波动引起的高频干扰影响。输出整形电路采用rc低通滤波和施密特触发器组合滤波，保持了一定的迟滞量是为了有效的防止温度的热震荡，防止在某个温度点工作时，频繁的开启和关断系统，对系统造成不利影响。

本发明高精度欠压保护电路结构图和高精度过流保护电路结构图，两个保护电路的电路结构与图17给出的本发明高精度宽电压范围过温保护电路结构类似，均包括：钳位电路、宽电压范围比较器电路和输出整形电路。本发明高精度欠压保护电路结构，与图17给出的本发明过温保护电路相比，不同的是采用电压采样电路检测电源电压vdd的大小，得到的采样电压与参考电压信号进比较，得到输出欠压保护信号uvlo和uvlock信号；对于电压采样电路采用常规的电阻分压电路即可实现。本发明高精度过流保护电路结构，与图17给出的本发明过温保护电路相比，不同的是采用电流采样电路检测输出所取得功率器件电流的大小，得到的采样电流通常经过一个电阻转换为电压，该电压然后与参考电压信号进比较，得到输出欠压保护信号ocp和oclock信号。

图22为本发明高效率输出驱动电路结构框图，包括输入p端反相器链、n端反相器链、n个p端输出反相器、n个n端输出反相器、n个p端输出pmos管mp1～mpn、n个n端输出nmos管mn1～mnn、n个p端输出反相器控制开关、n个n端输出反相器控制开关、采样开关s、输入数据开关kin和测试数据开关kcal、高速比较器阵列、误差过滤电路、负载判别电路、驱动电流选择电路、输入脉冲频率判别电路和控制器电路；

所述p端反相器链内部包含k个级联的p端输入缓冲反相器，k个反相器的驱动能力从前级到后级逐步增大；所述n端反相器链包含k-1个级联的n端输入缓冲反相器和一个延迟单元(delay)，k-1个反相器的驱动能力从前级到后级逐步增大；所述延迟单元(delay)的延迟时间必须等于最前端p端输入缓冲反相器的延时时间；所述p端反相器链的输出同时连接到n个p端输出反相器控制开关的左侧，所述n端反相器链的输出同时连接到n个n端输出反相器控制开关的左侧；所述p端反相器链和n端反相器链的输入端相连，还连接到输入数据开关kin和测试数据开关kcal的右侧；n个p端输出反相器控制开关的右侧分别连接n个p端输出pmos管的栅端，n个n端输出反相器控制开关的右侧分别连接n个n端输出nmos管的栅端；n个p端输出pmos管的源端同时连接到电源电压，n个n端输出nmos管的源端同时连接到地，n个p端输出pmos管的漏端同时连接到n个n端输出nmos管的漏端和高效率输出驱动电路的输出ho；

高效率输出驱动电路的输出ho经采样开关s采样后进入高速比较器阵列，与n个参考电压进行比较，得到量化码并进入误差过滤电路，经过滤输出负载检测码dtest；输入脉冲频率判别电路基于测试时钟clkcal对接收输出数据dout的频率进行比较量化，得到din频率判别码dfin；负载检测码dtest和频率判别码dfin同时进入负载判别电路计算得到负载评估码dev；驱动电流选择电路根据dev的大小，选择输出n个p端输出反相器控制开关的开关控制信号kp1～kpn和n个n端输出反相器控制开关的开关控制信号kn1～knn；

控制器电路输出的负载测试信号dcal连接到测试数据开关kcal的左侧，控制器电路输出的测试时钟clkcal连接到输入脉冲频率判别电路的时钟输入端，控制器电路输出的负载测试控制信号ctrl_test分别连接到高速比较器阵列和误差过滤电路的控制信号输入端，控制器电路输出的控制信号ctrl_ev连接到负载判别电路的控制信号输入端，控制器电路输出的ctrl_out信号连接到驱动电流选择电路的控制信号输入端，控制器电路输出的ctrl_fin信号连接到输入脉冲频率判别电路的控制信号输入端；控制器电路受触发控制时钟信号clk-ctrl和上电信号start-up控制；所述触发控制时钟信号clk-ctrl的频率必须是所述负载测试信号dcal频率的r倍；其中，n、k和r均为任意正整数。

图22所示本发明所述高效率输出驱动电路，其工作状态包括驱动能力自适应调整和正常工作两种模式。当电源电压上电之后所述高效率输出驱动电路首先开始驱动能力自适应调整模式，然后进入正常工作模式。

所述高效率输出驱动电路的驱动能力自适应调整过程如图23所示。当电源电压上电之后，上电start-up信号由低变高开始有效；控制器电路将关闭输入数据开关kin，输出测试时钟clkcal，开启深入脉冲频率判别电路，输入脉冲频率判别电路基于测试时钟clkcal对接收输出数据dout的频率进行比较量化并得到din频率判别码dfin；控制器电路然后开启测试数据开关kcal、kp1和kn1，并输出负载测试信号dcal，另外还将开启高速比较器阵列、误差过滤电路、负载判别电路和驱动电流选择电路，此时驱动电路的输出ho将会根据负载不同产生不同的dv/dt变化；在dcal输出之后的第m个clk-ctrl时钟沿，当输出建立时间(ho电压上升需要的时间)满足后，控制器电路会开启采样开关s对ho电压进行采样，并经高速比较器阵列和误差过滤电路处理得到负载检测码dtest；负载判别电路根据负载检测码dtest和din频率判别码dfin，计算得到负载评估码dev；驱动电流选择电路根据负载评估码dev，对开关控制信号kp2～kpn和kn2～knn进行设置，并保持不变；此时，所述高效率输出驱动电路的输出驱动能力保持不变，结束驱动能力自适应调整模式；控制器电路最后开启开关kin，关闭开关kal和负载测试信号dcal，所述高效率输出驱动电路开始正常工作模式。

所述输出高效率驱动电路的驱动能力自适应调整过程由上电start-up信号触发，上电start-up信号由低变高开始有效，控制时钟clk-ctrl进入控制器电路；控制器电路将输出测试时钟clkcal，开启深入脉冲频率判别电路，输入脉冲频率判别电路基于测试时钟clkcal对接收输出数据dout的频率进行比较量化，经过j个测试时钟clkcal时钟得到din频率判别码dfin；控制器电路然后输出负载测试信号dcal，此时驱动电路的输出ho将会根据负载不同产生不同的dv/dt变化；在dcal输出之后的第m个clk-ctrl时钟沿，控制器电路会开启采样开关sw对ho电压进行采样，并经高速比较器阵列和误差过滤电路处理得到负载检测码dtest；负载判别电路根据负载检测码dtest和din频率判别码dfin，在juge时钟沿计算得到负载评估码dev，并保持不变；驱动电流选择电路根据负载评估码dev，对开关控制信号kp2～kpn和kn2～knn进行设置，并保持不变；最后上电start-up信号由高变低开始无效，所述高效率输出驱动电路输出驱动能力保持不变，结束驱动能力自适应调整模式。

所述驱动能力自适应调整过程中，控制时钟clk-ctrl的频率必须远高于接收输出数据dout的频率，例如din频率为100khz，clk-ctrl频率通常设置在10mhz以上；测试时钟clkcal的频率不能低于控制时钟clk-ctrl的频率，clkcal频率越高对din频率的判别越精确。

所述输入脉冲频率判别电路对接收输出数据dout的频率进行比较量化的过程中，j个测试时钟clkcal周期的时间长度必须大于din的整数周期。例如din频率为100khz，测试时钟clkcal的频率为10mhz，则din和clkcal对应信号周期分别为10us和0.1us，那么j取值必须大于100。若clkcal的频率为din频率的x倍，则j必须为大于x的正整数，显然j数值越大dfin的数值越精确，x为大于1的正数。

所述dcal输出之后的第m个clk-ctrl时钟沿，其时间跨度必须小于dcal的1个周期时间。例如dcal频率为200khz，clk-ctrl的频率为5mhz，则dcal和clk-ctrl对应信号周期分别为5us和0.2us，那么m取值必须小于25，显然m数值越接近25则dtest的数值越精确。

图24为本发明负载检测原理说明图。假设图22所示高效率输出驱动电路开启kp1和kn1后，n端输出nmos管mn1和p端输出pmos管mp1提供的输出电流为iout＝0.5a，clk-ctrl的频率为5mhz(对应信号周期为0.2us)，选取m＝5，则采样开关sw将在dcal高电平开始1us时对ho电压进行采样。对于固定的输出iout，显然驱动的负载电容越大，ho的上升斜率越低，1us时ho电压大小和负载电容成反比关系，即负载为0.5nf时的ho电压应该是负载为1.5nf时的ho电压的3倍。因此，在固定的驱动电流条件下，根据1us时ho电压的大小，即可确定输出驱动负载的大小，并且将ho电压与n个参考电压vr1～vrn进行比较，即可对输出驱动负载的大小进行量化，得到负载量化码。

本发明实施方案，在固定的驱动电流条件下，1us时ho电压与n个参考电压vr1～vrn进行比较量化的工作由高速比较器阵列实现，该比较器阵列的功能类似与一个adc电路，因此根据负载检测量化速度的不同，比较器阵列的组合形式有很多种。可以采用n个比较器将ho电压与n个参考电压vr1～vrn进行比较量化，经过一个时钟周期的比较，即可得到负载量化码，该总方案具有速度快的优势，但是使用的比较器数目比较多，硬件开销大；还可以采用一个比较器，将ho电压与n个参考电压vr1～vrn进行逐次比较量化，从而得到负载量化码，该总方案具有硬件开销小的优势，但是同一个比较器多次使用，速度相对较慢。与比较器组合策略配套设置的还有n个参考电压vr1～vrn的设置，可以采用温度计码均匀间隔设置，或者二进制不同权重设置。因此，实际实施时可根据驱动芯片应用系统需求，选择合适的比较器类型和组合策略。

由于高速比较器存在一定的失调，并且比较器工作速度越高，失调越严重，为此需要对负载量化码进行误差过滤得到负载检测码dtest，误差过滤电路的实现根据负载量化码的类型和前端高速比较器阵列电路的组合实现策略有很大差异性。如果比较器阵列电路的采用n个比较器并行工作，则需要采用flashadc比较器失调校准的数字算法进行误差滤除；如果比较器阵列电路的采用1个比较器复用工作，则需要采用saradc失调校准的数字算法进行误差滤除。

图25所示给出了本发明负载判别电路的框图，该电路包含2个分别用于存放负载检测码dtest和频率判别码dfin的寄存器1和寄存器2，以及对负载检测码dtest和频率判别码dfin进行计算处理的归一量化计算电路。寄存器1和寄存器2的数据输出受juge信号控制。归一量化计算电路输出的负载评估码dev，由dtest和dfin计算得到，计算公式为：dev＝g*dtest/dfin。其中，g为增益系数，为经验值，根据本发明所述高效率输出驱动电路的应用背景选择，在实际应用中g通常为大于1的正数。

归一量化计算电路的实际功能在于根据接收输出数据dout的频率大小，进一步优化本发明所述高效率输出驱动电路的输出驱动电流。由于负载测试信号dcal为固定频率信号，测试出输出负载之后，如果接收输出数据dout的频率远小于dcal为频率，则可以继续减小驱动电流，从而进一步提高驱动电路的效率，节省不必要的功耗开销。例如din和dcal对应信号周期分别为10us和1us，则相对于固定的负载，din的频率慢10倍，给负载电容充电时间可以延长10倍，所以可以选择更小的驱动电流对输出负载进行充放电。因此，在满足驱动电路应用系统需求的条件下，可以设置系数g对dev的数值进行缩放，减小输出驱动电流，进一步提高驱动电路的效率，节省不必要的功耗开销。

图26为本发明控制器电路框图，控制器电路的功能在于根据外界触发控制时钟信号和上电信号提供其他电路工作需要的控制信号。所述控制器电路内部包括：频率判别控制产生电路，用于产生ctrl_fin信号控制输入脉冲频率判别电路；开关信号产生电路，用于产生开关控制信号kcal、s和kin；负载测试控制产生电路，用于产生负载测试控制信号ctrl_test控制高速比较器阵列和误差过滤电路；负载判别控制产生电路，用于产生ctrl_ev信号控制负载判别电路；驱动电流控制产生电路，用于产生ctrl_out信号控制驱动电流选择电路；测试码产生电路，用于产生负载测试码dcal；计数器电路用于根据外界触发控制时钟信号clk-ctrl和上电信号start-up，依据先后次序提供前述其他控制信号产生所需要的触发信号。

本发明所述的输入脉冲频率判别电路，其电路功能为采用测试时钟clkcal对接收输出数据dout的频率进行比较量化，该功能可以采用鉴相器电路实现。所述驱动电流选择电路，其功能可以采用译码器或者多路选择器实现信号开关选择。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。