高谐波无功补偿投切控制方法、装置及计算机设备与流程

1.本发明涉及开关控制方法，更具体地说是指高谐波无功补偿投切控制方法、装置及计算机设备。


背景技术：

2.目前在许多使用交流电源供电的电力系统中，其系统电路设计经常会用到大量的电容或电感元件，这类电子元件在系统投入供电的瞬间，若输入的交流电压较大，则会受到较大的电流冲击。为了使电容和电感元件在系统电路投入供电时冲击电流减小，需要对系统电路投入供电的时刻进行准确的控制，使其在交流电压过零点时接通交流供电，以降低供电电源对系统电路的冲击。
3.为了控制系统电路在交流电压过零点时接通外部的交流供电，需要在系统电路的交流电源输入侧设置投切开关，并增加电压过零检测电路对外部交流供电的电压过零时刻进行准确地检测，进而控制投切开关在电压过零点附近动作，接通系统电路的供电回路，使系统电路安全上电，启动运行。
4.高次谐波容易造成硬件过零检测时出现多个信号，容易出现误判问题；当前过零投切反馈方法主要过程电压反馈和电流反馈两种方式，其中，电流反馈方式是由光耦通过交流电流大小、光耦的传输比不同、线性度度等参数影响过零脉冲宽度，过零脉冲比较宽，过零不准，而且3、5、7次等低次谐波对过零脉冲宽度和精度影响比较大，难以适应由于整流逆变产生3～7次谐波为主的用电环境；电压反馈方式用稳压方式限制过零电压幅度，从而达到控制过零脉冲宽度，过零比较准，解决了3、5、7次谐波对过零脉宽的影响，但是难以适应由于光伏发电等新能接入，引起的25次以上高频谐波对电网的污染，容易产生误脉冲，导致误判。
5.因此，有必要设计一种新的方法，实现快速、高精度完成过零判断，且不会出现误判，且实用性强。


技术实现要素：

6.本发明的目的在于克服现有技术的缺陷，提供高谐波无功补偿投切控制方法、装置及计算机设备。
7.为实现上述目的，本发明采用以下技术方案：高谐波无功补偿投切控制方法，包括：
8.对硬件进行锁相，以得到锁相环；
9.获取硬件的脉冲信号；
10.判断所述脉冲信号是否是过零脉冲信号；
11.若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度；
12.根据所述输出角度判断所述脉冲信号是否是真实过零的信号；
13.若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处
理，并驱动继电器投入控制。
14.其进一步技术方案为：所述判断所述脉冲信号是否是过零脉冲信号之后，还包括：
15.若所述脉冲信号不是过零脉冲信号，则执行所述获取硬件的脉冲信号。
16.其进一步技术方案为：所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号之后，还包括：
17.若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述获取硬件的脉冲信号。
18.其进一步技术方案为：所述对硬件进行锁相，以得到锁相环，包括：
19.对硬件的电压进行广义积分锁相，以得到锁相环。
20.其进一步技术方案为：所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号，包括：
21.判断所述输出角度是否在预设的范围内；
22.若所述输出角度在预设的范围内，则所述脉冲信号是真实过零的信号；
23.若所述输出角度不在预设的范围内，则所述脉冲信号不是真实过零的信号。
24.其进一步技术方案为：所述根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制，包括：
25.检测所述脉冲信号的上升沿和下降沿，以得到所述脉冲信号的频率；
26.计算所述脉冲信号的脉冲宽度；
27.根据频率和脉冲宽度计算下一个周期理论过零点时间；
28.对所述硬件进行延时处理，并驱动继电器投入；
29.检测所述脉冲信号的下降沿信号，并记录对应的时间，根据所述时间设定继电器的动作时间，以实现继电器的投入控制。
30.本发明还提供了高谐波无功补偿投切控制装置，包括：
31.锁相单元，用于对硬件进行锁相，以得到锁相环；
32.信号获取单元，用于获取硬件的脉冲信号；
33.信号判断单元，用于判断所述脉冲信号是否是过零脉冲信号；
34.角度获取单元，用于若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度；
35.真实性判断单元，用于根据所述输出角度判断所述脉冲信号是否是真实过零的信号；
36.投入控制单元，用于若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制。
37.其进一步技术方案为：还包括：
38.丢弃单元，用于若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述获取硬件的脉冲信号。
39.本发明还提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法。
40.本发明还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现上述的方法。
41.本发明与现有技术相比的有益效果是：本发明通过设置软件锁相，滤除高频谐波
影响，结合电压的反馈方式，对硬件的脉冲信号进行过零和真实性的判定，当脉冲信号是真实过零信号时，再驱动继电器投入控制，实现快速、高精度完成过零判断，且不会出现误判，且实用性强。
42.下面结合附图和具体实施例对本发明作进一步描述。
附图说明
43.为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1为本发明实施例提供的高谐波无功补偿投切控制方法的流程示意图；
45.图2为本发明实施例提供的高谐波无功补偿投切控制方法的子流程示意图；
46.图3为本发明实施例提供的高谐波无功补偿投切控制方法的子流程示意图；
47.图4为本发明实施例提供的高谐波无功补偿投切控制装置的示意性框图；
48.图5为本发明实施例提供的高谐波无功补偿投切控制装置的投入控制单元的示意性框图；
49.图6为本发明实施例提供的计算机设备的示意性框图；
50.图7为本发实施例提供的高谐波无功补偿投切控制方法的过零脉冲信号示意图；
51.图8为本发实施例提供的高谐波无功补偿投切控制方法的过零检测的电路示意图；
52.图9为本发实施例提供的高谐波无功补偿投切控制方法的电压检测的电路示意图；
53.图10为本发实施例提供的高谐波无功补偿投切控制方法的电流检测的电路示意图。
具体实施方式
54.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
55.应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
56.还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
57.还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
58.请参阅图1，图1为本发明实施例提供的高谐波无功补偿投切控制方法的示意性流程图。该高谐波无功补偿投切控制方法应用于服务器中。
59.图1是本发明实施例提供的高谐波无功补偿投切控制方法的流程示意图。如图1所示，该方法包括以下步骤s110至s170。
60.s110、对硬件进行锁相，以得到锁相环。
61.在本实施例中，对硬件的电压进行广义积分锁相，以得到锁相环。
62.在本实施例中，锁相环是指对硬件电压进行广义积分软件锁相所得的电路。
63.具体地，可采用二阶广义积分器对硬件的电压进行广义积分锁相，二阶广义积分器是一种基于输入正弦信号90
°
相角偏移的解决方案。输入电压信号通过sogi(二阶广义积分器，second
‑
order general integrator)后可以产生两相正交信号，一路输出信号跟踪输入电压信号，另一路信号实现对输入电压信号的90
°
相角偏移。在电压反馈方案基础上，结合软件锁相，即采样广义积分法进行锁相，从而滤除高频谐波影响，避免高次谐波造成硬件过零检测出现多个信号而导致的误判现象发生。
64.具体地，对硬件的电压进行广义积分锁相，以得到锁相环。
65.s120、获取硬件的脉冲信号。
66.在本实施例中，软件锁相，跟随电压频率过零点，并实时采集硬件的脉冲信号。
67.在本实施例中，脉冲信号是指硬件的电压信号。
68.s130、判断所述脉冲信号是否是过零脉冲信号。
69.在本实施例中，结合电压反馈方法进行脉冲信号的过零判断。
70.若所述脉冲信号不是过零脉冲信号，则执行所述步骤s120。
71.s140、若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度。
72.在本实施例中，锁相环的输出角度由三相电网电压相位处理所得。
73.s150、根据所述输出角度判断所述脉冲信号是否是真实过零的信号。
74.软件辅助在高谐波情况下判断过零且有效的信号，硬件检测开关动作时刻反馈，进而投入继电器。
75.在一实施例中，请参阅图2，上述的步骤s150可包括步骤s151～s153。
76.s151、判断所述输出角度是否在预设的范围内；
77.s152、若所述输出角度在预设的范围内，则所述脉冲信号是真实过零的信号；
78.s153、若所述输出角度不在预设的范围内，则所述脉冲信号不是真实过零的信号。
79.在本实施例中，如果输出角度在设定2
°
范围内，判定脉冲信号为真实过零的信号，如果输出角度不在2
°
范围内，判定脉冲信号不是真实过零的信号。
80.s160、若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制。
81.在一实施例中，请参阅图3，上述的步骤s160可包括步骤s161～s165。
82.s161、检测所述脉冲信号的上升沿和下降沿，以得到所述脉冲信号的频率；
83.s162、计算所述脉冲信号的脉冲宽度。
84.在本实施例中，脉冲信号的脉冲宽度等于一个周期内的上升沿和下降沿的宽度叠加。
85.s163、根据频率和脉冲宽度计算下一个周期理论过零点时间。
86.根据脉冲信号的频率和脉冲宽度便可计算下一个周期的过零点的时间。
87.s164、对所述硬件进行延时处理，并驱动继电器投入。
88.在本实施例中，对所述硬件延时t1
‑
t2，t2为继电器动作时间，t1为下一个周期理论过零点时间，驱动继电器投入
89.s165、检测所述脉冲信号的下降沿信号，并记录对应的时间，根据所述时间设定继电器的动作时间，以实现继电器的投入控制。
90.检测脉冲下降沿信号，记录对应的时间为t2，完成投入控制，t2即为继电器动作时间。
91.s170、若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述步骤s120。
92.如果锁相环的输出角度不在2
°
范围内，则丢弃该脉冲信号，等待下个过零脉冲产生。
93.在一实施例中，如图7所示，该脉冲信号为过零脉冲信号，t1到t12时刻，每次进入中断时记录时间，如果满足abs((t3
‑
t2)
‑
(t6
‑
t7))<150us；abs((t5
‑
t4)
‑
(t9
‑
t8))<150us；6ms<t7
‑
t6<14ms；6ms<t9
‑
t8<14ms；19.8ms<t9
‑
t5<20.2ms，则可驱动继电器投入控制，如果不满足上述公式，则设置相关的错误标志，以起到提示作用。另外，在t9时刻进入中断后，延时((t9
‑
t5)
‑
过零脉宽/2
‑
开关动作时间)，即驱动开关(即继电器)投入，记录投入的时间tim1。
94.请参阅图8，过零信号由继电器两端交流电压经过电阻分压，整流桥转化成直流电压；当稳压二极管d15两端电压高于6.2v时，由于稳压二极管d15压降，pnp三极管q5发射极电压低于pnp三极管q1基极电压，此时pnp三极管q1和pnp三极管q5处于截止状态，光耦u11处于截止状态，过零信号高电平，电容c14处于充电状态；当稳压二极管d15两端电压低于6.2v时，电容c14两端电压为6.2v，因此pnp三极管q1基极电压低于pnp三极管q5发射极电压，此时pnp三极管q1和pnp三极管q5管处于导通状态，pnp三极管q5集电极高电平，光耦u11处于导通状态，npn三极管q6基极电压高于发射极电压，过零信号低电平。
95.请参阅图9至图10，电压和电流模拟信号经过跟随信号通过单片机的adc口进行采样和计算。
96.上述的高谐波无功补偿投切控制方法，通过设置软件锁相，滤除高频谐波影响，结合电压的反馈方式，对硬件的脉冲信号进行过零和真实性的判定，当脉冲信号是真实过零信号时，再驱动继电器投入控制，实现快速、高精度完成过零判断，且不会出现误判，且实用性强。
97.图4是本发明实施例提供的高谐波无功补偿投切控制装置300的示意性框图。如图4所示，对应于以上高谐波无功补偿投切控制方法，本发明还提供高谐波无功补偿投切控制装置300。该过零投切控制装置300包括用于执行上述过零投切控制方法的单元，该装置可以被配置于台式电脑、平板电脑、手提电脑、等终端中。具体地，请参阅图4，该高谐波无功补偿投切控制装置300包括锁相单元301、信号获取单元302、信号判断单元303、角度获取单元304、真实性判断单元305以及投入控制单元306。
98.锁相单元301，用于对硬件进行锁相，以得到锁相环；信号获取单元302，用于获取硬件的脉冲信号；信号判断单元303，用于判断所述脉冲信号是否是过零脉冲信号；角度获取单元304，用于若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度；真实性判断单元305，用于根据所述输出角度判断所述脉冲信号是否是真实过零的信号；投入控制单元
306，用于若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制。
99.在一实施例中，如图4所示，高谐波无功补偿投切控制装置300还包括：
100.丢弃单元307，用于若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述获取硬件的脉冲信号。
101.在一实施例中，所述锁相单元301，用于对硬件的电压进行广义积分锁相，以得到锁相环。
102.在一实施例中，所述真实性判断单元305，用于判断所述输出角度是否在预设的范围内；若所述输出角度在预设的范围内，则所述脉冲信号是真实过零的信号；若所述输出角度不在预设的范围内，则所述脉冲信号不是真实过零的信号。
103.在一实施例中，如图5所示，所述投入控制单元306包括检测子单元3061、宽度计算子单元3062、时间计算子单元3063、延时处理子单元3064以及时间设定子单元3065。
104.检测子单元3061，用于检测所述脉冲信号的上升沿和下降沿，以得到所述脉冲信号的频率；宽度计算子单元3062，用于计算所述脉冲信号的脉冲宽度；时间计算子单元3063，用于根据频率和脉冲宽度计算下一个周期理论过零点时间；延时处理子单元3064，用于对所述硬件进行延时处理，并驱动继电器投入；时间设定子单元3065，用于检测所述脉冲信号的下降沿信号，并记录对应的时间，根据所述时间设定继电器的动作时间，以实现继电器的投入控制。
105.需要说明的是，所属领域的技术人员可以清楚地了解到，上述高谐波无功补偿投切控制装置300和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
106.上述高谐波无功补偿投切控制装置300可以实现为一种计算机程序的形式，该计算机程序可以在如图6所示的计算机设备上运行。
107.请参阅图6，图6是本技术实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是服务器，其中，服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
108.参阅图6，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
109.该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行高谐波无功补偿投切控制方法。
110.该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。
111.该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行高谐波无功补偿投切控制方法。
112.该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图6中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
113.其中，所述处理器502用于运行存储在存储器中的计算机程序5032，以实现如下步骤：
114.对硬件进行锁相，以得到锁相环；
115.获取硬件的脉冲信号；判断所述脉冲信号是否是过零脉冲信号；若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度；根据所述输出角度判断所述脉冲信号是否是真实过零的信号；若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制。
116.在一实施例中，处理器502在实现所述判断所述脉冲信号是否是过零脉冲信号步骤之后，还实现如下步骤：
117.若所述脉冲信号不是过零脉冲信号，则执行所述获取硬件的脉冲信号。
118.在一实施例中，处理器502在实现所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号步骤之后，还实现如下步骤：
119.若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述获取硬件的脉冲信号。
120.在一实施例中，处理器502在实现所述对硬件进行锁相，以得到锁相环步骤时，具体实现如下步骤：
121.对硬件的电压进行广义积分锁相，以得到锁相环。
122.在一实施例中，处理器502在实现所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号步骤时，具体实现如下步骤：
123.判断所述输出角度是否在预设的范围内；若所述输出角度在预设的范围内，则所述脉冲信号是真实过零的信号；若所述输出角度不在预设的范围内，则所述脉冲信号不是真实过零的信号。
124.在一实施例中，处理器502在实现所述根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制步骤时，具体实现如下步骤：
125.检测所述脉冲信号的上升沿和下降沿，以得到所述脉冲信号的频率；计算所述脉冲信号的脉冲宽度；根据频率和脉冲宽度计算下一个周期理论过零点时间；对所述硬件进行延时处理，并驱动继电器投入；检测所述脉冲信号的下降沿信号，并记录对应的时间，根据所述时间设定继电器的动作时间，以实现继电器的投入控制。
126.应当理解，在本技术实施例中，处理器502可以是中央处理单元(central processing unit，cpu)，该处理器502还可以是其他通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现成可编程门阵列(field
‑
programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
127.本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
128.因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存
储介质存储有计算机程序，其中该计算机程序被处理器执行时使处理器执行如下步骤：
129.对硬件进行锁相，以得到锁相环；获取硬件的脉冲信号；判断所述脉冲信号是否是过零脉冲信号；若所述脉冲信号是过零脉冲信号，则获取锁相环的输出角度；根据所述输出角度判断所述脉冲信号是否是真实过零的信号；若所述脉冲信号是真实过零的信号，则根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制。
130.在一实施例中，所述处理器在执行所述计算机程序而实现所述判断所述脉冲信号是否是过零脉冲信号步骤之后，还实现如下步骤：
131.若所述脉冲信号不是过零脉冲信号，则执行所述获取硬件的脉冲信号。
132.在一实施例中，所述处理器在执行所述计算机程序而实现所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号步骤之后，还实现如下步骤：
133.若所述脉冲信号不是真实过零的信号，则丢弃所述脉冲信号，并执行所述获取硬件的脉冲信号。
134.在一实施例中，所述处理器在执行所述计算机程序而实现所述对硬件进行锁相，以得到锁相环步骤时，具体实现如下步骤：
135.对硬件的电压进行广义积分锁相，以得到锁相环。
136.在一实施例中，所述处理器在执行所述计算机程序而实现所述根据所述输出角度判断所述脉冲信号是否是真实过零的信号步骤时，具体实现如下步骤：
137.判断所述输出角度是否在预设的范围内；若所述输出角度在预设的范围内，则所述脉冲信号是真实过零的信号；若所述输出角度不在预设的范围内，则所述脉冲信号不是真实过零的信号。
138.在一实施例中，所述处理器在执行所述计算机程序而实现所述根据所述脉冲信号进行信号检测和延时处理，并驱动继电器投入控制步骤时，具体实现如下步骤：
139.检测所述脉冲信号的上升沿和下降沿，以得到所述脉冲信号的频率；计算所述脉冲信号的脉冲宽度；根据频率和脉冲宽度计算下一个周期理论过零点时间；对所述硬件进行延时处理，并驱动继电器投入；检测所述脉冲信号的下降沿信号，并记录对应的时间，根据所述时间设定继电器的动作时间，以实现继电器的投入控制。
140.所述存储介质可以是u盘、移动硬盘、只读存储器(read
‑
only memory，rom)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
141.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
142.在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
143.本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发
明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
144.该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
145.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。