电池保护元件及其芯片的制作方法

电池保护元件及其芯片
1.交叉引用
2.本技术案主张2021年8月12日申请的美国正式申请案第17/400,405号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
3.本公开关于一种电池保护元件及其芯片(晶片)。特别涉及一种没有使用二极管的电池保护元件及其芯片。


背景技术：

4.通常，当电池发生过充电或过放电时，通过操作多个晶体管与多个二极管以关闭电池。然而，该二极管的临界电压限制该电池保护的操作。因此，避免由该二极管的该临界电压所造成的问题则变成在此领域中的一个重要问题。
5.上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明披露本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。


技术实现要素：

6.本公开的一实施例提供一种芯片，经配置以保护一电池。该芯片包括一缓冲电路以及一开关电路。该缓冲电路经配置以依据一第一逻辑控制信号、一第一电压、一第二电压以及一第三电压而产生一栅极控制信号。该开关电路经配置以传输该第二电压或该第三电压到该缓冲电路。该开关电路具有一反相电路以及一选择电路。该反相电路经配置以将一第二逻辑控制信号反相以产生一第三逻辑控制信号。该选择电路经配置以依据该第二逻辑控制信号或该第三逻辑控制信号而选择该第二电压或该第三电压以传输到该缓冲电路。当该电池发生一过充电或一过放电时，该栅极控制信号经配置以关闭一功率晶体管。
7.在一些实施例中，该第一电压由该电池的一阴极所提供，该第二电压由该电池的一阳极所提供，该第三电压由在一充电模式的一充电器的一阳极所提供，以及该第三电压由在一放电模式的一负载的一阳极所提供。该电池的该阳极耦接到该功率晶体管的一第一源极/漏极。
8.在一些实施例中，在该充电模式，该充电器的一阴极耦接到该电池的该阴极，以及该充电器的该阳极耦接到该功率晶体管的一第二源极/漏极。
9.在一些实施例中，在该放电模式，该负载的一阴极耦接到该电池的该阴极，以及该负载的该阳极耦接到该功率晶体管的一第二源极/漏极。
10.在一些实施例中，该芯片还包括一逻辑控制电路、一模式检测电路、一过充电检测电路以及一过放电检测电路。该逻辑控制电路经配置以依据一第一检测信号、一第二检测信号以及一第三检测信号而产生该第一逻辑控制信号与该第二逻辑控制信号。该模式检测电路经配置以依据该第二电压与该第三电压而产生该第一检测信号，以便指示处于该充电
模式或是该放电模式。该过充电检测电路经配置以依据该第一电压与该第二电压而产生该第二检测信号，以便指示是否发生该过充电。该过放电检测电路经配置以依据该第一电压与该第二电压而产生该第三检测信号，以便指示是否发生该过放电。
11.在一些实施例中，该反相电路包括一第一晶体管以及一第二晶体管。该第一晶体管具有一第一源极、一第一漏极以及一第一栅极。该第二晶体管具有一第二源极、一第二漏极以及一第二栅极。该第一晶体管为p型晶体管，且该第二晶体为n型晶体管。该第一栅极与该第二栅极经配置以接收该第二逻辑控制信号，该第一源极经配置以接收该第一电压，该第二源极经配置以接收该第三电压，该第一漏极耦接到该第二漏极，以及该第一漏极与该第二漏极经配置以产生该第三逻辑控制信号。
12.在一些实施例中，该选择电路包括一第三晶体管以及一第四晶体管。该第三晶体管具有一第三源极、一第三漏极以及一第三栅极。该第四晶体管具有一第四源极、一第四漏极以及一第四栅极。该第三晶体管与该第四晶体管为n型晶体管。该第三栅极经配置以接收该第二逻辑控制信号，该第四栅极经配置以接收该第三逻辑控制信号，该第三源极耦接到该第四源极，该第三漏极经配置以接收该第三电压，该第四漏极经配置以接收该第二电压，以及该第三源极与该第四源极经配置以将该第二电压或该第三电压传输到该缓冲电路。
13.在一些实施例中，该缓冲电路包括一第五晶体管以及一第六晶体管。该第五晶体管具有一第五源极、一第五漏极以及一第五栅极。该第六晶体管具有一第六源极、一第六漏极以及一第六栅极。该第五晶体管为p型晶体管，且该第六晶体管为n型晶体管。该第五栅极与该第六栅极经配置以接收该第一逻辑控制信号，该第五源极经配置以接收该第一电压，该第六源极经配置以接收该第二电压或该第三电压，该第五漏极耦接到该第六漏极，以及该第五漏极与该第六漏极经配置以产生该栅极控制信号。
14.在一些实施例中，当该过充电发生时，则该开关电路产生具有等于该第三电压的一电压的该栅极控制信号，以关闭该功率晶体管，其中该第三电压低于该第二电压。
15.在一些实施例中，当该过放电发生时，该开关电路产生具有等于该第二电压的一电压的该栅极控制信号，以关闭该功率晶体管，其中该第二电压低于该第三电压。
16.本公开的另一实施例提供在一种电源保护元件，包括一功率晶体管以及一芯片。该功率晶体管具有一控制栅极、一第一源极/漏极以及一第二源极/漏极，该第一源极/漏极耦接到一电池的一阳极，该第二源极/漏极在一放电模式耦接到一负载的一阳极。该第一源极/漏极在一充电模式还耦接到一充电器的一阳极。该芯片一缓冲电路以及一开关电路。该缓冲电路经配置以依据一第一逻辑控制信号将一第一电压或者是一第二电压与一第三电压其中一个当作一栅极控制信号而传输到该控制栅极。该开关电路经配置以依据一第二逻辑控制信号将该第二电压或该第三电压传输到该缓冲电路。当该充电器断开与该功率晶体管的连接时，该缓冲电路还经配置以连续将该栅极信号传输到该控制栅极，以避免该功率晶体管被关闭。
17.在一些实施例中，该开关电路包括一反相电路以及一选择电路。该反相电路经配置以将该第二逻辑控制信号反相以产生一第三逻辑控制信号。该选择电路经配置以依据该第二逻辑控制信号与该第三逻辑控制信号而选择该第二电压或该第三电压以传输到该缓冲电路。
18.在一些实施例中，该反相电路包括一第一晶体管以及一第二晶体管。该第一晶体
管具有一第一源极、一第一漏极以及一第一栅极。该第二晶体管具有一第二源极、一第二漏极以及一第二栅极。该第一晶体管为p型晶体管，且该第二晶体管为n型晶体管。该第一栅极与该第二栅极经配置以接收该第二逻辑控制信号，该第一源极经配置以接收该第一电压，该第二源极经配置以接收该第三电压，该第一漏极耦接到该第二漏极，以及该第一漏极与该第二漏极经配置以产生该第三逻辑控制信号。
19.在一些实施例中，该选择电路包括一第三晶体管以及一第四晶体管。该第三晶体管具有一第三源极、一第三漏极以及一第三栅极。该第四晶体管具有一第四源极、一第四漏极以及一第四栅极。该第三晶体管与该第四晶体管为n型晶体管。该第三栅极经配置以接收该第二逻辑控制信号，该第四栅极经配置以接收该第三逻辑控制信号，该第三源极耦接到该第四源极，该第三漏极经配置以接收该第三电压，该第四漏极经配置以接收该第二电压，以及该第三源极与该第四源极经配置以将该第二电压或该第三电压传输到该缓冲电路。
20.在一些实施例中，该缓冲电路包括一第五晶体管以及一第六晶体管。该第五晶体管具有一第五源极、一第五漏极以及一第五栅极。第六晶体管具有一第六源极、一第六漏极以及一第六栅极。该第五晶体管为p型晶体管，且该第六晶体管为n型晶体管。该第五栅极与该第六栅极经配置以接收该第一逻辑控制信号，该第五源极经配置以接收该第一电压，该第六源极经配置以接收该第二电压或该第三电压，该第五漏极与该第六漏极耦接到该控制栅极且极经配置以传输该栅极控制信号。
21.在一些实施例中，该芯片还包括一逻辑控制电路、一模式检测电路、一过充电检测电路以及一过放电检测电路。该逻辑控制电路经配置以依据一第一检测信号、一第二检测信号以及一第三检测信号而产生该第一逻辑控制信号与该第二逻辑控制信号。该模式检测电路经配置以依据该第二电压与该第三电压而产生该第一检测信号，以便指示处于该充电模式或是该放电模式。该过充电检测电路经配置以依据该第一电压与该第二电压而产生该第二检测信号，以便指示在该充电模式是否发生一过充电。该过放电检测电路经配置以依据该第一电压与该第二电压而产生该第三检测信号，以便指示在该放电模式是否发生一过放电。
22.在一些实施例中，该第一电压由该电池的一阴极所提供，该第二电压由该电池的该阳极所提供，该第三电压由在该充电模式的该充电器的该阳极所提供，以及该第三电压由在该放电模式的该负载的该阳极所提供。
23.在一些实施例中，在该放电模式的该第三电压高于在该充电模式的该第三电压，该第三电压低于在该充电模式的该第二电压，以及该第三电压高于在该放电模式的该第二电压。
24.在一些实施例中，当该过充电发生在该充电模式时，该开关电路传输具有相等于该第三电压的一电压的该栅极控制信号，以关闭该功率晶体管。
25.在一些实施例中，当该过放电发生在该放电模式时，该开关电路传输具有相等于该第二电压的一电压的该栅极控制信号，以关闭该功率晶体管。
26.上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文披露的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术
人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
27.参阅实施方式与权利要求合并考量附图时，可得以更全面了解本技术案的披露内容，附图中相同的元件符号指相同的元件。
28.图1是示意图，例示本公开一些实施例的电池保护元件。
29.图2是示意图，例示本公开一些实施例在一充电模式的电池保护元件。
30.图3是示意图，例示本公开一些实施例的芯片。
31.图4是方框图，例示本公开一些实施例的缓冲电路、开关电路以及功率晶体管。
32.图5是操作图表，例示本公开一些实施例在一充电模式。
33.图6是操作图表，例示本公开一些实施例在一放电模式。
34.附图标记说明：
35.10：电池保护元件
36.100：芯片
37.110：缓冲电路
38.120：开关电路
39.130：逻辑控制电路
40.140：模式检测电路
41.141：反相电路
42.142：选择电路
43.150：过充电检测电路
44.160：过放电检测电路
45.200：功率晶体管
46.ad1：阳极
47.ad2：阳极
48.ad3：阳极
49.ba：电池
50.ca：充电器
51.cd1：阴极
52.cd2：阴极
53.cd3：阴极
54.cdo：栅极控制信号
55.cg：控制栅极
56.d1：漏极
57.d2：漏极
58.d3：漏极
59.d4：漏极
60.d5：漏极
61.d6：漏极
62.ds1：检测信号
63.ds2：检测信号
64.ds3：检测信号
65.g1：栅极
66.g2：栅极
67.g3：栅极
68.g4：栅极
69.g5：栅极
70.g6：栅极
71.i1：电流
72.i2：电流
73.la：负载
74.n1：节点
75.oc1：操作图表
76.oc2：操作图表
77.s1：源极
78.s2：源极
79.s3：源极
80.s4：源极
81.s5：源极
82.s6：源极
83.sc1：逻辑控制信号
84.sc2：逻辑控制信号
85.sc3：逻辑控制信号
86.sd1：源极/漏极
87.sd2：源极/漏极
88.t1：p型金属氧化物半导体(pmos)晶体管
89.t2：n型金属氧化物半导体(nmos)晶体管
90.t3：p型金属氧化物半导体(pmos)晶体管
91.t4：n型金属氧化物半导体(nmos)晶体管
92.t5：n型金属氧化物半导体(nmos)晶体管
93.t6：n型金属氧化物半导体(nmos)晶体管
94.vdd：电压
95.vm：电压
96.vss：电压
具体实施方式
97.现在使用特定语言描述附图中所示的本公开的实施例或例子。应当理解，本公开的范围无意由此受到限制。所描述的实施例的任何修改或改良，以及本文件中描述的原理
的任何进一步应用，所属技术领域中技术人员都认为是通常会发生的。元件编号可以在整个实施例中重复，但这并不一定意味着一个实施例的特征适用于另一实施例，即使它们共享相同的元件编号。
98.应当理解，虽然用语“第一(first)”、“第二(second)”、“第三(third)”等可用于本文中以描述不同的元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些用语所限制。这些用语仅用于从另一元件、部件、区域、层或部分中区分一个元件、部件、区域、层或部分。因此，以下所讨论的“第一元件(firstelement)”、“部件(component)”、“区域(region)”、“层(layer)”或“部分(section)”可以被称为第二装置、部件、区域、层或部分，而不背离本文的启示。
99.本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”及“该(the)”意欲亦包括多个形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
100.图1是示意图，例示本公开一些实施例的电池保护元件10。电池保护元件10耦接到一电池ba以及一负载la。在图1中，电池ba与电池保护元件10在一放电模式。电池ba经配置以将一电流i1从电池ba的一阴极cd1提供到负载la的一阴极cd2，并由电池ba的一阳极ad1接收电流i1。
101.电池保护元件10经配置以避免一过放电发生在放电模式。当过放电发生时，电池保护元件10经配置以中断提供到负载la的电流i1，以便保护电池ba与负载la避免过充电。
102.电池保护元件10还经配置以避免在一充电模式的一过充电。请参考图2。图2是示意图，例示本公开一些实施例在充电模式的电池保护元件10。
103.在图2中，电池ba与电池保护元件10在充电模式。一充电器ca经配置以将一电流i2从充电器ca的一阴极cd3提供到阴极cd1，并由充电器ca的一阳极ad3接收电流i2。
104.当过充电发生时，电池保护元件10经配置以中断提供到电池ba的电流i2，以便保护电池ba与负载la发生过充电。
105.请一起参考图1及图2。电池保护元件10包括一芯片100以及一功率晶体管200。芯片100经配置以依据一电压vdd、一电压vss以及一电压vm而产生一栅极控制信号cdo。功率晶体管200的一控制栅极cg经配置以接收栅极控制信号cdo。功率晶体管200的一源极/漏极sd1耦接到阳极ad1，而功率晶体管200的一源极/漏极sd2耦接到一节点n1。功率晶体管200经配置以在放电模式传输电流i1以及在放电模式传输电流i2。当过放电及/或过充电发生时，功率晶体管200还经配置以被栅极控制信号cdo所关闭。
106.电压vdd由阴极cd1所提供，以及电压vss由阳极ad1所提供。电压vdd高于电压vss，以及电压vdd与电压vss之间的差值则与电池ba所提供的电动势(electromotive force)相关联。
107.电压vm经由节点n1进行传输。在放电模式，阳极ad2耦接到节点n1。在充电模式，阳极ad2与阳极ad3耦接到节点n1。换言之，电压vm是由在放电模式的阳极ad2所提供，以及是由在充电模式的杨极ad3所提供。因此，在充电模式的电压vm不同于在放电模式的电压vm。
108.请参考图3。图3是示意图，例示本公开一些实施例的芯片100。芯片100具有一缓冲电路110、一开关电路120、一逻辑控制电路130、一模式检测电路140、一过充电检测电路150以及一过放电检测电路160。
109.缓冲电路110经配置以接收由逻辑控制电路130所产生的一逻辑控制信号sc1以及电压vdd。缓冲电路110还经配置以接收从开关电路120所传输的电压vss或电压vm。缓冲电路110依据逻辑控制信号cs1、电压vdd、电压vss以及电压vm而产生栅极控制信号cdo。
110.控制电路120经配置以接收电压vss、电压vm以及由逻辑控制电路130所产生的一逻辑控制信号sc2。开关电路120还经配置以依据逻辑控制信号sc2将电压vss或电压vm传输到缓冲电路110。
111.逻辑控制电路130经配置以接收由模式检测电路140所产生的一检测信号ds1、由过充电检测电路150所产生的一检测信号ds2以及由过放电检测电路160所产生的一检测信号ds3。逻辑控制电路130还经配置以依据检测信号ds1、检测信号ds2以及检测信号ds3而产生逻辑控制信号sc1以及逻辑控制信号sc2。
112.模式检测单元140经配置以接收电压vss与电压vm，且还经配置以依据电压vss与电压vm而产生检测信号ds1。在一些实施例中，模式检测电路140经配置以通过比较电压vss与电压vm以检测是处于充电模式或是放电模式。当电压vss高于电压vm时，电池ba与电池保护元件100在充电模式。当电压vss低于电压vm时，则电池ba与电池保护元件100在放电模式。模式检测电路140产生检测信号ds1以指示处于充电模式或是放电模式。
113.过充电检测电路150经配置以接收电压vdd与电压vm，且还经配置以依据电压vdd与电压vss而产生检测信号ds2。在一些实施例中，在充电模式，过充电检测电路150经配置以通过比较电压vdd与电压vss而检测是否发生过充电。当电压vdd与电压vdd之间的差值高于一第一预定临界值时，则发生过充电，且过充电检测电路150产生检测信号ds2以指示发生过充电。
114.过放电检测电路160经配置以接收电压vdd与电压vss，且还经配置以依据电压vdd与电压vss而产生检测信号ds3。在一些实施例中，在放电模式，过放电检测电路160经配置以通过比较电压vdd与电压vss而检测是否发生过放电。当电压vdd与电压vss之间的差值低于一第二预定临界值时，则发生过放电，且过放电检测电路160产生检测信号ds3以指示发生过放电。
115.请参考图4。图4是方框图，例示本公开一些实施例的缓冲电路110、开关电路120以及功率晶体管200。
116.在一些实施例中，缓冲电路110为一反相器。缓冲电路110将逻辑控制信号sc1反相已产生栅极控制信号cdo。当逻辑控制信号sc1具有一数字高电平(digital high level)，产生栅极控制信号cdo以具有一数字低电平。取决于开关电路140的操作，数字低电平为电压vss或电压vm。在一些实施例中，数字高电平等于电压vdd。在一些实施例中，数字低电平等于电压vss。
117.缓冲电路110具有一p型金属氧化物半导体(pmos)晶体管t1以及一n型金属氧化物半导体(nmos)晶体管t2。pmos晶体管t1具有一栅极g1、一源极s1以及一漏极d1。nmos晶体管t2具有一栅极g2、一源极s2以及一漏极d2。栅极g1与栅极g2经配置以接收逻辑控制信号sc1。源极s1经配置以接收电压vdd。源极s2耦接到开关电路140。漏极d1耦接到漏极d2，且漏
极d1与漏极d2经配置以产生栅极控制信号cdo。
118.当逻辑控制信号sc1具有数字高电平以开启nmos晶体管t2并关闭pmos晶体管t1时，则栅极控制信号cdo被拉下到电压vss或电压vm。当逻辑控制信号sc1具有数字低电平以关闭nmos晶体管t2并开启pmos晶体管t1时，栅极控制信号cdo被拉上到电压vdd。
119.在一些实施例中，开关电路120具有一反相电路141以及一选择电路142。反相电路141具有一pmos晶体管t3以及一nmos晶体管t4，且选择电路142具有一noms晶体管t5以及一nmos晶体管t6。
120.pmos晶体管t3具有一栅极g3、一源极s3以及一漏极d3。nmos晶体管t4具有一栅极g4、一源极s4以及一漏极d4。栅极g3与栅极g4经配置以接收逻辑控制信号sc2。源极s3经配置以接收电压vdd。源极s4经配置以接收电压vm。漏极d3耦接到漏极d4，且漏极d3与漏极d4经配置以产生一逻辑控制信号sc3。
121.当逻辑控制信号sc2具有数字高电平以开启nmos晶体管t4并关闭pmos晶体管t3时，逻辑控制信号sc3被拉下到电压vm。当逻辑控制信号sc2具有数字低电平以关闭nmos晶体管t4并开启pmos晶体管t3时，逻辑控制信号sc3被拉上到电压vdd。
122.nmos晶体管t5具有一栅极g5、一源极s5以及一漏极d5。nmos晶体管t6具有一栅极g6、一源极s6以及一漏极d6。栅极g5经配置以接收逻辑控制信号sc3，且栅极g6经配置以接收逻辑控制信号sc2。漏极d5经配置以接收电压vss。漏极d6经配置以接收电压vm。源极s5耦接到源极s6，且源极s5与源极s6经配置以将电压vss或电压vm传输到缓冲电路110的nmos晶体管t2的源极s2。
123.当逻辑控制信号sc2具有数字高电平且逻辑控制信号sc3具有电压vm时，nmos晶体管t5关闭且nmos晶体管t6开启。因此，电压vm传输到缓冲电路110的nmos晶体管t2的源极t2。当逻辑控制信号sc2具有数字低电平且逻辑控制信号sc3具有电压vdd时，nmos晶体管t5开启且nmos晶体管t6关闭。因此，电压vss传输到缓冲电路110的nmos晶体管t2的源极s2。
124.依据如图1到图4所示的电池保护元件10，充电模式以及放电模式的各个操作总结并显示在图5及图6中。
125.在图5中，依据本公开一些实施例提供在充电模式的一操作图表oc1。在图6中，依据本公开一些实施例提供在放电模式的一操作图表oc2。
126.请参考图5。在充电模式，电压vdd高于电压vm。充电器ca连接电池、负载la以及电池保护元件10。当没有过充电发生时，电流i2经由功率晶体管200从源极/漏极sd1传输到源极/漏极sd2。在此情况下，逻辑控制信号sc1具有数字低电平，且栅极控制信号cdo具有电压vdd。源极/漏极sd1与源极/漏极sd2分别具有电压vss与电压vm。栅极控制信号cdo维持功率晶体管200开启，以便维持电流i2传输。在一些实施例中，逻辑控制信号sc2与逻辑控制信号sc3分别具有数字高电平与电压vm。
127.当过充电发生时，逻辑控制信号sc2与逻辑控制信号sc3分别具有数字高电平与电压vm，以便将电压vm传输到nmos晶体管t2的源极s2。逻辑控制信号sc1具有数字高电平，且栅极控制信号cdo具有电压vm。功率晶体管200由栅极控制信号cdo所关闭。
128.当充电器ca断开与在充电模式的电池ba的连接时，电池保护元件10还经配置以避免负载la失去电力。换言之，当充电器ca从负载la与电池ba移除时，电池保护元件10还经配置以维持提供到负载la的电流。在此情况下，由于断开与充电器ca的连接，所以电压vm上升
到高于电压vss。模式检测电路140检测电压vm的上升，并指示逻辑控制电路130以产生具有数字高电平的逻辑控制信号sc1以及逻辑控制信号sc2。同时，产生栅极控制信号cdo以具有电压vm。因此，功率晶体管200的源极/漏极sd2亦具有电压vm(其现在高于电压vss)，且电流i1经由功率晶体管200而从源极/漏极sd2传输到源极/漏极sd1。在断开与充电器ca的连接期间，负载la仍在通电(powered on)。
129.请参考图6。在放电模式，电压vss低于电压vm。充电器ca断开与电池、负载la以及电池保护元件10的连接。当没有过放电发生时，电流i1经由功率晶体管200从源极/漏极sd2传输到源极/漏极sd1。在此情况下，逻辑控制信号sc1具有数字低电平，且栅极控制信号cdo具有电压vdd。源极/漏极sd1与源极/漏极sd2分别具有电压vss与电压vm。栅极控制信号cdo保持功率晶体管200开启，以便保持电流i1传输。在一些实施例中，逻辑控制信号sc2与逻辑孔制信号sc3分别具有数字低电平以及电压vdd。
130.当过放电发生时，逻辑控制信号sc2与逻辑控制信号sc3分别具有数字高电平与电压vdd，以便将电压vss传输到nmos晶体管t2的源极s2。逻辑控制信号sc1具有数字低电平，且栅极控制信号cdo具有电压vss。功率晶体管200由栅极控制信号cdo所关闭。
131.当充电器ca再连接到在放电模式的电池ba时，电池保护元件10还经配置以避免负载la失去电力。换言之，当充电器ca再连接到负载la与电池ba时，电池保护元件10还经配置以维持提供到负载la的电流。在此情况下，由于再连接到充电器ca，所以电压vm下降到低于电压vss。模式检测电路140检测电压vm的下降，并指示逻辑控制电路130产生分别具有数字高电平与逻辑低电平的逻辑控制信号sc1与逻辑控制信号sc2。同时，产生栅极控制信号cdo以具有电压vss。因此，功率晶体管200的源极/漏极sd2具有电压vm(其现在低于电压vss)，且电流i2经由功率晶体管200而从源极/漏极sd1传输到源极/漏极sd2。在再连接到充电器ca期间，负载la仍为通电。
132.在一些传统方法中，电池保护芯片使用二极管连接系统低电平，该系统低电平具有不同电压电平。由于二极管的特性，当二极管的相反两侧之间的电压差并未大于二极管的临界值时，二极管呈现一开路电路。因此，在一些情况下，系统低电平无法正确切换，或是无法经由二极管传输。
133.再者，在其他传统方法中，当充电器从负载移除时，负载则失去电力而立刻关机(shut down)。由于硬件关机(hard shutdown)，所以可能损坏例如手机的负载。
134.相较于上述传统方法，由本公开所提供的电池保护元件10使用一功率晶体管200，而无须任何二极管来控制提供到负载la的电流i1/i2。因为功率晶体管200可依据栅极控制信号cdo而立刻开启与关闭，无须临界值，因此电池保护元件10可避免在传通方法中的前述问题。
135.本公开的一实施例提供一种芯片，经配置以保护一电池。该芯片包括一缓冲电路以及一开关电路。该缓冲电路经配置以依据一第一逻辑控制信号、一第一电压、一第二电压以及一第三电压而产生一栅极控制信号。该开关电路经配置以传输该第二电压或该第三电压到该缓冲电路。该开关电路具有一反相电路以及一选择电路。该反相电路经配置以将一第二逻辑控制信号反相以产生一第三逻辑控制信号。该选择电路经配置以依据该第二逻辑控制信号或该第三逻辑控制信号而选择该第二电压或该第三电压以传输到该缓冲电路。当一过充电或一过放电发生时，该栅极控制信号经配置以关闭一功率晶体管。
136.本公开的另一实施例提供在一种电源保护元件，包括一功率晶体管以及一芯片。该功率晶体管具有一控制栅极、一第一源极/漏极以及一第二源极/漏极，该第一源极/漏极耦接到一电池的一阳极，该第二源极/漏极在一放电模式耦接到一负载的一阳极。该第一源极/漏极在一充电模式还耦接到一充电器的一阳极。该芯片一缓冲电路以及一开关电路。该缓冲电路经配置以依据一第一逻辑控制信号将一第一电压或者是一第二电压与一第三电压其中一个当作一栅极控制信号而传输到该控制栅极。该开关电路经配置以依据一第二逻辑控制信号将该第二电压或该第三电压传输到该缓冲电路。当该充电器断开与该功率晶体管的连接时，该缓冲电路还经配置以连续将该栅极信号传输到该控制栅极，以避免该功率晶体管被关闭。
137.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
138.再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人员可自本公开的披露内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法或步骤包含于本技术案的权利要求内。