半导体芯片、电子装置及其电子装置的静电放电保护方法与流程

半导体芯片、电子装置及其电子装置的静电放电保护方法
1.交叉引用
2.本技术案主张2021/07/30申请的美国正式申请案第17/390,171号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
3.本公开涉及一种半导体芯片。特别涉及一种具有可调整电容值的多个静电放电保护单元的半导体芯片。


背景技术：

4.当两个带有不同电荷的物体相互接触时，就会发生静电放电(esd)。举例来说，当一半导体芯片的一垫片(pad)接触一带电荷物体时，例如人体或一电路板，即会发生一静电放电事件。在此情况中，该半导体芯片的该垫片上将会感应到一剧烈放电电流，以便将累积在该半导体芯片中或是该带电荷物体中的电荷进行放电。为了保护在该半导体芯片中的该等元件被该剧烈且密集的放电电流所损伤，通常会在该半导体芯片的该等垫片上附加静电放电保护电路。
5.然而，静电放电保护电路通常包括多个电容元件，其可能造成由该等垫片所接收到的多个信号失真。举例来说，因为一信号必须对该等电容元件进行充电或放电，所以将会拉长该信号的一上升时间以及一下降时间。再者，当该等信号具有较高频率时，也将更难以辨别由该等信号所传送的数据。此外，在一多芯片元件中，例如包括多个堆叠动态随机存取存储器(dram)芯片的一存储器元件中，分属不同秩(rank)的该等芯片可相互耦接以接收相同信号并平行操作。在此情况中，这些信号必须对耦接在一起的所有该等芯片中的该等电容元件进行充电或放电，使得该等信号的品质更加恶化。
6.上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。


技术实现要素：

7.本公开的一实施例提供一种半导体芯片，包括一操作电性接触点、一检测电性接触点、一静电放电保护单元以及一逻辑电路。该操作电性接触点接收一操作信号。该检测电性接触点接收一第一芯片连接信号。静电放电保护单元耦接到该操作电性接触点。该逻辑电路耦接到该检测电性接触点，并经配置以依据至少该第一芯片连接信号而调整该静电放电保护单元的电容值。
8.在一些实施例中，该半导体芯片还包括一存储器电路，经配置以依据至少由该操作电性接触点所接收的该操作信号而执行多个操作。
9.在一些实施例中，该半导体芯片还包括一通知(notification)电性接触点，经配置以传送一第二芯片连接信号；以及当该半导芯片电源开启(powered up)时，该逻辑电路
还经配置以产生该第二芯片连接信号到该通知电性接触点。
10.在一些实施例中，该静电放电保护单元包括一第一静电放电保护元件，耦接在该操作电性接触点与一电压端子之间；一第二静电放电保护元件；以及一控制电路，与该第二静电放电保护元件串联耦接在该操作性接触点与该电压端子之间；其中该电压端子耦接到一地电压或一电源电压。
11.在一些实施例中，该控制电路包括一开关，而该逻辑电路经配置以导通或截止该开关，进而调整该静电放电保护单元的电容值。
12.在一些实施例中，该控制电路包括一熔丝，而该逻辑电路经配置以熔断该熔丝，进而降低该静电放电保护单元的电容值。
13.本公开的另一实施例提供一种电子装置。该电子装置包括一第一半导体芯片以及一第二半导体芯片。该第一半导体芯片包括一第一操作电性接触点；一第一检测电性接触点；一第一静电放电保护单元，耦接到该第一操作电性接触点；以及一第一逻辑电路，耦接到该第一检测电性接触点。该第一逻辑电路经配置以依据至少由该第一检测电性接触点所接收的一第一芯片连接信号而调整该第一静电放电保护单元的电容值。该第二半导体芯片，包括一第二操作电性接触点，耦接到该第一操作电性接触点；一第二检测电性接触点；一第二静电放电保护单元，耦接到该第二操作电性接触点；以及一第二逻辑电路，耦接到该第二检测电性接触点。该第二逻辑电路经配置以依据至少由该第二检测电性接触点所接收的一第二芯片连接信号而调整该第二静电放电保护单元的电容值。
14.在一些实施例中，该第一半导体芯片还包括一第一通知电性接触点，耦接到该第二半导体芯片的该第二检测电性接触点，并经配置以传送该第二芯片连接信号。该第一逻辑电路还经配置以产生该第二芯片连接信号到该第一通知电性接触点。
15.在一些实施例中，该第二半导体芯片还包括一第二通知电性接触点，耦接到该第一半导体芯片的该第一检测电性接触点，并经配置以传送该第一芯片连接信号。该第二逻辑电路还经配置以产生该第一芯片连接信号到该第二通知电性接触点。
16.在一些实施例中，该第一半导体芯片还包括一第一存储器电路，经配置以依据至少由该第一操作电性接触点所接收的一操作信号而执行多个操作；以及该第二半导体芯片还包括一第二存储器电路，经配置以依据至少该操作信号而执行多个操作。
17.在一些实施例中，电子装置，还包括一第三半导体芯片，耦接到该第一半导体芯片的该第一检测电性接触点以及该第二半导体芯片的该第二检测电性接触点。该第三半导体芯片包括一存储器控制电路，经配置以控制该第一存储器电路与该第二存储器电路，并产生该第一芯片连接信号与该第二芯片连接信号。
18.在一些实施例中，该存储器控制电路经配置以依据在该电子装置中的一等半导体芯片总数量而产生该第一芯片连接信号与该第二芯片连接信号，而该电子装置包括接收相同操作信号并平行操作的多个存储器电路。
19.在一些实施例中，该第一静电放电保护单元包括一第一静电放电保护元件，耦接在该第一操作电性接触点与一电压端子之间；一第二静电放电保护元件；以及一控制电路，与该第二静电放电保护元件串联耦接在该第一操作电性接触点与该电压端子之间；其中该电压端子耦接到一地电压或一电源电压。
20.在一些实施例中，该控制电路包括一开关，而该第一逻辑电路经配置以导通或截
止该开关，进而调整该第一静电放电保护单元的电容值。
21.在一些实施例中，该控制电路包括一熔丝，而该第一逻辑电路经配置以熔断该熔丝，进而降低该第一静电放电保护单元的电容值。
22.在一些实施例中，该电子装置还包括一基底，其中该第一半导体芯片设置在该基底上，且该第二半导体芯片堆叠在该第一半导体芯片上。
23.本公开的再另一实施例提供一种电子装置的静电放电保护方法。该电子装置包括多个半导体芯片。该静电放电保护方法包括在每一个半导体芯片中形成一静电放电保护单元，其中该静电放电保护单元耦接在一电压端子与每一个半导体芯片的一操作电性接触点之间；将该多个半导体芯片的一第一半导体芯片的一第一操作电性接触点耦接到该多个半导体芯片的至少一个其他半导体芯片的至少一操作电性接触点；以及依据在该电子装置中的一半导体芯片总数量而调整该多个半导体芯片的多个静电放电保护单元的电容值。该电压端子耦接到一地电压或一电源电压
24.在一些实施例中，该第一半导体芯片的一第一静电放电保护单元包括多个静电放电保护元件，耦接在该第一半导体芯片的该第一操作电性接触点与该电压端子之间，及依据在该电子装置中的该半导体芯片总数量而调整该多个半导体芯片的该多个静电放电保护单元的电容值，包括使至少一该多个静电放电保护元件与该第一操作电性接触点或该电压端子的耦接断开。
25.在一些实施例中，依据该电子装置中的该半导体芯片总数量而调整该多个半导体芯片的该多个静电放电保护单元的电容值可在该电子装置第一次电源开启时执行。
26.在一些实施例中，每一半导体芯片包括一存储器电路。
27.由于该半导体芯片、该电子装置以及该电子装置的该静电放电保护方法可依据耦接在一起以平行操作的该等半导体芯片的数量而调整该等静电放电保护单元的电容值，所以可以减轻该等静电放电保护单元的电容值所引起的信号失真。
28.上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
29.参阅实施方式与权利要求合并考量附图时，可得以更全面了解本技术案的揭示内容，附图中相同的元件符号指相同的元件。
30.图1是电路结构示意图，例示本公开一实施例的半导体芯片。
31.图2是电路结构示意图，例示本公开一实施例在图1中的多个静电放电保护单元。
32.图3是电路结构示意图，例示本公开其他实施例的静电放电保护单元。
33.图4是电路结构示意图，例示本公开其他实施例的静电放电保护单元。
34.图5是电路结构示意图，例示本公开其他实施例的静电放电保护单元。
35.图6是电路结构示意图，例示本公开一实施例的电子装置。
36.图7是电路结构示意图，例示本公开一实施例在图6中的电子装置。
37.图8是结构示意图，例示本公开其他实施例的电子装置。
38.图9是结构示意图，例示本公开其他实施例的电子装置。
39.图10是流程示意图，例示本公开一实施例的电子装置的静电放电保护方法。
40.附图标记说明：
41.100：半导体芯片
42.1101～110n：操作电性接触点
43.120：存储器电路
44.130a1～130an：静电放电保护单元
45.130b1～130bn：静电放电保护单元
46.132a：第一静电放电保护元件
47.132b：第一静电放电保护元件
48.134a：第二静电放电保护元件
49.134b：第二静电放电保护元件
50.136a：控制电路
51.136b：控制电路
52.1401～140m：检测电性接触点
53.150：逻辑电路
54.160：通知电性接触点
55.210：操作电性接触点
56.230：静电放电保护单元
57.232：第一静电放电保护元件
58.234：第二静电放电保护元件
59.236：第一控制电路
60.238：第二控制电路
61.310：操作电性接触点
62.330：静电放电保护单元
63.332：静电放电保护元件
64.336：控制电路
65.410：操作电性接触点
66.430：静电放电保护单元
67.432：静电放电保护元件
68.436：控制电路
69.50：电子装置
70.500a：第一半导体芯片
71.500b：第二半导体芯片
72.510a1～510an：第一操作电性接触点
73.510b1～510bn：第二操作电性接触点
74.520a：第一存储器电路
75.520b：第二存储器电路
76.530a1～530an：第一静电放电保护单元
77.530b1～530bn：第一静电放电保护单元
78.540a1～540an：第一检测电性接触点
79.540b1～540bm：第二检测电性接触点
80.550a：第一逻辑电路
81.550b：第二逻辑电路
82.560a：第一通知电性接触点
83.560b：第二通知电性接触点
84.60：电子装置
85.610a1～610an：第一操作电性接触点
86.610b1～610bn：第二操作电性接触点
87.610c1～610cn：第三操作电性接触点
88.640a1：检测电性接触点
89.640a2：检测电性接触点
90.640b1：检测电性接触点
91.640b2：检测电性接触点
92.640c1：检测电性接触点
93.640c2：检测电性接触点
94.650a：第一逻辑电路
95.650b：第二逻辑电路
96.650c：第三逻辑电路
97.660a1：第一通知电性接触点
98.660b1：第二通知电性接触点
99.660c1：第一通知电性接触点
100.70：电子装置
101.700a：第一半导体芯片
102.700b：第二半导体芯片
103.700c：第三半导体芯片
104.720a：存储器电路
105.720b：存储器电路
106.720c：存储器控制电路
107.800：静电放电保护方法
108.d1a：二极管
109.d1b：二极管
110.d2a：二极管
111.d2b：二极管
112.f1：熔丝
113.gnd：地电压
114.s1：基底
115.s810：步骤
116.s820：步骤
117.s830：步骤
118.sigc1～sigcn：信号
119.sig
cc1
：第一芯片连接信号
120.sig
cc2
：第二芯片连接信号
121.sig
cca1
：信号
122.sig
ccb1
：信号
123.sig
ccc1
：信号
124.sw：开关
125.sw1：开关
126.sw1a：开关
127.sw1b：开关
128.sw2：开关
129.v1：硅穿孔
130.vdd：电源电压
131.vt：电压端子
具体实施方式
132.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
133.此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
134.应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
135.应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
136.除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。
137.在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductor characteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子装置(electronic device)，均包括在半导体元件的范围中。
138.图1是电路结构示意图，例示本公开一实施例的半导体芯片100。半导体芯片100包括操作电性接触点1101到110n、一存储器电路120、静电放电保护单元130a1到130an以及130b1到130bn、检测电性接触点1401到140m以及逻辑电路150，其中n与m为正整数。在一些实施例中，n可为1。在此情况中，半导体芯片100包括一个操作电性接触点1101、一个静电放电保护单元130a1、一个静电放电保护单元130b1以及一个检测电性接触点1401。
139.操作电性接触点1101到110n以及检测电性接触点1401到140m可为引脚(pins)、焊垫(solder pads)、微凸块(micro bumps)或其他类型的用于外部连接的接触体。然而，每一个操作电性接触点1101到110n可接收一操作信号，同时每一个检测电性接触点1401到140m可接收一芯片连接信号。存储器电路120可依据由操作电性接触点1101到110n所接收的该等信号而执行多个操作。举例来说，存储器电路120可为一动态随机存取存储器(dram)电路。在此情况中，操作电性接触点1101到110n可接收多个读取/写入命令以及对应于该等命令的多个位址或数据，而存储器电路120会依据该等命令而执行多个读取操作或多个写入操作，并对应地传送所需的数据。
140.由于操作电性接触点1101到110n用于外部连接，所以静电放电保护单元130a1到130an以及130b1到130bn可耦接到操作电性接触点1101到110n，以提供在电性接触点1101到110n处的多个放电路径，借此避免放电电流损坏存储器电路120。如图1所示，每一个静电放电保护单元130a1到130an以及130b1到130bn是耦接到操作电性接触点1101到110n中的一对应电性接触点。举例来说，静电放电保护单元130a1耦接到操作电性接触点1101，而静电放电保护单元130an耦接到操作电性接触点110n。
141.由于静电放电保护单元130a1到130an以及130b1到13bn为电容性的，所以在存储器电路120可正确感测该等信号之前，由操作电性接触点1101到110n所接收的操作信号sigc1到sigcn需要对静电放电保护单元130a1到130an以及130b1到130bn的各等效电容器或各寄生电容器进行充电。亦即，由于静电放电保护单元130a1到130an以及130b1到130bn的电容值，所以该等信号会失真(distorted)。再者，在一些实施例中，半导体芯片100可耦
接到其他半导体芯片，并可与那些半导体芯片接收相同的该等信号，以平行执行该等操作。举例来说，半导体芯片100与其他半导体芯片可对应存储器中的的不同秩(rank)，而半导体芯片100与其他半导体芯片会接收相同信号并平行执行读取/写入操作。在此情况中，传送到半导体芯片100与其他半导体芯片的该等电性接触点的该等信号将必须对所有接收该等信号的半导体芯片的该等静电放电保护单元的等效电容器进行充电。因此，该等信号的失真变得更加严重。
142.为了减轻此失真，则当半导体芯片100与其他半导体芯片相耦接时，半导体芯片100可经由检测电性接触点1401到104m而接收该等芯片连接信号，以便可通知半导体芯片100有其他连接芯片的存在。因此，耦接到检测电性接触点1401到140m的逻辑电路150可依据由检测电性接触点1401到140m所接收的该等芯片连接信号而调整静电放电保护单元1301到130n以及130b1到130bn的电容值。在一些实施例中，逻辑电路150可依据由检测电性接触点1401到140m所接收的该等芯片连接信号而知道耦接到半导体芯片100的该等半导体芯片的数量，并依据耦接到半导体芯片100的该等半导体芯片的数量而调整静电放电保护单元130a1到130an以及130b1到130bn的电容值。举例来说，在一些实施例中，耦接到半导体芯片100的该等半导体芯片的数量可计算由接收该等芯片连接信号的该等检测电性接触点的数量而学习。举例来说，如图1所示，若只有两个检测电性接触点1401及140n接收到芯片连接信号sig
ccb1
、sig
ccc1
，则逻辑电路150会假设有两个半导体芯片耦接到半导体芯片100，并据此调整静电放电保护单元130a1到130an以及130b1到130bn。
143.类似地，为了将半导体芯片100的存在通知给其他半导体芯片，如图1所示，半导体芯片100还包括一通知电性接触点160。在本实施例中，当半导体芯片100电源开启时，逻辑电路150可产生一芯片连接信号sig
cca1
到通知电性接触点160，而通知电性接触点160可传送芯片连接信号sig
cca1
到耦接到半导体芯片100的该等其他半导体芯片，以使那些半导体芯片的该等逻辑电路可据此调整该等静电放电保护单元的电容值。
144.图2是电路结构示意图，例示本公开一实施例的静电放电保护单元130a1与130b1。在本实施例中，静电放电保护单元130a1到130an以及130b1到130bn可具有相同结构。如图2所示，静电放电保护单元130a1包括一第一静电放电保护元件132a、一第二静电放电保护元件134a以及一控制电路136a。
145.第一静电放电保护元件132a耦接在操作电性接触点1101与地电压gnd之间，而第二静电放电保护元件134a耦接在操作电性接触点1101与地电压gnd之间。第一静电放电保护元件132a具有第一电容值，而第二静电放电保护元件134a具有第二电容值。
146.由于第一静电放电保护元件132a与第二静电放电保护元件134a并联耦接在操作电性接触点1101与地电压gnd之间，静电放电保护单元130a1的等效电容值(equivalent capacitance)大致为第一静电放电保护元件132a的第一电容值以及第二静电放电保护元件134a的第二电容值的总和。在本实施例中，为了允许逻辑电路150调整静电放电保护单元130a1的电容值，控制电路136a可与第二静电放电保护元件134a串联耦接在操作电性接触点1101与地电压gnd之间。如图2所示，控制电路136a包括一开关sw1a。在此情况中，逻辑电路150可截止开关sw1a以将第二静电放电保护元件134a与操作电性接触点1101或地电压gnd的耦接断开，所以第二静电放电保护元件134a将不再用于提供操作电性接触点1101与地电压gnd之间的放电路径，从而降低了第一静电放电保护单元130a1的电容值。亦即，通过
导通或截止开关sw1a，逻辑电路150就能够依据系统需求而调整第一静电放电保护单元130a1的电容值。
147.如图2所示，第一静电放电保护元件132a包括一个二极管d1a。二极管d1a具有一阳极以及一阴极，该阳极耦接到地电压gnd，该阴极耦接到操作电性接触点1101。类似地，第二静电放电保护元件134a亦具有一个二极管d2a，具有一阳极以及一阴极，该阳极耦接到地电压gnd，该阴极耦接到操作电性接触点1101。在一些实施例中，二极管d1a与d2a可具有相同尺寸。在此情况中，第一静电放电保护元件132a的第一电容值可大致等于第二静电放电保护元件134a的第二电容值。然而，本公开并不以此为限。在一些其他实施例中，二极管d1a与d2a可具有不同尺寸，且第一静电放电保护元件132a的第一电容值可不同于第二静电放电保护元件134a的第二电容值。再者，在一些其他实施例中，第一静电放电保护元件132a与第二静电放电保护元件134a可包括其他类型的元件，例如电容器、电阻器及/或晶体管。
148.类似地，静电放电保护单元130b1具有一第一静电放电保护元件132b、一第二静电放电保护元件134b以及一控制电路136b。然而，静电放电保护单元130b1可耦接在操作电性接触点1101与一电源电压(power voltage)vdd之间。亦即，静电放电保护单元130b1可用于提供其他放电路径到用于静电放电保护的电源电压vdd。举例来说，控制电路136b包括一开关sw1b，而逻辑电路150可关闭开关sw1b以将第二静电放电保护元件134b与操作电性接触点1101或电源电压vdd的耦接断开。第一静电放电保护元件132b的二极管d1b具有一阳极以及一阴极，该阳极耦接到操作电性接触点1101，该阴极耦接到电源电压vdd。类似地，第二静电放电保护元件134b的二极管d2b具有一阳极以及一阴极，该阳极耦接到操作电性接触点1101，而该阴极耦接到电源电压vdd。亦即，静电放电保护单元130a1到130n可用于提供放电路径到地电压gnd，而静电放电保护单元130b1到130bn可用于提供放电路径到电源电压vdd。然而，本公开并不以此为限。在一些其他实施例中，半导体芯片100可依据系统需求而省略静电放电保护单元130a1到130an以及130b1到130bn中的一些静电放电保护单元。举例来说，在一些实施例中，若是可忽略在电源电压vdd上的静电放电事件时，则半导体芯片100可包括静电放电保护单元130a1到130an，并省略静电放电保护单元130b1到130bn。
149.图3是电路结构示意图，例示本公开其他实施例的静电放电保护单元230。在一些实施例中，静电放电保护单元230可用于取代在半导体芯片100中的静电放电保护单元130a1到130an以及130b1到130bn。如图3所示，静电放电保护单元230包括一第一静电放电保护元件232、一第二静电放电保护元件234、一第一控制电路236以及一第二控制电路238。第一控制电路236串联耦接第一静电放电保护元件232在一操作电性接触点210与一电压端子vt之间，而第二第二控制电路238串联耦接第二静电放电保护元件234在操作电性接触点210与电压端子vt之间。电压端子vt可耦接到地电压gnd或电源电压vdd。此外，第一静电放电保护元件232的电容值以及第二静电放电保护元件234的电容值可为不同。在利用静电放电保护单元230来取代静电放电保护单元130a1到130an以及130b1到130bn的情况中，制造商可依据客户需求决定截止第一控制电路236的开关sw1或第二控制电路238的开关sw2以提供具有所需电容值的静电放电保护。在一些实施例中，静电放电保护单元230还可包括更多静电放电保护元件以及控制电路，以便提供更多电容值的选择。
150.图4是电路结构示意图，例示本公开其他实施例的静电放电保护单元330。在本实施例中，静电放电保护单元330可用于实现半导体芯片100的静电放电保护单元130a1到
130an以及130b1到130bn。如图4所示，静电放电保护单元330包括多个静电放电保护元件332以及多个控制电路336。每一个静电放电保护元件332是与一控制电路336串联耦接在操作电性接触点310与电压端子vt之间，且电压端子vt可耦接到地电压gnd或电源电压vdd。在此情况中，通过导通不同数量的该等控制电路336中的开关sw，就可将静电放电保护单元330调整到具有不同电容值。亦即，通过包含更多的静电放电保护元件332以及控制电路336，静电放电保护单元330也就可以提供更多不同电容值的选择。
151.在一些实施例中，控制电路可包括开关，其可导通或截止。然而，本公开并不以此为限。在一些实施例中，控制电路可包括多个熔丝。图5是电路结构示意图，例示本公开其他实施例的静电放电保护单元430。在本实施例中，静电放电保护单元430可用于实现半导体芯片100的静电放电保护单元130a1到130an以及130b1到130bn。如图5所示，静电放电保护单元430包括多个静电放电保护元件432以及多个控制电路436。每一个静电放电保护元件432是与一控制电路436串联耦接在操作电性接触点410与电压端子vt之间。在此情况中，通过熔断不同数量的该等控制电路436中的熔丝f1，就可将静电放电保护单元430调整成具有不同电容值。在一些实施例中，半导体芯片100还可包括其他电路或是元件(图5并未显示)，以控制该等控制电路436的各熔丝f1，以使该等熔丝f1可被熔断而不会损伤在半导体芯片100中的其他元件。
152.图6是电路结构示意图，例示本公开一实施例的电子装置50。电子装置50包括一第一半导体芯片500a以及一第二半导体芯片500b。在本实施例中，半导体芯片500a、500b可具有相同结构。举例来说，如图6所示，第一半导体芯片500a包括第一操作电性接触点510a1到510an、一第一存储器电路520a、第一静电放电保护单元530a1到530an、第一检测电性接触点540a1到540an以及一第一逻辑电路550a。而且，第二半导体芯片500b包括第二操作电性接触点510b1到510bn、一第二存储器电路520b、第二静电放电保护单元530b1到530bn、第二检测电性接触点540b1到540bm以及一第二逻辑电路550b。
153.再者，如图6所示，每一个第一操作静电放电保护单元530a1到530an可耦接在第二操作电性接触点510b1到510bn中的一个相对应的操作电性接触点，以接收一相同信号。举例来说，电子装置50可为一存储器系统，且第一存储器电路520a与第二存储器电路520b可为dram电路，两者可组合以对电子装置50提供一较宽的频宽以及一较大的存储器空间。在此情况中，第一操作电性接触点510a1到510an与第二操作电性接触点510b1到510bn可用于接收该等相同信号。举例来说，第一操作电性接触点510a1以及第二操作电性接触点510b1可耦接在一起以接收一信号sigc1。在一些实施例中，半导体芯片500a可与500b相堆叠，以便缩减电子装置50所需的面积。
154.图7是电路结构示意图，例示本公开一实施例的电子装置50。如图7所示，电子装置50还包括一基底s1。第一半导体芯片500a设置在基底s1上，而第二半导体芯片500b堆叠在第一半导体芯片500a上。在本实施例中，每一个第二操作电性接触点510b1到510bn可通过一硅穿孔(tsv)v1耦接到第一操作电性接触点510a1到510an的一相对应的第一操作电性接触点。然而，本公开并不以此为限。举例来说，在一些其他实施例中，第二半导体芯片500b可堆叠在第一半导体芯片500a上，且并未覆盖于第一操作电性接触点510a1到510an，所以第二操作电性接触点510b1到510bn可通过打线接合(wiring bonding)而耦接到第一操作电性接触点510a1到510an。然而，本公开并未限制第一半导体芯片500a须与第二半导体芯片
500b相堆叠。在一些其他实施例中，第一半导体芯片500a与第二半导体芯片500b可以按照其他的结构置放。
155.由于第一静电放电保护单元530a1与第二静电放电保护单元530b1为电容性的，所以在第一存储器电路520a与第二存储器电路520b可感测到信号sigc1的实际电压之前，信号sigc1需要对第一静电放电保护单元530a1以及第二静电放电单元530b1的各等效电容器或各寄生电容器进行充电。因此，由于第一静电放电保护单元530a1以及第二静电放电单元530b1的电容，所以信号sigc1会失真(distorted)。
156.为了减轻此失真，则可调整第一静电放电保护单元530a1以及第二静电放电保护单元530b1的电容值。举例来说，第一静电放电保护单元530a1与第二静电放电保护单元630b1可具有相同于如图2所示的静电放电保护单元130a1或130b1的结构。在此情况中，因为逻辑电路550a可截止第一静电放电保护单元530a1中的开关，且逻辑电路550b可截止第二静电放电保护单元530b1中的开关，所以第一静电放电保护单元530a1与第二静电放电保护单元530b1的电容值皆可被降低。
157.由于第一操作电性接触点510a1是耦接到第二操作电性接触点510b1，所以第一静电放电保护单元530a1与第二静电放电保护单元530b1均可用于在静电放电事件期间提供多个放电路径。因此，即使截止了第一静电放电保护单元530a1与第二静电放电保护单元530b1中的一些开关，但是在第一静电放电保护单元530a1与第二静电放电保护单元530b1中余留的静电放电保护元件仍可对第一半导体芯片500a与第二半导体芯片500b提供足够的保护。然而，本公开并不限制以如图2所示的静电放电保护元件130a1到130an实施第一静电放电保护单元530a1到530an以及第二静电放电保护单元530b1到530b。在一些其他实施例中，如图3所示的静电放电保护单元230、如图4所示的静电放电保护单元330或是如图5所示的静电放电保护单元430也可依据系统需求而用以实作为第一静电放电保护单元530a1到530an以及第二静电放电保护单元530b1到530bn。
158.在本实施例中，第一逻辑电路550a可依据通过第一检测电性接触点540a1到540an所接收的该等第一芯片连接信号而调整第一静电放电保护单元530a1到530an的电容值。如图6所示，由于第一检测电性接触点540a1为第一检测电性接触点540a1到540an中唯一接收到第一芯片连接信号sig
ccb1
的第一检测电性接触点，所以逻辑电路550a可得知仅有一个半导体芯片耦接到第一半导体芯片500a，也因此可据以调整第一静电放电保护单元530a1到530an的电容值。
159.类似地，第二逻辑电路550b可依据由第二检测电性接触点540b1到540bm所接收的该等第二芯片连接信号而调整第二静电放电保护单元530b1到530bn的电容值。如图6所示，由于第二检测电性接触点540b1为第二检测电性接触点540b1到540bm中唯一接收到第二芯片连接信号sig
cca1
的第二检测电性接触点，所以逻辑电路550b可得知仅有一个半导体芯片耦接到第二半导体芯片500b，也因此可据以调整第二静电放电保护单元530b1到530bn的电容值。
160.再者，在本实施例中，如图6所示，第一半导体芯片500a还包括一第一通知电性接触点560a，耦接到第二检测电性接触点540b1，而第二半导体芯片500b还包括一第二通知电性接触点560b，耦接到第一检测电性接触点540a1。在此情况中，第一逻辑电路550a还可用于产生第二芯片连接信号sig
cca1
，而第二逻辑电路550b还可用于产生第一芯片连接信号
sig
ccb1
。亦即，半导体芯片500a与500b可相互通知其存在。在一些实施例中，逻辑电路550a与550b可通过升高通知电性接触点560a与560b的电压以产生芯片连接信号sig
ccb1
与sig
cca1
。
161.如图6所示，每一个第一静电放电保护单元530a1到530an可耦接在第一操作电性接触点510a1到510an的一个第一操作电性接触点与电压端子vt之间，而每一个第二静电放电保护单元530b1到530bn可耦接在第二操作电性接触点510b1到510bn的一个第二操作电性接触点与电压端子vt之间，其中电压端子vt可依据系统需求而耦接到地电压gnd或电源电压vdd。在一些其他实施例中，如图1及图2所示，为了提供多个放电路径到地电压gnd与电源电压vdd，第一半导体芯片500a与第二半导体芯片500b可包括更多的静电放电保护单元，以使每一个电性接触点510a1到510an以及510b1及510bn可被两个静电放电保护单元所保护，其中一个耦接到地电压gnd而另一个则耦接到电源电压vdd。
162.图8是结构示意图，例示本公开一实施例的电子装置60。电子装置60包括一第一半导体芯片600a、一第二半导体芯片600b以及一第三半导体芯片600c。在本实施例中，半导体芯片600a、600b、600c可具有相同于半导体芯片500a、500b的结构。如图8所示，第一半导体芯片600a的第一操作电性接触点610a1到610an耦接到第二半导体片600b的第二操作电性接触点610b1到610bn以及第三半导体芯片600c的第三操作电性接触点610c1到610cn，以使存储器电路620a、620b、620c可接收该等相同信号并平行执行该等相同操作。
163.再者，如图8所示，第一半导体芯片600a的第一逻辑电路650a可产生芯片连接信号sig
cca1
并经由第一通知电性接触点660a1将芯片连接信号sig
cca1
传送到检测电性接触点640b1与640c1，第二半导体芯片600b的第二逻辑电路650b可经由产生芯片连接信号sig
ccb1
并经由第二通知电性接触点660b1将芯片连接信号sig
ccb1
传送到检测电性接触点640a1与640c2，第三半导体芯片600c的第三逻辑电路650c可产生芯片连接信号sig
ccc1
并经由第三通知电性接触点660c1将芯片连接信号sig
ccc1
传送到检测电性接触点640a2与640b2。由于第一检测电性接触点640a1到640am中仅有其中两个接收到芯片连接信号sig
ccb1
、sig
ccc1
，所以第一逻辑电路650a可得知有两个半导体芯片耦接到第一半导体芯片600a，而第一逻辑电路650a即可据此调整第一静电放便保护单元630a1到630an的电容值。类似地，逻辑电路650b与650c亦可据此调整第二静电放电保护单元630b1到630bn的电容值以及第三静电放电保护单元630c1到630cn的电容值。
164.虽然半导体芯片600a、600b、600c可通过产生及发送该等芯片信号而相互通知各自的存在，但是本公开并不以此为限。图9是结构示意图，例示本公开其他实施例的电子装置70。电子装置70包括一第一半导体芯片700a、一第二半导体芯片700b以及一第三半导体芯片700c。第一半导体芯片700a与第二半导体芯片700b可具有类似于如图6所示的第一半导体芯片500a与第二半导体芯片500b的结构。然而，半导体芯片700a、700b可包括存储器电路720a、720b以存储数据，而半导体芯片700c可耦接到第一半导体芯片700a与第二半导体芯片700b，并具有一存储器控制电路720c以控制存储器电路720a、720b。再者，由于存储器控制电路720c需与存储器单元720a、720b进行通信，所以存储器控制电路720c必须知道半导体芯片700a、700b的存在。因此，在本公开中，存储器控制电路720c还可产生第一芯片连接信号sig
cc1
以及第二芯片连接信号sig
cc2
到半导体芯片700a、700b。亦即，存储器控制电路720c可依据电子装置70中，包括接收多个相同操作信号的多个存储器电路的半导体芯片总
数量而产生第一芯片连接信号sig
cc1
与第二芯片连接信号sig
cc2
。
165.如图8所示，由于半导体芯片600a、600b、600c仅可在其相互接收到该等芯片连接信号的后才知道其他半导体芯片的存在，所以半导体芯片600a、600b、600c仅可根据其本身的存在而产生该等芯片连接信号。因此，半导体芯片600a、600b、600c中的每一个可包括多个检测电性接触点，以接收该等芯片连接信号并依据它们接收的该等芯片连接信号的数量而确定耦接在一起以平行操作的该等半导体芯片的总数量。然而，如图9所示，由于存储器控制电路720c可预先知道接收相同操作信号并平行操作的该等半导体芯片的总数量，所以存储器控制电路720c可以产生不同格式(format)的芯片连接信号，以便降低半导体芯片700a、700b的该等检测电性接触点的数量。举例来说，存储器控制电路720c可产生如一个二元码(binary code)的芯片连接信号。在此情况中，该等芯片连接信号可使用三个位元以表示从1到8的该等半导体芯片的总数量。因此，在每一个半导体芯片600a、600b、600c可包括7个检测电性接触点以检测8种不同情况的例子中，每一个半导体芯片700a、700b仅需要三个检测电性接触点以接收由存储器控制电路720c所产生的该等芯片连接信号。如此一来，就可减少每一个半导体芯片的该等检测电性接触点的数量。
166.图10是流程示意图，例示本公开一实施例的电子装置的静电放电保护方法800。在一些实施例中，静电放电保护方法800可应用到电子装置50。举例来说，在步骤s810中，静电放电保护单元530a1到530an以及530b1到530bn可形成在半导体芯片500a、500b中。如图6所示，每一个静电放电保护单元530a1到530an以及530b1到530bn可耦接在电压端子vt与操作电性接触点510a1到510an以及510b1到510bn的一个相对应的操作电性接触点之间。电压端子vt可耦接到地电压gnd或电源电压vdd。在一些实施例中，第一静电放电保护单元530a1到530an以及第二静电放电保护单元530b1到530bn可依据系统需求而通过采纳如图2所示的静电放电保护单元130a1或130b1、如图3所示的静电放电保护单元230、如图4所示的静电放电保护单元330或是如图5所示的静电放电保护单元430而实施。
167.此外，在步骤s820中，第一半导体芯片500a的操作电性接触点510a1到510an可耦接到半导体芯片500b的操作电性接触点510b1到510bn，以使存储器电路520a、520b可接收多个相同的操作信号并平行执行该等操作。再者，在步骤s830中，可依据在电子装置50中的该等半导体芯片的总数量，以调整半导体芯片500a、500b的静电放电保护单元531a1到530an以及530b1到530bn的电容值。举例来说，由于每一个静电放电保护单元530a1到530an以及530b1到530bn包括多个静电放电保护元件，耦接在电压端子vt与操作电性接触点510a1到510an以及510b1到510bn中的一个相对应的操作电性接触点之间，以提供多个放电路径给静电放电保护电流，而逻辑电路550a、550b可通过截止在静电放电保护单元530a1到530an以及530b1到530bn中的一些开关或是熔断在静电放电保护单元530a1到530an以及530b1到530bn中的一些熔丝，而将至少一个静电放电保护元件与该相对应的操作电性接触点或是电压端子vt的耦接断开。因此，可调整半导体芯片500a、500b中静电放电保护单元530a1到530an以及530b1到530bn的电容值。
168.此外，在一些实施例中，步骤s830可在电子装置50于第一次电源开启时执行。举例来说，在电子装置50完成半导体芯片500a、500b的封装之后，电子装置50在运送到客户之前需要进行测试。在一些实施例中，在测试期间可执行步骤s830，所以当客户可接收到电子装置50时，电子装置50中静电放电保护单元530a1到530an以及530b1到530bn的电容值即已预
先被适当调整完成。
169.综上所述，该半导体芯片、该电子装置以及该电子装置的静电放电保护方法可依据系统需求而调整该等静电放电保护单元的电容值。因此，当多个半导体芯片堆叠或耦接在一起以平行操作时，可减轻由那些半导体芯片的该等静电放电保护单元的电容值所造成的信号失真，借此缩短该等信号的上升时间与下降时间，以及改善该等信号的传送品质。再者，由于该等半导体芯片可通知该电子装置中其他半导体芯片各自的存在，所以可对应且自动地调整该等静电放电单元的电容值。
170.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
171.再者，本技术案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本技术案的权利要求内。