一种基于DSP的三相全波整流调功方法、系统及终端与流程

一种基于dsp的三相全波整流调功方法、系统及终端
技术领域
1.本发明涉及三相全波整流技术领域，更具体地说，涉及一种基于dsp的三相全波整流调功方法、系统、终端及存储介质。


背景技术：

2.传统的金属加工件的淬火主要是利用锅炉中的高温然后直接浸入水中来实现这一过程，现在随着科技的发展，越来越多的淬火流程利用的是感应加热后进行冷却水降温的，现在技术比较成熟的是利用电磁感应加热，应运而生的就有感应加热电源。该电源主要依靠的三相整流后的逆变原理，感应出高频电流流经导体进行加热。
3.由于逆变电路所输入的电压、电流、功率都需要稳定输出，因此基于整个电源的三相全波整流调功方法就变得十分重要，三相全波整流调功方法必须能够提供高质量、可调节的输出，并且还需要实现自适应的可控调节输出。目前，国内外更多是利用cpld进行控制，电路设计成本较为复杂。
4.一般来说，三相全波整流系统的三相相序可分为正序、负序、缺相三种状态，相序的判断是整个系统的一个最为基本的算法，如果没有判断出正确的相序，则在触发开关管中将导致次序混乱，使得整个整流系统的输出不稳定。若是出现缺相还仍触发开关管，将导致系统不能正常作用。所以触发双窄的基本前提便是正确判断此时的相序。因此，如何通过算法对三相相序和缺相进行准确判断以控制整流稳定输出，是三相全波整流调功方法需要研究的课题。


技术实现要素：

5.本发明的目的在于克服现有技术中的缺点与不足，提供一种基于dsp的三相全波整流调功方法，该方法可对三相全波整流的相序和缺相进行准确判断，并不断调整控制器所产生的双窄脉冲的位置，实现整个电路输出控制在一个稳定值，提高三相全波整流输出的稳定性和可靠性。
6.本发明的第二个目的在于提供一种基于dsp的三相全波整流调功系统。
7.本发明的第三个目的在于提供一种基于dsp的三相全波整流调功终端。
8.本发明的第四个目的在于提供一种存储介质。
9.本发明的第一个目的可以通过采取如下技术方案达到：一种基于dsp的三相全波整流调功方法，其特征在于：采用驱动晶闸管电路和dsp处理器作为三相全波整流调功系统的控制模块，dsp处理器捕获三相高压交流电的状态方波(电压过零点)并对三相全波整流的相序进行检测，根据相序检测结果控制各个三相整流晶闸管的通闭；当控制各个三相整流晶闸管导通时，根据给定的导通角角度，不断对双窄脉冲的输出位置进行改变，通过实现移相输出实现调功功能；其中，对三相全波整流的相序进行检测是指对捕获的状态方波进行缺相检测和相序判断。
10.所述对捕获的状态方波进行缺相检测和相序判断是指：dsp处理器对三路状态方
波的上升沿和下降沿分别进行捕获，且记录捕获时间值并计算各状态方波的时间差值；当各状态方波的时间差值在预设阈值时，将捕获三路状态方波的上升沿值和上升沿值进行比较，直到确定出相同的相序，则将相序结果输出为最终结果，完成相序判断；
11.当各状态方波的时间差值超出预设阈值时，或当dsp处理器没捕获到同步信号三路状态方波时，则判断为缺相。
12.所述对捕获的状态方波进行缺相检测和相序判断的步骤包括：
13.第一步，判断dsp处理器的cap2端是否捕获到状态方波：是则进行第二步，否则判断为缺相；
14.第二步，开启dsp处理器的cap3端和cap4端的捕获，dsp处理器的cap2端、cap3端和cap4端分别对状态方波三路状态方波的上升沿和下降沿分别进行捕获，并记录捕获时间值和捕获计数值；
15.第四步，分别计算dsp处理器中cap2端、cap3端和cap4端的状态方波中上升沿和下降沿的时间差值：当cap2端、cap3端和cap4端各路下降沿的时间差和上升沿的时间差均在预设阈值时，则进行第五步的相序判断；否则判断为缺相；
16.第五步，判断dsp处理器的cap3端上升沿计数值是否大于cap4端的上升沿计数值：若是则判断为负序，并进行第六步；若否则判断为正序，并进行第六步；
17.第六步，返回第五步对dsp处理器的cap3端上升沿计数值是否大于cap4端的上升沿计数值进行第二次判断，并比较两次的判断结果：若两次判断结果相同，则输出相序判断结果，否则返回第一步。
18.所述根据三相相序检测结果控制各个三相整流晶闸管的通闭；当控制各个三相整流晶闸管导通时，根据给定的导通角角度，不断对双窄脉冲的输出位置进行改变，通过实现移相输出实现调功功能是指：
19.当dsp处理器对捕获的状态方波判断为缺相时，控制各个三相整流晶闸管的关闭，停止输出双窄脉冲；
20.当dsp处理器对捕获的状态方波判断为正序或负序时，控制各个三相整流晶闸管的导通，并改变捕获条件，即统一只对某种状态方波的下降沿进行捕获，作为参考点；dsp处理器根据相序的不同延时相应的时间后输出起始双窄脉冲，保证起始双窄脉冲的位置在负半周上；当起始双窄脉冲输出第一个脉冲后，计数器等于零时dsp处理器进入中断程序，将输出第二个脉冲，以及输出第二路双窄脉冲的第一个脉冲，依次类推实现整个6路双窄脉冲的输出；
21.在dsp处理器根据相序的不同延时相应的时间后输出起始双窄脉冲过程中，根据给定晶闸管的导通角角度确定不同相序的延时相应的时间。
22.当dsp处理器对捕获的信号判断为正序或负序时，包括以下步骤：
23.步骤一，dsp处理器的cap2端捕获状态方波的下降沿，并作为参考点；
24.步骤二，dsp处理器根据相序的不同设定周期寄存器和比较寄存器，并以自然换相点为起点的移相方式延时相应的时间，输出起始双窄脉冲的第一个脉冲；
25.步骤三，当判断计数器的值等于周期寄存器的值时，dsp处理器进入中断程序，若判断是第一次进入中断程序，则以自然换相点为起点的移相方式延时相应的时间，输出起始双窄脉冲的第二个脉冲，并更改周期寄存器和比较寄存器；否则停止输出；
26.步骤四，判断是否为最后一路双窄脉冲：若是则返回第一步；否则输出下一路双窄脉冲的第一个脉冲，并计时器值递增，返回步骤三；
27.依次类推实现整个6路双窄脉冲的输出。
28.在步骤二和步骤三中，延时相应的时间为不同相序对应的定时器延时时间，该定时器延时时间为给定晶闸管的导通角角度对应的时间与设定的延时基准时间之和。
29.在步骤二中，dsp处理器根据正序和负序分别设定相应的周期寄存器和比较寄存器。
30.本发明的第二个目的可以通过采取如下技术方案达到：
31.一种基于dsp的三相全波整流调功系统，其特征在于：包括：
32.三相高压交流电，作为系统的输入端；
33.采集模块，采用状态方波产生电路对将三相高压交流电的自然换相点转化至控制器；
34.整流模块；
35.滤波模块；对整流模块的输出信号进行滤波并作为系统的输出端；
36.由驱动晶闸管电路和dsp处理器组成的控制模块，用于捕获三相高压交流电的状态方波并对三相相序进行检测，根据三相相序检测结果控制各个三相整流晶闸管的通闭；
37.以及上位机，用于输入晶闸管的导通角度；
38.所述三相高压交流电、整流模块和滤波模块依次连接，上位机、dsp处理器、驱动晶闸管电路和整流模块依次连接，状态方波产生电路分别与dsp处理器和三相高压交流电连接。
39.本发明的第三个目的可以通过采取如下技术方案达到：
40.一种基于dsp的三相全波整流调功终端，包括处理器以及用于存储处理器可执行程序的存储器，其特征在于：实现上述的基于dsp的三相全波整流调功方法。
41.本发明的第四个目的可以通过采取如下技术方案达到：
42.一种存储介质，其特征在于：其中所述存储介质存储有计算机程序，所述计算机程序当被处理器执行时使所述处理器执行上述的基于dsp的三相全波整流调功方法。
43.与现有技术相比，本发明具有如下优点与有益效果：本发明可对三相全波整流的相序和缺相进行准确判断，并不断调整控制器所产生的双窄脉冲的位置，实现整个电路输出控制在一个稳定值，提高三相全波整流输出的稳定性和可靠性。
附图说明
44.图1是基于dsp的三相全波整流调功系统示意图；
45.图2是本发明缺相检测和相序判断的流程图；
46.图3是本发明双窄脉冲产生的流程图；
47.图4是本发明输出双窄脉冲时定时器延时的原理图；
具体实施方式
48.下面结合附图与具体实施方式对本发明作进一步详细的描述。
49.实施例一
50.本发明基于dsp的三相全波整流调功方法是这样的：采用驱动晶闸管电路和dsp处理器作为三相全波整流调功系统的控制模块，dsp处理器捕获三相高压交流电的状态方波并对三相全波整流的相序进行检测，根据相序检测结果控制各个三相整流晶闸管的通闭；当控制各个三相整流晶闸管导通时，根据给定的导通角角度，不断对双窄脉冲的输出位置进行改变，通过实现移相输出实现调功功能；其中，对三相全波整流的相序进行检测是指对捕获的状态方波进行缺相检测和相序判断。
51.具体地说，如图2所示，对捕获的状态方波进行缺相检测和相序判断是指：dsp处理器对三路状态方波的上升沿和下降沿分别进行捕获，且记录捕获时间值并计算各状态方波的时间差值；当各状态方波的时间差值在预设阈值时，将捕获三路状态方波的上升沿值和上升沿值进行比较，直到确定出相同的相序，则将相序结果输出为最终结果，完成相序判断；
52.当各状态方波的时间差值超出预设阈值时，或当dsp处理器没捕获到三路状态方波时，则判断为缺相。
53.上述对捕获的状态方波进行缺相检测和相序判断的步骤包括：
54.第一步，判断dsp处理器的cap2端是否捕获到状态方波：是则进行第二步，否则判断为缺相；
55.第二步，开启dsp处理器的cap3端和cap4端的捕获，dsp处理器的cap2端、cap3端和cap4端分别对三路状态方波的上升沿和下降沿分别进行捕获，并记录捕获时间值和捕获计数值；
56.第四步，分别计算dsp处理器中cap2端、cap3端和cap4端的状态方波中上升沿和下降沿的时间差值：当cap2端、cap3端和cap4端各路下降沿的时间差和上升沿的时间差均在预设阈值时，则进行第五步的相序判断；否则判断为缺相；
57.第五步，判断dsp处理器的cap3端上升沿计数值是否大于cap4端的上升沿计数值：若是则判断为负序，并进行第六步；若否则判断为正序，并进行第六步；
58.第六步，返回第五步对dsp处理器的cap3端上升沿计数值是否大于cap4端的上升沿计数值进行第二次判断，并比较两次的判断结果：若两次判断结果相同，则输出相序判断结果，否则返回第一步。
59.如图3所示，上述根据三相相序检测结果控制各个三相整流晶闸管的通闭；当控制各个三相整流晶闸管导通时，根据给定的导通角角度，不断对双窄脉冲的输出位置进行改变，通过实现移相输出实现调功功能是指：
60.当dsp处理器对捕获的状态方波判断为缺相时，控制各个三相整流晶闸管的关闭，停止输出双窄脉冲；
61.当dsp处理器对捕获的状态方波判断为正序或负序时，控制各个三相整流晶闸管的导通，并改变捕获条件，即统一只对某种状态方波的下降沿进行捕获，作为参考点；dsp处理器根据相序的不同延时相应的时间后输出起始双窄脉冲，保证起始双窄脉冲的位置在负半周上；当起始双窄脉冲输出第一个脉冲后，计数器等于零时dsp处理器进入中断程序，将输出第二个脉冲，以及输出第二路双窄脉冲的第一个脉冲，依次类推实现整个6路双窄脉冲的输出；
62.在dsp处理器根据相序的不同延时相应的时间后输出起始双窄脉冲过程中，根据
给定晶闸管的导通角角度确定不同相序的延时相应的时间。
63.具体地说，当dsp处理器对捕获的信号判断为正序或负序时包括以下步骤：
64.步骤一，dsp处理器的cap2端捕获状态方波的下降沿，并作为参考点；
65.步骤二，dsp处理器根据相序的不同设定周期寄存器和比较寄存器，并以自然换相点为起点的移相方式延时相应的时间，输出起始双窄脉冲的第一个脉冲；
66.步骤三，当判断计数器的值等于周期寄存器的值时，dsp处理器进入中断程序，若判断是第一次进入中断程序，则以自然换相点为起点的移相方式延时相应的时间，输出起始双窄脉冲的第二个脉冲，并更改周期寄存器和比较寄存器；否则停止输出；
67.步骤四，判断是否为最后一路双窄脉冲：若是则返回第一步；否则输出下一路双窄脉冲的第一个脉冲，并计时器值递增，返回步骤三；
68.依次类推实现整个6路双窄脉冲的输出。
69.在步骤二和步骤三中，延时相应的时间为不同相序对应的定时器延时时间，该定时器延时时间为给定晶闸管的导通角角度对应的时间与设定的延时基准时间之和。如图4所示，本实施例状态方波1-下降沿右移延时基准时间1.67ms获得自然换相点，即获得输出的双窄脉冲相角控制的基点，在这个基础上叠加导通角度所对应的时间再输出起始双窄脉冲。
70.在步骤二中，dsp处理器根据正序和负序分别设定相应的周期寄存器和比较寄存器。
71.在缺相检测和相序判断过程中，本实施例的dsp处理器采用dsp28335芯片，dsp28335芯片的ecap端口(上述的cap端)是增强型脉冲捕获端口，用于捕捉脉冲上升沿和下降沿的特殊端口，其简要原理是：一个ecap端口一共有4个专门存储时间计数器值的寄存器，可称为ecap1～ecap4寄存器，当端口开启捕捉模式后时间计数器将不断计数，端口捕捉到上升沿或下降沿时，dsp28335芯片将把时间计数器的值放入ecap1寄存器上，经过下一次捕捉时，将该值存入下一个寄存器ecap2寄存器上，同时将新的时间计数器的值存入ecap1，依次类推。在本算法中，主要是不断捕捉上升沿或下降的时间值，进行多次比较。
72.整个相序检测算法主要利用ecap2、ecap3、ecap4端口分别对1+、2+、3+状态方波进行检测，算法可以分为两部分：缺相检测和相序判断，且在dsp处理器的相序检测中需要以一个时间作为捕获基准，dsp处理器将1+状态方波的上升沿的捕获时间作为基准，只有捕获1+状态方波以后，才能捕捉2+和3+状态方波。相序检测算法是依靠dsp处理器对三路状态方波的上升沿和下降沿分别进行捕捉，且记录捕获时间值与两两状态方波的时间差值。
73.因缺相情况状态方波的特殊性，所以缺相检测算法将优先检测能不能捕获到三路不同的状态方波，或利用一个差值范围判断状态方波的时间差是否正常。当负序时，2+状态方波要滞后3+状态方波，若为正序时，2+状态方波要超前3+状态方波。相序检测算法的实现是依靠不断捕获多路状态方波的上升沿和上升沿的值，进行多次比较，直到确定出相同的相序，才将相序结果输出为最终结果。
74.本实施例的六路双窄脉冲由dsp处理器的epwm1～epwm6产生，且拉逆变模式下在负半周产生双窄脉冲，直到上位机的传送的导通角度，进行移相双窄脉冲。为了防止dsp处理器在进入中断程序时出现混乱的情况，在dsp处理器在判断出相序以后，将改变ecap端口(上述的cap端)的捕获条件，即统一只对1+状态方波的下降沿进行捕捉，也以此作为参考
点。在拉逆变模式中，为了能够顺利在距离零点1.5ms的位置输出双窄脉冲，起始双窄脉冲的触发为ecap2捕捉到1+状态方波的下降沿，dsp控制器将根据相序的不同延时不同的时间后输出起始双窄脉冲，保证起始双窄脉冲的位置在负半周上。当起始双窄脉冲输出第一个脉冲后，计数器等于零时dsp控制器进入中断程序，将输出第二个脉冲，以及输出第二路双窄脉冲的第一个脉冲，依次类推实现整个6路双窄脉冲的输出。
75.实施例二
76.为实现实施例一所述的基于dsp的三相全波整流调功方法，本实施例提供一种基于dsp的三相全波整流调功系统，如图1所示，该三相全波整流调功系统包括：
77.三相高压交流电，作为系统的输入端；
78.采集模块，采用状态方波产生电路对将三相高压交流电的自然换相点转化至控制器；
79.整流模块；
80.滤波模块；对整流模块的输出信号进行滤波并作为系统的输出端；
81.由驱动晶闸管电路和dsp处理器组成的控制模块，用于捕获三相高压交流电的同步信号并对三相相序进行检测，根据三相相序检测结果控制各个三相整流晶闸管的通闭；
82.以及上位机，用于输入晶闸管的导通角度；
83.其中，三相高压交流电、整流模块和滤波模块依次连接，上位机、dsp处理器、驱动晶闸管电路和整流模块依次连接，状态方波产生电路分别与dsp处理器和三相高压交流电连接。
84.实施例三
85.本实施例基于dsp的三相全波整流调功终端，包括处理器以及用于存储处理器可执行程序的存储器，其特征在于：实现实施例一基于dsp的三相全波整流调功方法。
86.实施例四
87.本实施例一种存储介质，其特征在于：其中所述存储介质存储有计算机程序，所述计算机程序当被处理器执行时使所述处理器执行实施例一所述的基于dsp的三相全波整流调功方法。
88.上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。