同步整流控制电路及控制方法与流程

1.本发明涉及同步整流的技术领域，特别涉及一种同步整流控制电流及其控制方法。


背景技术：

2.同步整流技术是目前应用于开关电源领域中非常普遍的技术，其采用通态电阻极低的金属氧化物半导体场效应晶体管(mosfet管，简称mos管)取代二极管，以降低整流损耗。
3.当mos管的源极到漏极流过正向电流时，mos管被脉冲宽度调制（pwm）信号驱动打开，mos管的导通内阻远小于二极管正向压降。当mos管的源极到漏极流过反向电流时，mos管被pwm驱动关断，反向电流截止。
4.传统的同步整流驱动技术采用预设编程方式，利用程序算法生成pwm信号实现对同步整流桥的控制，但该方式存在前期设计难度大的问题。或者，采用mos管压降检测方式，通过检测mos管的体二极管导通压降和mos管通态的导通压降，将其与设定的阈值进行比较来控制mos管的开关。这种方式对检测的精准度带来非常大的挑战。再者，可以采用斜率预测方式，通过对上一个周期的mos管的vds斜率和相对vgs的时序关系经过特定的预测算法对当前周期的同步整流的关断时间进行调整控制。这种方式在动态条件下的同步整流驱动不够充分，严重影响转换效率。
5.因此，业界需要一种精准且可靠地进行同步整流控制的电路及控制方方法，从而可广泛适用于开关电源领域。


技术实现要素：

6.本技术的目的在于，针对上述现有技术中在同步整流控制时，驱动程序设计复杂度高、mos管电压检测精度较低以及驱动转换效率低等不足，提供一种同步整流控制电路及控制方法，以便提高同步整流的控制精度，实现在同步整流时精准且可靠地控制开关管的导通与关闭。
7.本技术公开了一种同步整流控制电路，包括：电流采集电路，用于采集变压器线圈的工作电流，并根据所述工作电流输出交流信号；逻辑驱动电路，与所述电流采集电路电连接，用于根据接收到的所述交流信号生成第一逻辑信号和第二逻辑信号，并且基于所述第一逻辑信号和第二逻辑信号分别输出第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号用于控制同步整流桥，所述同步整流桥连接变压器的变压器次级线圈，以使所述同步整流桥对所述变压器次级线圈输出的电流进行整流；和自锁电路，与所述逻辑驱动电路电连接，用于在同步整流桥运行的半周期内锁定所述第一逻辑信号和所述第二逻辑信号。
8.进一步地，同步整流控制电路还包括：互锁电路，与所述逻辑驱动电路电连接；所述互锁电路包括：第一互锁电路，用于根据第一逻辑信号输出第一互锁信号，以在同步整流
桥运行的半周期内锁定第二逻辑信号；和第二互锁电路，用于根据第二逻辑信号输出第二互锁信号，以在同步整流桥运行的半周期内锁定第一逻辑信号。
9.进一步地，所述电流采集电路包括电流互感器，所述电流互感器的初级线圈与所述变压器线圈串联，所述电流互感器的次级线圈与所述逻辑驱动电路电连接，所述变压器线圈为变压器初级线圈或变压器次级线圈。
10.进一步地，所述逻辑驱动电路包括整流单元，与所述电流采集电路电连接，用于根据所述交流信号输出第一电压信号和第二电压信号；第一逻辑单元，与所述整流单元电连接，用于根据所述第一电压信号输出第一逻辑信号；第二逻辑单元，与所述整流单元电连接，用于根据所述第二电压信号输出第二逻辑信号；驱动单元，分别与所述第一逻辑单元和所述第二逻辑单元电连接，用于根据所述第一逻辑信号输出第一控制信号，根据所述第二逻辑信号输出第二控制信号。
11.进一步地，所述整流单元包括第一二极管、第二二极管、第三二极管和第四二极管；所述第一二极管和所述第四二极管串联连接，所述第二二极管和所述第三二极管串联连接，所述第一二极管和所述第四二极管的共节点与电流采集电路的第一端以及第一逻辑单元电连接，所述第二二极管和所述第三二极管的共节点与电流采集电路的第二端以及第二逻辑单元电连接，所述第四二极管的阳极和所述第三二极管的阳极分别与地电连接，所述第一二极管的阴极和所述第二二极管的阴极电连接且经第一电阻与地电连接。
12.进一步地，所述第一逻辑单元包括第一三极管、第二三极管、第二电阻和第三电阻；第一三极管的集电极与所述整流单元电连接，第一三极管的基极与第二三极管的基极电连接，第一三极管的发射极与所述自锁电路电连接，第二三极管的基极和集电极分别经第二电阻和第三电阻与供电电源连接，第二三极管的基极与第一三极管的发射极电连接，第二三极管的发射极与地电连接，所述第二三极管的集电极用于输出第一逻辑信号。
13.进一步地，所述第二逻辑单元包括第五三极管、第六三极管、第七电阻和第八电阻；第五三极管的集电极与所述整流单元电连接，第五三极管的基极与第六三极管的基极电连接，第五三极管的发射极与所述自锁电路电连接，第六三极管的基极和集电极分别经第七电阻和第八电阻与供电电源连接，第六三极管的基极与第五三极管的发射极电连接，第六三极管的发射极与地电连接，所述第六三极管的集电极用于输出第二逻辑信号。
14.进一步地，所述自锁电路包括第一自锁电路和第二自锁电路，所述第一自锁电路包括第四电阻和第四mos管，所述第二自锁电路包括第九电阻和第八mos管，第四电阻和第四mos管串联连接在所述第一逻辑单元和地之间，第九电阻和第八mos管串联连接在所述第二逻辑单元和地之间，第四mos管的栅极连接到第一逻辑单元输出第一逻辑信号的输出端，第八mos管的栅极连接到第二逻辑单元输出第二逻辑信号的输出端。
15.进一步地，所述第一互锁电路包括第三mos管、第五电阻和第六电阻；所述第三mos管的漏极与逻辑驱动电路电连接，用于输出第一互锁信号，第三mos管的源极接地，第三mos管的栅极经第六电阻接地连接且经第五电阻接收第二互锁信号。
16.进一步地，所述第二互锁电路包括第七mos管、第十电阻和第十一电阻；所述第七mos管的漏极与逻辑驱动电路电连接，用于输出第二互锁信号，第七mos管的源极接地，第七mos管的栅极经第十电阻接地连接且经第十一电阻接收第一互锁信号。
17.进一步地，所述第三mos管的漏极经第六二极管输出第一互锁信号。
18.进一步地，所述第七mos管的漏极经第八二极管输出第二互锁信号。
19.进一步地，所述驱动单元包括逻辑电路，所述逻辑电路分别与所述第一逻辑单元和所述第二逻辑单元电连接，用于对所述第一逻辑信号进行逻辑运算后输出所述第一控制信号，对所述第二逻辑信号进行逻辑运算后输出第二控制信号。
20.进一步地，所述第一电阻是电流采样电阻，所述电流采样电阻用于采集整流单元的电流信号。
21.本技术还公开了一种同步整流控制方法，所述方法包括通过电流采集电路，采集变压器线圈的工作电流，且根据所述工作电流输出交流信号；通过整流单元，接收所述交流信号以输出第一电压信号和第二电压信号；通过逻辑单元，接收所述第一电压信号和所述第二电压信号以输出第一逻辑信号和第二逻辑信号；通过驱动单元，基于所述第一逻辑信号和所述第二逻辑信号输出第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号用于控制同步整流桥对变压器次级线圈输出的电流进行整流；通过自锁电路，在所述同步整流桥运行的半周期内锁定所述第一逻辑信号和所述第二逻辑信号。
22.进一步地，所述方法还包括通过第一互锁电路，根据所述第一逻辑信号输出第一互锁信号，以在所述同步整流桥运行的半周期内锁定所述第二逻辑信号；通过第二互锁电路根据所述第二逻辑信号输出第二互锁信号，以在所述同步整流桥运行的半周期内锁定所述第一逻辑信号。
23.进一步地，所述方法还包括通过所述整流单元，接收所述交流信号以输出第一电流信号和第二电流信号，并且检测所述第一电流信号和所述第二电流信号。
24.本技术可实现下列有益效果中的至少一者：本技术提供了一种同步整流控制电路，其包括电流采集电路、逻辑驱动电路和自锁电路。依靠硬件电路生成同步整流桥的控制信号。并且，通过自锁电路能够在同步整流桥运行的半周期内锁定逻辑驱动电路生成的驱动信号，防止同步整流桥中的开关管因为外界干扰导致误导通（例如整流桥桥臂中的上下开关管同时导通，引起桥臂的直通短路），实现对同步整流桥的精准控制。此外，逻辑驱动电路还能通过关闭同步整流桥中的开关管，防止整流桥因瞬间电动势而生成反向电流。
25.上文相当广泛地概述了本技术的特征和技术优点，以便可以更好地理解以下对本技术的详细描述。下文将描述本技术的额外特征和优点，它们形成本技术的权利要求的主题。本领域技术人员应明白，可容易地利用公开的概念和特定实施例作为修改或设计用于实现本技术的相同目的的其它结构或过程的基础。本领域技术人员还应意识到，此类等效构造没有偏离随附权利要求中所阐述的本技术的精神和范围。
附图说明
26.为了更全面地了解本技术及其优点，现在结合附图参考以下描述，图中：图1示出了本技术一实施例提供的同步整流控制电路的结构框图；图2示出了本技术一实施例提供的同步整流控制电路的电路连接示意图；图3示出了本技术一实施例提供的同步整流控制电路的局部电路连接示意图一；图4示出了本技术一实施例提供的同步整流控制电路的局部电路连接示意图二；图5示出了本技术另一实施例提供的同步整流控制电路的局部电路连接示意图一；
图6示出了本技术另一实施例提供的同步整流控制电路的局部电路连接示意图二；图7示出了本技术一实施例提供的驱动单元的示意图；图8示出了本技术一实施例提供的同步整流系统的电路连接示意图；图9示出了本技术一实施例提供的同步整流系统的运行时序图；图10示出了本技术一实施例提供的同步整流控制方法的流程图。
27.除非另外指示，否则不同图中的对应数字和符号一般指对应部分。绘制附图是为了清楚地说明各种实施例的相关方面，它们不一定按比例绘制。
实施方式
28.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
29.请参照图1，图1示出了本技术一实施例提供的同步整流控制电路的结构框图。如图1所示，同步整流控制电路10包括电流采集电路100、逻辑驱动电路200和自锁电路300。
30.其中，电流采集电路100分别与变压器600和逻辑驱动电路200电连接，逻辑驱动电路200分别与自锁电路300和同步整流桥500电连接。
31.具体地，通过电流采集电路100采集变压器600线圈的工作电流，并根据所述工作电流输出交流信号。然后，逻辑驱动电路200根据所述交流信号生成第一逻辑信号和第二逻辑信号，并且基于该第一逻辑信号和第二逻辑信号分别输出第一控制信号和第二控制信号，控制同步整流桥500对变压器600次级线圈输出的电流进行整流。自锁电路300在同步整流桥500运行的半周期内锁定所述第一逻辑信号和第二逻辑信号。
32.相对于传统的同步整流驱动技术，本技术实施例提供的同步整流控制电路不需要复杂的程序设计，而是依靠硬件电路生成同步整流桥500的驱动信号(第一控制信号和第二控制信号)实现精准的同步整流控制，从而降低了同步整流控制技术的设计难度。并且，自锁电路能够避免外界干扰导致同步整流桥的上下开关管直通从而损坏功率器件。
33.在本技术的一个实施例中，电流采集电路100包括电流互感器ct，电流互感器ct的初级线圈与变压器600线圈串联，电流互感器ct的次级线圈与逻辑驱动电路200电连接，变压器600线圈为变压器的初级线圈或次级线圈。具体地，电流互感器ct可以采集变压器600初级线圈或次级线圈的工作电流，并根据工作电流输出交流信号。
34.此外，在本技术的一个实施例中，同步整流控制电路10还包括互锁电路400。互锁电路400与逻辑驱动电路200电连接。具体地，互锁电路400根据第一逻辑信号和第二逻辑信号分别输出第一互锁信号和第二互锁信号。第一互锁信号在同步整流桥500运行的半周期内锁定第二逻辑信号；第二互锁信号在同步整流桥500运行的半周期内锁定第一逻辑信号。通过互锁电路生成第一互锁信号和第二互锁信号，本技术的同步整流控制电路能实现更精准可靠的同步整流控制，提高了电路的抗干扰性以及防电路的误导通。避免外界信号干扰导致同步整流桥的上下开关管直接导通，从而造成开关管的损坏。
35.请参照图2，图2示出了本技术一实施例提供的同步整流控制电路的电路连接示意
图。如图2所示，逻辑驱动电路200包括整流单元201、第一逻辑单元202、第二逻辑单元203和驱动单元204。
36.其中，整流单元201与电流采集电路100电连接，由于电流采集电路100输出交流信号，整流单元201根据交流信号生成第一电流信号和第二电流信号，其中，第一电流信号和第二电流信号的电流流向不同。整流单元201在电流回路的两个节点处输出第一电压信号和第二电压信号。
37.第一逻辑单元202与整流单元201电连接，用于接收整流单元201输出的第一电压信号，并根据第一电压信号输出第一逻辑信号。第二逻辑单元203与整流单元201电连接，用于接收整流单元201输出的第二电压信号，并根据第二电压信号输出第二逻辑信号。
38.驱动单元204分别与第一逻辑单元202和第二逻辑单元203电连接，接收第一逻辑信号和第二逻辑信号，并根据第一逻辑信号输出第一控制信号，根据第二逻辑信号输出第二控制信号。第一控制信号和第二控制信号共同对同步整流桥进行控制，使同步整流桥能够对变压器的次级线圈输出的电流进行整流。
39.如图2所示，自锁电路300包括第一自锁电路301和第二自锁电路302。第一自锁电路301与第一逻辑电路202电连接，在整流单元201生成第一电流期间以及生成第二电流期间锁定第一逻辑信号。第二自锁电路302与第二逻辑电路203电连接，在整流单元201生成第一电流期间以及生成第二电流期间锁定第二逻辑信号。
40.在一实施例中，同步整流控制电路还包括互锁电路400，互锁电路包括第一互锁电路401和第二互锁电路402。
41.第一逻辑单元、第二逻辑单元、自锁电路和互锁电路的电路连接示例以及工作原理将在下文具体详述。
42.在一个实施例中，如图2所示，整流单元201包括第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4和第一电阻r1。其中，第一二极管d1和第四二极管d4串联连接在总线和接地线之间，第二二极管d2和第三二极管d3串联连接在总线和接地线之间，第一电阻r1连接在总线和接地线之间。第一电阻r1与总线的连接点可作为一个电压检测端以检测整流单元201的电路回路中的电压vsns。第一二极管d1和第四二极管d4的共节点cta与电流采集电路100的第一端电连接，第二二极管d2和第三二极管d3的共节点ctb与电流采集电路100的第一端电连接。共节点cta和共节点ctb分别电连接第一逻辑单元202和第二逻辑单元203，用于输出第一电压信号和第二电压信号。
43.具体地，由于电流采集电路100（例如，电流互感器ct）采集变压器600工作电流以输出交流信号，整流单元201根据交流信号周期性的生成第一电流信号和第二电流信号。整流单元201生成第一电流信号时，其生成的第一电流信号由零逐渐变大到峰值电流，再由峰值电流逐渐减小到零。当第一电流信号由峰值电流减小到零后，整流单元201开始生成第二电流信号，其生成的第二电流信号由零逐渐变大到峰值电流，再由峰值电流逐渐减小到零。由此，整流单元201根据交流信号生成周期性的第一电流信号和第二电流信号，并且在节点cta和节点ctb处输出第一电压信号和第二电压信号。第一电压信号和第二电压信号可以分别控制第一逻辑单元202和第二逻辑单元203，使第一逻辑单元202输出第一逻辑信号，使第二逻辑单元203输出第二逻辑信号。
44.示例性的，当整流单元201生成第一电流信号时，第二二极管d2、第一电阻r1和第
四二极管d4形成通路。第一逻辑单元202在节点cta处接收第一电压信号，输出第一逻辑信号为高电平信号，第二逻辑单元203在节点ctb处接收第二电压信号，输出第二逻辑信号为低电平信号。当整流单元201生成第二电流信号时，第一二极管d1、第一电阻r1和第三二极管d3形成通路。第一逻辑单元202在节点cta处接收第一电压信号，输出第一逻辑信号为低电平信号，第二逻辑单元203在节点ctb处接收第二电压信号，输出第二逻辑信号为高电平信号。
45.第一电阻r1可以作为采样电阻，以检测整流单元201中的第一电流和第二电流，以用于控制同步整流桥。
46.请参照图3和图4，图3示出了本技术一实施例提供的同步整流控制电路的局部电路连接示意图一，图4示出了本技术一实施例提供的同步整流控制电路的局部电路连接示意图二。
47.如图3所示，第一逻辑单元202包括第一三极管q1、第二三极管q2、第二电阻r2和第三电阻r3。第一三极管q1的集电极与整流单元201的节点cta电连接，第一三极管q1的基极与第二三极管q2的基极电连接，第一三极管q1的发射极与第一自锁电路301电连接，第二三极管q2的基极和集电极分别经第二电阻r2和第三电阻r3与供电电源vcc连接，第二三极管q2的基极与第一三极管q1的发射极电连接，第二三极管q2的发射极与地电连接，第二三极管q2的集电极与驱动单元电连接，以输出第一逻辑信号。
48.第一自锁电路301包括第四电阻r4和第四mos管q4。如图3所示，第四电阻r4和第四mos管q4串联连接在第一三极管q1的发射极和地之间，第四mos管q4的栅极连接到第二三极管q2的集电极。
49.如图4所示，第二逻辑单元203包括第五三极管q5、第六三极管q6、第七电阻r7和第八电阻r8。第五三极管q5的集电极与整流单元201的节点ctb电连接，第五三极管q5的基极与第六三极管q6的基极电连接，第五三极管q5的发射极与第二自锁电路302电连接，第六三极管q6的基极和集电极分别经第七电阻r7和第八电阻r8与供电电源vcc连接，第六三极管q6的基极与第五三极管q5的发射极电连接，第六三极管q6的发射极与地电连接，第六三极管q6的集电极与驱动单元电连接，以输出第二逻辑信号。
50.第二自锁电路302包括第九电阻r9和第八mos管q8。如图4所示，第九电阻r9和第八mos管q8串联连接在第五三极管q5的发射极和地之间，第九mos管q9的栅极连接到第六三极管q6的集电极。
51.具体地，当整流单元201生成第一电流信号时，第二二极管d2、第一电阻r1和第四二极管d4形成通路。第一电流信号由零逐渐变大到峰值电流，再由峰值电流减小到零。当第一电流超过第一阈值电流时，由于第四二极管d4的导通压降，使得cta处的第一电压信号相对于地变为-0.7v，则第一三极管q1从基极到集电极导通，电流回路为从+vcc经基极至集电极。此时，第一三极管q1的基极电压约为0v。因为第二三极管q2的发射极接地，所以第二三极管q2的集电极至发射极截止，则q2的集电极为高电平，即第一逻辑单元202输出的第一逻辑信号s_srdrva为高电平信号。
52.当第一逻辑信号s_srdrva输出为高电平信号时，自锁电路301中的第四mos管q4的栅极也为高电平，则q4导通，使得第二三极管q2的基极电位经第四电阻r4被拉低，第二三极管q2不导通以维持第一逻辑信号s_srdrva输出仍为高电平，形成自锁。
53.当第一电流信号生成时，第三二极管d3反向截止使得ctb处的第二电压信号相对于地为高电平，则第五三极管q5从基极到集电极截止。此时，第六三极管q6的基极为高电平，则q6的集电极至发射极导通，即第二逻辑单元203输出的第二逻辑信号s_srdrvb为低电平信号。
54.当第二逻辑信号s_srdrvb输出为低电平信号时，自锁电路302中的第八mos管q8的栅极也为低电平，则q8截止，使得第六三极管q6的基极电位维持在高电平，则q6导通以使得第二逻辑信号s_srdrvb输出仍为低电平，形成自锁。
55.同样地，当整流单元201生成第二电流信号时，第一二极管d1、第一电阻r1和第三二极管d3形成通路。第二电流信号由零逐渐变大到峰值电流，再由峰值电流减小到零。当第二电流信号超过第二阈值电流时，由于第三二极管d3的导通压降，使得ctb处的第二电压信号相对于地变为-0.7v，则第五三极管q5从基极到集电极导通，电流回路为从+vcc经q5的基极至集电极。此时，第五三极管q5的基极电压约为0v。因为第六三极管q6的发射极接地，所以第六三极管q6的集电极至发射极截止，则q6的集电极为高电平，即第二逻辑单元203输出的第二逻辑信号s_srdrvb为高电平信号。
56.当第二逻辑信号s_srdrvb输出为高电平信号时，自锁电路302中的第八mos管q8的栅极也为高电平，则q8导通，使得第六三极管q6的基极电位经第九电阻r9被拉低，第六三极管q6不导通以维持第二逻辑信号s_srdrvb输出仍为高电平，形成自锁。
57.当第二电流信号生成时，第四二极管d4反向截止使得cta处的第一电压信号相对于地为高电平，则第一三极管q1从基极到集电极截止。此时，第二三极管q2的基极为高电平，则q2的集电极至发射极导通，即第一逻辑单元202输出的第一逻辑信号s_srdrva为低电平信号。
58.当第一逻辑信号s_srdrva输出为低电平信号时，自锁电路301中的第四mos管q4的栅极也为低电平，则q4截止，使得第二三极管q2的基极电位维持在高电平，则q2导通以使得第一逻辑信号s_srdrva输出仍为低电平，形成自锁。
59.在一个实施例中，如图3所示，在第二三极管q2的集电极与基极之间设置有第五二极管d5。第五二极管d5导通时，将第二三极管q2的一部分基极电流分流到集电极，以减小基极电流应力，且将第二三极管q2的基极电压vbe钳位在0.7v左右，避免第二三极管q2的vbe持续升高使得q2进入深度饱和区。
60.在一个实施例中，如图4所示，在第六三极管q6的集电极与基极之间设置有第七二极管d7。第七二极管d7导通时，将第六三极管q6的一部分基极电流分流到集电极，以减小基极电流应力，且将第六三极管q6的基极电压vbe钳位在0.7v左右，避免第六三极管q6的vbe持续升高使得q6进入深度饱和区。
61.请参照图5和图6，图5示出了本技术另一实施例提供的同步整流控制电路的局部电路连接示意图一，图6示出了本技术另一实施例提供的同步整流控制电路的局部电路连接示意图二。
62.如图5所示，同步整流控制电流10还包括第一互锁电路401。第一互锁电路401包括第三mos管q3、第五电阻r5和第六电阻r6。第三mos管q3的漏极与第一逻辑单元202中的第二三极管q2的集电极电连接，以输出与第一逻辑信号s_srdrva相同电平信号的第一互锁信号p_drva。第三mos管q3的源极接地，第三mos管q3的栅极经第六电阻r6接地连接且经第五电
阻r5接收第二互锁信号p_drvb。
63.如图6所示，同步整流控制电流10还包括第二互锁电路402。第二互锁电路402包括第七mos管q7、第十电阻r10和第十一电阻r11。第七mos管q7的漏极与第二逻辑单元203中的第六三极管q6的集电极电连接，以输出与第二逻辑信号s_srdrvb相同电平信号的第二互锁信号p_drvb。第七mos管q7的源极接地，第七mos管q7的栅极经第十一电阻r11接地连接且经第十电阻r10接收第一互锁信号p_drva。
64.第一互锁电路用于根据第一逻辑信号输出第一互锁信号，以在同步整流桥运行的半周期内锁定第二逻辑信号。第二互锁电路用于根据第二逻辑信号输出第二互锁信号，以在同步整流桥运行的半周期内锁定第一逻辑信号。具体地，当整流单元201生成的第一电流信号超过第一电流阈值时，第一逻辑单元202输出第一逻辑信号s_srdrva为高电平。此时，第一互锁电路401输出的第一互锁信号p_drva也是高电平。第二互锁电路402接收该高电平的第一互锁信号，使得第七mos管q7导通，则第二逻辑单元203输出的第二逻辑信号s_srdrvb维持在低电平。同样地，当整流单元201生成的第一电流信号超过第一电流阈值时，第二逻辑单元203输出第二逻辑信号s_srdrvb为低电平。此时，第二互锁电路402输出的第二互锁信号p_drvb也是低电平。第一互锁电路401接收该低电平的第二互锁信号，使得第五mos管q5截止，则第一逻辑单元202输出的第一逻辑信号s_srdrva维持在高电平。最终，达到第一逻辑信号和第二逻辑信号互相锁定的效果。当整流单元201生成的第二电流信号超过第二电流阈值时，通过第一互锁电路和第二互锁电路也能达到类似互锁的效果，在此不复赘述。
65.在一个实施例中，如图5所示，第一互锁电路401还包括第六二极管d6，电连接在第三mos管q3的漏极和第一互锁信号p_drva输出端之间。在没有输出第一互锁信号p_drva时，第六二极管d6能够拉低第一逻辑信号s_srdrva的电位，以防止第一逻辑信号受到干扰而误触发。
66.在一个实施例中，如图6所示，第二互锁电路402还包括第八二极管d8，电连接在第七mos管q7的漏极和第二互锁信号p_drvb输出端之间。在没有输出第二互锁信号p_drvb时，第八二极管d8能够拉低第二逻辑信号s_srdrvb的电位，以防止第二逻辑信号受到干扰而误触发。
67.返回图2，在本技术的一个实施例中，驱动单元204包括逻辑电路。图7示出了本技术一实施例提供的驱动单元的示意图。如图2和图7所示，驱动单元204分别与第一逻辑单元202和第二逻辑单元203电连接，用于对第一逻辑信号s_srdrva进行逻辑运算后输出第一控制信号sr_pwma，对第二逻辑信号s_srdrvb进行逻辑运算后输出第二控制信号sr_pwmb。
68.具体地，当第一逻辑信号s_srdrva为低电平时，经过逻辑电路运算后输出的第一控制信号sr_pwma为低电平信号；当第一逻辑信号s_srdrva为高电平信号时，经过逻辑电路运算后输出的第一控制信号sr_pwma为高电平信号。当第二逻辑信号s_srdrvb为低电平时，经过逻辑电路运算后输出的第二控制信号sr_pwmb为低电平信号；当第二逻辑信号s_srdrvb为高电平信号时，经过逻辑电路运算后输出的第二控制信号sr_pwmb为高电平信号。
69.请参照图8，图8示出了本技术一实施例提供的同步整流系统的电路连接示意图。如图8所示，同步整流系统包括供电电路700、变压器600、电流采集电路100、逻辑驱动电路200、同步整流桥500、自锁电路300和互锁电路400。
70.供电电路700包括供电电源vcc、第一开关管s1、第二开关管s2、第一电感lr、第二电感lm和第一电容cr。第一开关管s1的漏极与供电电源vcc连接，第一开关管s1的源极分别与第一电感lr的第一端和第二开关管s2的漏极电连接。变压器600初级线圈的第一端分别与第一电感lr的第二端和第二电感lm的第一端电连接，变压器600初级线圈的第二端分别与第二电感lm的第二端和第一电容cr的第一端电连接。第一电容cr的第二端分别与第二开关管s2的源极和接地端电连接。在另一实施例中，供电电路700不包括上述的第二电感lm和第一电容cr。变压器600初级线圈的第一端连接第一电感lr的第二端，变压器600初级线圈的第二端与第二开关管s2的源极和接地端电连接。
71.电流采集电路100包括电流互感器ct，电流互感器ct可以与变压器600的初级线圈或次级线圈串联，如图8所示，示出了电流互感器ct与变压器600次级线圈串联。
72.同步整流桥500包括第三开关管s3、第四开关管s4、第五开关管s5、第六开关管s6和第二电容co。第三开关管s3的漏极分别与第四开关管s4的漏极和第二电容co的第一端电连接，第三开关管s3的源极分别与电流互感器ct和第六开关管s6的漏极电连接。第四开关管s4的源极分别与第五开关管s5的漏极和变压器t次级线圈电连接。第五开关管s5的源极分别与第六开关管s6的源极和第二电容co的第二端电连接。
73.逻辑驱动电路200包括上述的整流单元201、第一逻辑单元202、第二逻辑单元203和驱动单元204。逻辑驱动电路200与自锁电路300和互锁电路400连接。逻辑驱动电路200的第一输出端分别与第三开关管s3的栅极和第五开关管s5的栅极电连接，用于输出第一控制信号sr_pwma。逻辑驱动电路200的第二输出端分别与第四开关管s4的栅极和第六开关管s6的栅极电连接，用于输出第二控制信号sr_pwmb。
74.请参照图9，图9示出了本技术一实施例提供的同步整流系统的运行时序图。图9中s1和s2分别为第一开关管s1和第二开关管s2的控制信号的电平，ilr为流经供电电路中第一电感lr的电流，im为流经第二电感lm的电流，ip为流经变压器初级线圈的电流，isr为流经同步整流桥400的电流，sr_pwma为第一控制信号，sr_pwmb为第二控制信号，id为流经第二电容co的电流，vsns为整流单元中第二二极管d2的阴极所测电压。
75.在t0-t1时段，第一开关管s1断开且第二开关管s2断开，变压器600的次级线圈电流isr正向续流，变压器600的次级线圈、第三开关管s3、第二电容co和第五开关管s5构成闭合回路。变压器600次级线圈的电流isr流过电流互感器ct的初级线圈，使电流互感器ct的次级线圈产生感应电压，此时电流互感器ct的次级线圈、第二二极管d2、第一电阻r1和第四二极管d4构成闭合回路。电流互感器ct次级线圈的感应电压在闭合回路中形成第一电流ict1=isr/n，该电流即为整流单元201感应而生成的第一电流信号。电流isr由零逐渐变大，ict1也等比变大。此时，逻辑驱动电路200输出的控制信号sr_pwma和sr_pwmb均为低电平。第三开关管s3、第四开关管s4、第五开关管s5和第六开关管s6处于断开状态。
76.在t1-t2时段，第一开关管s1导通且第二开关管s2断开，变压器600的次级线圈电流isr方向保持不变，当isr 》= ith+_sr时，对应的ict1 》= ith+_sr/n(第一电流阈值)，使得整流单元201的cta处的电位相对于地变为-0.7v，则第一逻辑单元202输出的第一逻辑信号s_srdrva为高电平，经驱动单元204后，第一控制信号sr_pwma的电平由低变高，第三开关管s3和第五开关管s5处于导通状态。在此期间，第一二极管d1和第三二极管d3承受反向电压而关断，使得整流单元201的ctb处的电位相对于地为高电平，则第二逻辑单元203输出的
第二逻辑信号s_srdrvb为低电平，经驱动单元204后，第二控制信号sr_pwmb的电平为低电平，第四开关管s4和第六开关管s6处于断开状态。当isr 从ith+_sr逐渐变大再减小至ith+_sr，第一控制信号sr_pwma维持在高电平，第二控制信号sr_pwmb维持在低电平，第三开关管s3和第五开关管s5维持导通，且第四开关管s4和第六开关管s6维持断开。
77.在t2-t3时段，第一开关管s1导通且第二开关管s2断开，变压器600的次级线圈电流isr方向保持不变，isr 由ith+_sr减小到0，对应的ict1也减小到0，第一逻辑信号s_srdrva由高电平变为低电平，经驱动单元204后，第一控制信号sr_pwma的电平为低电平，则第三开关管s3和第五开关管s5变为关断状态，电流isr 经第三开关管s3和第五开关管s5的体二极管续流。
78.在t3-t4时段，第一开关管s1断开且第二开关管s2断开，变压器600的次级线圈电流isr反向续流，变压器600的次级线圈、第四开关管s4、第二电容co和第六开关管s6构成闭合回路。变压器600次级线圈的电流isr流过电流互感器ct的初级线圈，使电流互感器ct的次级线圈产生感应电压，此时电流互感器ct的次级线圈、第一二极管d1、第一电阻r1和第三二极管d3构成闭合回路。电流互感器ct次级线圈的感应电压在闭合回路中形成第二电流ict2=isr/n，该电流即为整流单元201感应而生成的第二电流信号。电流isr由零反向逐渐变大，ict2也等比变大。此时，逻辑驱动电路200输出的控制信号sr_pwma和sr_pwmb均为低电平。第三开关管s3、第四开关关s4、第五开关管s5和第六开关管s6处于断开状态。
79.在t4-t5时段，第二开关管s2导通且第一开关管s1断开，变压器600的次级线圈电流isr方向保持不变，当isr 》= ith-_sr时，对应的ict1 》= ith-_sr/n(第二电流阈值)，使得整流单元201的ctb处的电位相对于地变为-0.7v，则第二逻辑单元203输出的第二逻辑信号s_srdrvb为高电平，经驱动单元204后，第二控制信号sr_pwmb的电平由低变高，第四开关管s4和第六开关管s6处于导通状态。在此期间，第二二极管d2和第四二极管d4承受反向电压而关断，使得整流单元201的cta处的电位相对于地为高电平，则第一逻辑单元202输出的第一逻辑信号s_srdrva为低电平，经驱动单元204后，第一控制信号sr_pwma的电平为低电平，第三开关管s3和第五开关管s5处于断开状态。当isr 从ith-_sr逐渐变大再减小至ith-_sr，第一控制信号sr_pwma维持在低电平，第二控制信号sr_pwmb维持在高电平，第四开关管s4和第六开关管s6维持导通，且第三开关管s3和第五开关管s5维持断开。
80.在t5-t6时段，第二开关管s2导通且第一开关管s1断开，变压器600的次级线圈电流isr方向保持不变，isr 由ith-_sr减小到0，对应的ict2也减小到0，第二逻辑信号s_srdrvb由高电平变为低电平，经驱动单元204后，第二控制信号sr_pwma的电平为低电平，则第四开关管s4和第六开关管s6变为关断状态，电流isr 经第四开关管s4和第六开关管s6的体二极管续流。
81.该同步整流系统工作时重复循环执行上述的每个阶段，即可以实现精准的同步整流。
82.该同步整流系统还具有防止电流反流的功能。具体地，请参见图2、图5、图6和图8，当变压器600的次级线圈、第三开关管s3、第二电容co和第五开关管s5构成闭合回路时，如果在大动态卸载时输出端（co）被反灌入一个更高的瞬间电动势，电流会反向流动，即从电流互感器ct上由a点流到b点，对应的电流互感器次级线圈生成的电流ict使得图2中的整流单元201中的ctb处的电位相对于地变为-0.7v，从而使得图6中的第五三极管q5从基极到集
电极导通，因此第六三极管q6的基极电平约为0v，第六三极管q6的基极和发射极截止，所以第六三极管q6的集电极为高电平，即第二逻辑单元输出的第二逻辑信号s_srdrvb为高电平，使得图5中的第三mos管q3导通，从而输出的第一逻辑信号s_srdrva变为低电平，关断第三开关管s3和第五开关管s5，从而关断了反向电流，起到防止反流的功能。
83.本技术还公开了一种整流装置，包括上述的同步整流控制电路。本实施例提供的整流装置利用硬件电路实现精准的同步整流，无需进行复杂的编程设计，从而降低了前期的设计难度。
84.请参照图10，图10示出了本技术一实施例提供的同步整流控制方法的流程图。
85.在步骤802中，通过电流采集电路，采集变压器线圈的工作电流，且根据所述工作电流输出交流信号。
86.在步骤804中，通过整流单元，接收所述交流信号以输出第一电压信号和第二电压信号。
87.在步骤806中，通过逻辑单元，接收所述第一电压信号和所述第二电压信号以输出第一逻辑信号和第二逻辑信号。
88.在步骤808中，通过驱动单元，基于所述第一逻辑信号和所述第二逻辑信号输出第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号用于控制同步整流桥对变压器次级线圈输出的电流进行整流。
89.在步骤810中，通过自锁电路，在同步整流桥运行的半周期内锁定所述第一逻辑信号和所述第二逻辑信号。
90.在本技术的一实施例中，该同步整流控制方法还包括通过第一互锁电路，根据第一逻辑信号输出第一互锁信号，以在同步整流桥运行的半周期内锁定第二逻辑信号；通过第二互锁电路根据第二逻辑信号输出第二互锁信号，以在同步整流桥运行的半周期内锁定第一逻辑信号。
91.在本技术的一实施例中，该同步整流控制方法还包括通过整流单元，接收所述交流信号以输出第一电流信号和第二电流信号，并且检测所述第一电流信号和所述第二电流信号。
92.尽管详细描述了本技术的实施例及其优点，但是应了解，在不偏离由随附权利要求定义的本技术的精神和范围的情况下，可在本文中进行各种改变、替换和更改。
93.此外，本技术的范围不局限于本说明书中描述的过程、机器、制造、物质组成、方式、方法和步骤的特定实施例。本领域技术人员将从本技术的公开内容容易地明白，根据本技术，可利用与本文中描述的对应实施例执行大体上相同的功能或实现大体上相同的结果的目前现有或以后要开发的过程、机器、制造、物质组成、方式、方法或步骤。因此，希望随附权利要求在它们的范围内包含此类过程、机器、制造、物质组成、方式、方法或步骤。