专利名称:数字式周波继电器的制作方法
本实用新型为一种数字式周波继电器。
现有的数字式周波继电器，以北京继电器厂的《SZH－Ⅰ型周波继电器》为例，常常采用复合电路检出频率，设置专门的低电压闭锁环节和整机控制环节，所用的直流电源电压规格有三种，致使线路复杂，功耗大，影响了该产品的可靠性。
本实用新型数字周波继电器(以下简称装置)旨在为用户提供一种电路更为简单、功耗低、可靠性高的数字周波继电器。它省去了专门的低电压闭锁环节，但仍具有低电压闭锁功能；装置可在高于额定信号电压20％或低于40％的范围内长期工作；只须改动一根联线，便可以将低周波继电器改为高周继电器。
其基本构造原理是信号电压(由互感器引入或直接接于交流电网)通过变压器降压，整流、滤波、稳压成单一的低压直流电源，作为本装置的工作电源；其周波检出电路为一信号加工网络，由该网络直接将信号电压分压、整流、滤波、限幅和整形为矩形波序列。矩形波序列的周期与信号电压相同。由分频器将该矩形波序列变为占空比为11的方波序列，该分频器有两个互为反相的输出端，方波序列的高电平持续时间或低电平持续时间均为分频系数的一半与信号电压周期的乘积。随后续的四位十进制可预置数的减法计数器(以下简称计数器)是高电平开门或是低电平开门，则用上述方波的高电平或低电平作为开门电平，控制计数器进行计数。另有一D触发器用来锁存计数器的借位状态。若低电平为计数器的开门电平，则用此方波的上升沿作D触发器的锁存信号(若高电平为计数器的开门电平，则用分频器另一输出端的方波序列的上升沿作为D触发器的锁存信号)并将此方波经一个或几个相串联的门电路延时，送计数器的预置数控制端和借位触发器清零端，在高电平持续时间内完成计数器预置数和借位信号清零，以一个适当频率的晶体振荡器产生的脉冲序列，作为计数器的时钟。则在低电平持续时间内记录送入计数器的时钟脉冲的个数，这脉冲的个数是随信号电压周波的高低而变化的。而预置数是由预置输入端的电平决定的，它是人为设定的，当这脉冲的个数超过预置数，则计数器会发出借位脉冲，否则不发。借位脉冲被送入预清了零的借位触发器，使其翻转，说明脉冲个数大于预置数，否则小于。这样用借位状态完成频率比较，即与预置数代表的频率进行了比较。随后而至的方波上升沿将借位状态锁存在D触发器中。用此D触发器去控制驱动电路，驱动干簧继电器动作，相应地送出接点的开或闭，代表电网频率是否低于或高于预置数所代表的频率。
本实用新型装置的特征在于1、它具有一供全装置使用的单一电压值的直流电源；有一将信号电压加工成与之同周期的矩形波序列的网络；有一由分频器和适当个数门电路组成的电路，提供后续电路所需要的控制信号；有一十进制可预置数的减法计数器；一锁存借位状态的D触发器；有一干簧继电器及其驱动电路，以干簧继电器的结点作为输出。
2、上述电路全部采用CMOS集成电路器件。
3、干簧继电器的额定工作电压选为大于CMOS器件的最低工作电压(3V)，而低于其最高工作电压(18V)。
4、以干簧继电器的额定工作电压值，作为本装置工作电源的电压规格。
5、电源变压器的功率裕量大，致使初级电压和次级电压能按相同的比例变化。次级电压设计为工作电压的两倍。
6、只需要改变上述D触发器的输出端一根联线，便可以将低周波继电器(或高周波继电器)改变为高周波继电器(或低周波继电器)。
图1为本实用新型装置的优选实施例。
图2为本实用新型装置的信号时序图。
下面结合附图来进一步说明本实用新型装置的工作过程。
图1中，由互感器输出100V交流信号电压经变压器(TB)降压后整流，三端稳压器7812及滤波电容稳压成单一的12V直流电源作为本装置的工作电源。选择干簧继电器的额定工作电压亦可为12V，交流100V信号电压通过由电阻R3R4R5R7R6和电容C3，二极管Z1、Z2，施密特触发器D1组成的信号加工网络，把信号电压变为一矩形波序列，它的周期与信号电压相同。该矩形波序列输入由两个D触发器FF1、FF2组成的四分频器后，输出一占空比为11的方波序列，其高电平或低电平的持续时间的信号电压周期的两倍如图2中的(1)所示，将FF2的Q输出端输出的方波序列经一非门D2反相，得到另一方波序列如图2中的(2)所示。它比(1)滞后了约1微秒的门越时间。本实施例选用四片CMOS器件“4029”组成计数器，计数器的时钟脉冲频率选为200KHZ。每片“4029”的四个预置数输入端J1～J4，都分别与一电阻和单刀开关相联，以这些开关的“开”或“关”来设定预置数的大小。计数器的总借位端(即第四片“4029”的“Q4”端)与借位状态可清零触发器FF3相联，FF4是D触发器用来锁存借位状态的，它的输入端“D”与FF3的“Q”端相联。计数器的计数控制端(即第一片“4029”的
CI端)是低电平开门，与FF4的时钟输入端“CL”相联，再与FF的“
Q”端相联。这样对照图(2)可知方波序列(1)为低电平时，计数器计数，它的上升沿将此时FF3的状态锁存在FF4中。四片“4029”置数控制端PE联在一起，再与FF3的清零端“R”相联，并和非门D2的输出相联，则如图2所示的方波序列(2)的高电平强制计数器预置数和对FF3清零。FF4的Q端与缓冲驱动电路相联，当计数器输出借位脉冲时，FF4的Q端输出高电平，与非门D3输出低电平，经非门D4再次反相为高电平，使晶体管BG1与BG2导通，干簧继电器J动作，发光二极管Z4亮，报告操作者出现电网周波过低现象。电路中R1和C1串联组成积分电路，R1接高电平，C1接低电平，串联点(3)即积分电路输出点接与非门D3的一个输入端，以保证开机后有多个信号电压周期长的时间强制D3输出高电平，防止开机后干簧继电器出现错误动作。R2与C2串联后，C2接高电平，R2接与非门D3的输出端，R2与C2的串联点(4)接非门D4的输入端，以防止测量中的瞬间干扰。
计数器的预置数电路，除了本实施例采用电阻和开关组成的办法之外，其开关还可以用直接连线或加插销的方法实现。若设信号电压的周期为TX，频率为fX，时钟脉冲的频率f，则在2TX时间内通过的时钟脉冲的个数P应为P＝f×2TX＝2f／fX本实施例中，f＝200×103HZ，若设fX＝48.50HZ为低周波下限值，此时计数器的预置数应为P′＝2×200×103／48.50＝8247显然，当P＞P′时，将有借位脉冲使FF3翻转(否则FF3保持零态)，FF4的Q端输出高电平，驱动干簧继电器吸合，给出低于48.50HZ的告警信号。本实施例给出的是低周波继电器电路。若改用FF4的
Q为输出，则变为高周波继电器电路。
本实施例的低电压闭锁原理简述如下信号电压在120V至60V范围内变化时，工作电源的电压由变压器的设计保证总能维持12V，整机能正常工作，若继续下降到60V以下，则工作电源电压也必须下降，降到干簧继电器的最低工作电压(10V)以下，干簧继电器必须拒动。而CMOS电路的最低工作电压为3V，在工作电源电压不低于3V时，电路仍能正常工作，在信号电压下降的过程中，必然是干簧继电器拒动在先，电路工作在后，不会产生误动，自然形成低电压闭锁。
权利要求
1.一种由CMOS集成电路组成，既可以用作高周波继电器，亦可用作低周波继电器的数字周波继电器，其特征在于，它由电源部分、信号波形加工网络、分颁器、一个或多个门电路组成的延时电路、标准时钟源、计数器、预置数电路、借位状态可清零触发器、借位状态锁存D触发器、继电器及其驱动电路构成；其信号加工网络的输入端与信号电压相连接，信号加工网络的输出端与分颁器(FF1)及(FF2)的第一个触发器(FF1)的时钟端(CL)相连接，第二个D触发器(FF2)的(Q)端与延时门电路非门(D2)的输入端相连接，(FF2)的(
Q)端与计数器的计数控制端即第一片“4029”的(
Q)端及借位状态锁存D触发器(FF4)的时钟端(CL)相连接，延时门电路(D2)的输出端与计数器的各片“4029”的置数控制端(PE)及借位状态可清零触发器(FF3)的清零端(R)相连接，(FF3)的(Q)端与(FF4)的(D)端相连接，(FF4)的(Q)端或(
Q)端与继电器的驱动电路的输入端即与非门(D3)的一个输入端相连接，标准时钟源的输出端与计数器第一片“4029”的时钟端(CL)相连接，计数器的总借位端即第四片“4029”的(Q4)端与(FF3)的时钟端(CL)相连接，各预置数电路则分别与计数器各片“4029”的预置数输入端J1-J4相连接。
2.如权利要求
1所述的数字周波继电器，其特征是它的计数器是一个四位十进制可预置数的减法计数器。
3.如权利要求
1所述的数字周波继电器，其特征是它的预置数网络既可由电阻和开关构成，亦可由电阻和插销或固定连线方式构成。
4.如权利要求
1所述的数字周波继电器，其特征是它的驱动部分与非门D3，非门D4，电容器C1、C2、电阻R1～R2、R3～R10、晶体管BG1～BG2、二极管Z3、发光二极管Z4构成；且R1与C1串联后，R1接高电平，C1接低电平，R1与C1的串联点(3)连接到与非门D3的一个输入端上；C2与R2串联后，C2接高电平，R2接与非门D3的输出端，其串联点(4)连接到非门D4的输入端。
5.如权利要求
1所述的数字周波继电器，其特征是它的继电器(J)是一个额定工作电压大于3V和小于18V的干簧继电器。
专利摘要
本实用新型为一种数字式周波继电器，它由GMOS电路组成，只须单一电压规格的直流电源，可以在高于信号电压额定值20％和低于40％范围内长期工作，电路主要由四个触发器、减法计数器和少量门电路及其它电路组成，电路简单功耗小，省去了专门的低电压闭锁电路，但仍具有低电压闭锁功能，既可用作低周波继电器，亦可用作高周波继电器。
文档编号H02H3/46GK86206954SQ86206954
公开日1988年7月6日 申请日期1986年9月4日
发明者李恭敢 申请人:衡阳四方继电器厂导出引文BiBTeX, EndNote, RefMan