瞬态电压抑制器的制造方法
【技术领域】
[0001 ] 本发明涉及微电子技术领域，更具体地，涉及瞬态电压抑制器。
【背景技术】
[0002]瞬态电压抑制器TVS (Transient Voltage Suppressor)是在稳压管基础上发展的高效能电路保护器件。TVS 二极管的外形与普通稳压管无异，然而，由于特殊的结构和工艺设计，TVS 二极管的瞬态响应速度和浪涌吸收能力远高于普通稳压管。例如，TVS 二极管的响应时间仅为10 12秒，并且可以吸收高达数千瓦的浪涌功率。在反向应用条件下，当承受一个高能量的大脉冲时，TVS 二极管的工作阻抗会快速降至极低的导通值，从而允许大电流通过，同时，将电压箝位在预定水平。因此，TVS 二极管可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。
[0003]传统的TVS 二极管的制造工艺比较简单，一般是在P+衬底/N+衬底上通过异型掺杂直接形成PN结。TVS 二极管的响应速度与其电容密切相关。传统的TVS 二极管主要应用在消费类电子产品中的数据端子，如键盘、侧键和电源线等。由于此类端子速度较慢，对TVS二极管的瞬态响应速度要求不高，电容一般在20pF以上。然而，视频数据线具有极高的数据传输率(其数据传输率高达480M，有的视频数据传输率达到IG以上)。因此，对于视频线路的保护，传统的TVS 二极管的瞬态响应速度就不能满足使用要求。在视频传输中，TVS二极管的电容要求小于1.0pF0
[0004]在申请号为CN201420858051.3的中国专利申请中，公开了一种由三个分立器件集成在一个芯片上形成的TVS器件。如图1所示，该TVS器件包括第一二极管D1、第二二极管D2和齐纳二极管ZD，其中第一二极管Dl和齐纳二极管ZD反向串联。第一二极管Dl和齐纳二极管的阳极分别连接信号端I/O和接地端GND，第二二极管D2的阳极和阴极分别连接信号端I/O和接地端GND。在浪涌发生时，如果在信号端I/O和接地端之间承受正电压，并且正电压的数值高于齐纳二极管ZD的击穿电压，则产生沿着第一二极管的正向和齐纳二极管的反向流动的电流，从而起到ESD防护的作用。如果在信号端I/O和接地端之间承受负电压，则仅第二二极管D2正向导通。
[0005]在图1示出的TVS器件是单向器件，其中，普通的整流二极管作为小电容值的附加电容，与齐纳二极管串联。该TVS器件的电容值将取决于附加电容的电容值。该TVS器件包括在一个芯片中集成的多个分立器件，从而极大地降低了封装成本，但是制作工艺相对复杂。在不考虑工艺复杂度和成本的前提下，可以实现低电容单向ESD防护功能。然而，该TVS器件包括两个相反方向的电流路径，从而不能直接用作双向器件。此外，由于寄生效应及散热不良，该TVS器件也很难达到较高的瞬态功率。
[0006]因此，期望开发新型的TVS器件，在提高瞬态响应速度的同时，兼顾单向和双向应用要求，降低工艺复杂度和成本，以及提供高保护电压。
【发明内容】
[0007]本发明要解决的技术问题是提供一种可以采用容性二极管组件提高瞬态响应速度的单向或双向TVS器件。
[0008]根据本发明，提供一种瞬态电压抑制器，所述瞬态电压抑制器具有信号端和接地端，包括:彼此串联连接的容性二极管组件和第一齐纳二极管，其中，容性二极管组件包括在同一个半导体芯片中形成且所述半导体芯片内反向并联连接的第一二极管和第二二极管。
[0009]优选地，所述瞬态电压抑制器还包括:第二齐纳二极管，与所述容性二极管组件和所述第一齐纳二极管串联连接。
[0010]优选地，所述双向整流器作为无极性的电容。
[0011]优选地，容性二极管组件具有第一端和第二端，容性二极管组件的第二端与第一齐纳二极管的阴极连接，并且，容性二极管组件的第一端作为瞬态电压抑制器的信号端，第一齐纳二极管的阳极作为瞬态电压抑制器的接地端。
[0012]优选地，容性二极管组件具有第一端和第二端，容性二极管组件的第二端与第一齐纳二极管的阳极连接，并且，第一齐纳二极管的阴极作为瞬态电压抑制器的信号端，容性二极管组件的第一端作为瞬态电压抑制器的接地端。
[0013]优选地，容性二极管组件具有第一端和第二端，容性二极管组件的第一端与第一齐纳二极管的阴极连接，第二端与第二齐纳二极管的阳极连接，并且，第一齐纳二极管的阳极作为瞬态电压抑制器的信号端，第二齐纳二极管的阴极作为瞬态电压抑制器的接地端。
[0014]优选地，容性二极管组件具有第一端和第二端，容性二极管组件的第二端与第一齐纳二极管的阴极连接，第一齐纳二极管的阳极与第二齐纳二极管的阴极连接，并且，容性二极管组件的第一端作为瞬态电压抑制器的信号端和接地端之一，第二齐纳二极管的阳极作为瞬态电压抑制器的信号端和接地端中的另一个。
[0015]优选地，容性二极管组件具有第一端和第二端，容性二极管组件的第二端与第一齐纳二极管的阳极连接，第一齐纳二极管的阴极与第二齐纳二极管的阳极连接，并且，容性二极管组件的第一端作为瞬态电压抑制器的信号端和接地端之一，第二齐纳二极管的阴极作为瞬态电压抑制器的信号端和接地端中的另一个。
[0016]优选地，所述容性二极管组件包括:第一导电类型的半导体衬底；位于半导体衬底上的第二导电类型的外延层，第二导电类型与第一导电类型不同；第一导电类型的隔离区，从外延层的表面穿过外延层延伸至半导体衬底中，从而在外延层中限定第一二极管的第一有源区和第二二极管的第二有源区，并且将第一有源区和第二有源区彼此隔开；第一导电类型的第一掺杂区，在第一有源区从外延层表面延伸至外延层中；第二导电类型的第二掺杂区，在第二有源区从外延层表面延伸至外延层中；以及互连结构，将隔离区和外延层位于第一有源区的部分彼此电连接。
[0017]优选地，所述互连结构包括第一互连引线。
[0018]优选地，所述容性二极管组件还包括:位于外延层上的绝缘层；以及第二互连引线，与第一掺杂区和和第二掺杂区电连接，其中，所述第一互连引线和所述第二互连引线分别穿过绝缘层到达各自的掺杂区。
[0019]优选地，所述互连结构还包括第二导电类型的第三掺杂区，从外延层表面延伸至外延层中，所述第一互连引线与隔离区和第三掺杂区接触。
[0020]优选地，隔离区包括围绕第一有源区和第二有源区的周边部分，以及将第一有源区和第二有源区彼此隔开的中间部分，第三掺杂区横跨第一有源区和隔离区的周边部分之间的界面。
[0021]优选地，第三掺杂区围绕第一掺杂区。
[0022]优选地，第一掺杂区和外延层之间形成第一二极管的PN结，半导体衬底和外延层之间形成第二二极管的PN结。
[0023]优选地，第一二极管和第二二极管采用半导体衬底和第二互连引线反向并联连接。
[0024]优选地，第一导电类型为N型和P型之一，第二导电类型为N型和P型中的另一个。
[0025]根据本发明的实施例的瞬态电压抑制器采用容性二极管组件作为无极性的电容。该容性二极管组件包括反向并联的第一二极管和第二二极管，在两个方向上具有几乎相同的正向特性。所述超低电容容性二极管组件在很小的芯片面积上即可实现，