图。
[0020]图2为本实用新型的栅极驱动电路结构示意图。
[0021]图3为本实用新型的逻辑控制电路结构示意图。
[0022]图4为本实用新型的逻辑保护射极耦合式放大电路的结构示意图。
【具体实施方式】
[0023]下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例
[0024]如图1所示，本实用新型主要由栅极驱动电路，逻辑控制电路，振荡器，功率放大器Pl，功率放大器P2，脉冲比较器Ul，脉冲比较器U2，光束激发式逻辑放大电路，场效应管MOS1、场效应管MOS2、场效应管MOS3和场效应管M0S4，以及逻辑保护射极耦合式放大电路组成。
[0025]连接时，功率放大器Pl的输出端、功率放大器P2的输出端以及脉冲比较器Ul的输出端和脉冲比较器U2的输出端均与逻辑控制电路相连接，而振荡器的两个输出端则分别与脉冲比较器Ul的负极输入端和脉冲比较器U2的负极输入端相连接，以确保该振荡器能为脉冲比较器Ul和脉冲比较器U2提供PWM宽脉冲信号。
[0026]同时，该场效应管MOSl的源极与脉冲比较器Ul的正极输入端相连接，其漏极则与场效应管M0S2的源极相连接；场效应管M0S3的源极与脉冲比较器U2的正极输入端相连接，其漏极则与场效应管M0S4的源极相连接；所述场效应管M0S2的栅极还与功率放大器Pl的正极输入端相连接，其漏极接地；所述场效应管M0S4的栅极还与功率放大器P2的正极输入端相连接，其漏极接地。所述的光束激发式逻辑放大电路和逻辑保护射极耦合式放大电路则串接在功率放大器Pl的负极输入端和功率放大器P2的负极输入端之间。
[0027]其中，场效应管MOSl与场效应管M0S2的连接点和场效应管M0S3与场效应管M0S4的连接点共同作为本实用新型的输出端，用于与外部的LED灯或者其他LED驱动系统相连接。
[0028]所述的光束激发式逻辑放大电路主要由功率放大器P3，与非门ICl，与非门IC2，与非门IC3，负极与功率放大器P3的正极输入端相连接、正极经光二极管D7后接地的极性电容C9，一端与极性电容C9的正极相连接、另一端经二极管D8后接地的电阻R13，正极与电阻R13和二极管D8的连接点相连接、负极接地的极性电容C11，一端与与非门ICl的负极输入端相连接、另一端与功率放大器P3的正极输入端相连接的电阻R14，串接在功率放大器P3的负极输入端与输出端之间的电阻R15，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C10，以及一端与极性电容Cll的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成。
[0029]同时，所述与非门ICl的正极输入端与功率放大器P3的负极输入端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器P3的输出端相连接，而极性电容C9的正极则与功率放大器Pl的负极输入端相连接
[0030]所述的栅极驱动电路用于向场效应管M0S1、场效应管M0S2、场效应管M0S3和场效应管M0S4提供驱动电压和控制驱动信号，其结构如图2所述，即其由晶体管Q4、变压器T、驱动芯片M、开关电流源、二极管D1、电容C3、电阻R7、电容C4及电容C5组成。连接时，开关电流源需要串接于驱动芯片M的VCC管脚与INP管脚之间，而二极管Dl串接于驱动芯片M的VCC管脚与BOOST管脚之间，电容C3串接于驱动芯片M的BOOST管脚与TG管脚之间，而电阻R7则串接于驱动芯片M的TG管脚与TS管脚之间。
[0031]所述晶体管Q4的基极与驱动芯片M的TG管脚相连接，其集电极顺次经电容C4和电容C5后接地，其发射极接地。同时，该晶体管Q4的集电极还需要外接+6V的驱动电压，以确保晶体管Q4能正常运行。
[0032]其中，变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地。同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接。
[0033]变压器T的副边线圈上设有抽头Yl和抽头Y2，即通过该抽头Yl和抽头Y2，本实用新型在变压器T的副边线圈上形成有4个输出端，即副边线圈的同名端，Yl抽头、Y2抽头和副边线圈的非同名端。在连接时，场效应管MOSl的栅极与副边线圈的同名端相连接，场效应管M0S4的栅极与副边线圈的非同名端相连接，场效应管M0S2的栅极与抽头Yl相连接，而场效应管M0S3的栅极则与抽头Y2相连接。
[0034]开关电流源用于向驱动芯片M提供工作电源，其由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成。
[0035]同时，该晶体管Q2的基极还与晶体管Ql的集电极相连接，晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述驱动芯片M的VCC管脚与极性电容C2的正极相连接，而驱动芯片M的INP管脚则与极性电容C2的负极相连接。
[0036]为确保使用效果，该驱动芯片M优先采用凌力尔特公司生产的高频率N沟道MOSFET栅极驱动芯片，即LTC4440A集成芯片。该驱动芯片能以高达80V的输入电压工作，在高达100V瞬态时可连续工作。
[0037]逻辑控制电路的结构如图3所示，其由与非门IC4，输入端与与非门IC4的输出端相连接的非门IC5，输出端与与非门IC4的负极输入端相连接的非门IC3，以及与与非门IC4的正极输入端相连接的第一逻辑链路和第二逻辑链路组成。
[0038]其中，该第一逻辑链路由非门IC1、非门IC2、电阻R11、二极管D4、滤波延时电路、电阻R8、电阻R9、电容C6及二极管D2组成。连接时，非门IC2的输入端与非门ICl的输出端相连接，其输出端则顺次经电阻Rll和二极管D4后与与非门IC4的正极输入端相连接。同时，滤波延时电路要与与非门IC4的正极输入端相连接。
[0039]二极管D2的P极与非门ICl的输入端相连接，其N极顺次经电阻R9和电容C6后与非门ICl的输入端相连接，即从二极管D2的N极顺次经电阻R9和电容C6后需要与二极管D2的P极形成一个电回路。电阻R8则与二极管D2相并联。同时，所述电容C6与电阻R9的连接点接地，二极管D2的N极需要与功率放大器Pl的输出端相连接，非门IC2的输出端和非门IC5的输出端则均与功率放大器P2的输出端相连接。
[0040]所述滤波延时电路由电解电容CS，以及串接在电解电容CS的正极和负极之间的电阻R12组成，连接时，二极管D4的N极要与该电解电容C8的正极相连接，即与非门IC4的正极输入端要与电解电容CS的正极相连接。
[0041]所述的第二逻辑链路由异或门IC6、二极管D5、二极管D6、二极管D3、电阻RlO和电容C7组成。连接时，二极管D5的P极与与非门IC4的正极输入端相连接，其N极与异或门IC6的第一输入端相连接。二极管D3的N极与非门IC3的输入端相连接，其P极与脉冲比较器Ul的输出端相连接；而电阻RlO则与二极管D3相并联。
[0042]电容C7的正极与二极管D3的N极相连接，其负极接地；二极管D6的N极与异或门IC6的第一输入端相连接，其P极与脉冲比较器Ul的输出端相连接。同时，异或门IC6的第二输入端与非门IC5的输出端相连接，而异或门IC6的输出端则与脉冲比较器U2的输出端相连接。
[0043]所述逻辑保护射极耦合式放大电路的结构如图4所示，即其主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R19，串接在功率放大器P5的正极输入端与输出端之间的极性电容C14，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R18，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R20，与电阻R20相并联的电容C13，负极与功率放大器P4的正极输入端相连接、正极经电阻R21后与三极管Q5的发射极相连接的极性电容C12，串接在三极管Q6的基极与极性电容C12的正极之间的电阻R22，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D9和电阻R23后与功率放大器P4的输出端相连接的电容C15，P极与功率放大器P5的输出端相连接、N极经电阻R25和电阻R24后与稳压二极管D9与电阻R23的连接点相连接的二极管D10，以及P极与电容C15的负极相连接、N极与二极管DlO与电阻R25的连接点相连接的稳压二极管Dll组成。
[0044]