片Ul、U2…Un、动作计数器D1、返回计数器D2和比较器D3的Vcc管脚。
[0040]实施例2
[0041]本实施例为实施例1的一个特例，当CPU的数量为3的时候，即CPU包括CPU1、CPU2、CPU3，本实用新型为三总线保护出口仲裁容错装置，如图4所示，由CPU1、CPU2、CPU3、过滤芯片U1、过滤芯片U2、过滤芯片U3、动作计数器D1、返回计数器D2、比较器D3和出口继电器K组成。CPUl输出保护出口信号ESGl接到过滤芯片Ul的IN管脚，CPUl输出故障信号DERl接到过滤芯片Ul的EN管脚，CPU2输出保护出口信号ESG2接到过滤芯片U2的IN管脚，CPU2输出故障信号DER2接到过滤芯片U2的EN管脚，CPU3输出保护出口信号ESG3接到过滤芯片U3的IN管脚，系统CPU3输出故障信号DER3接到过滤芯片U3的EN管脚，过滤芯片Ul的OUT管脚分别接到动作计数器Dl的INl管脚和返回计数器D2的INl管脚，过滤芯片U2的输出OUT管脚分别接到动作计数器Dl的IN2管脚和返回计数器D2的IN2管脚，过滤芯片U3的OUT管脚分别接到动作计数器Dl的IN3管脚和返回计数器D2的IN3管脚，动作计数器Dl的管脚OUT接到比较器D3的管脚A，返回计数器D2的管脚OUT接到比较器D3的管脚B，比较器D3的管脚OUT输出控制信号ESG和出口继电器K输入端的负极相连，出口继电器K输入端的正极接第二电源VDD (继电器电源)，第一电源VCC接到过滤芯片U1、U2、U3、动作计数器Dl、返回计数器D2和比较器D3的Vcc管脚。
[0042]在该实施例中，保护出口仲裁容错装置可以实现“三取二”的策略，满足高性能保护装置的可靠性要求。
[0043]实施例3
[0044]本实施例为实施例2的一个特例，当CPU系统的数量为2的时候，则本实用新型为双总线保护出口仲裁容错装置，如图5所示，由CPU1、CPU2、过滤芯片U1、过滤芯片U2、动作计数器Dl、返回计数器D2、比较器D3和出口继电器K组成。系统CPUl输出保护出口信号ESGl接到过滤芯片Ul的IN管脚，系统CPUl输出故障信号DERl接到过滤芯片Ul的EN管脚，系统CPU2输出保护出口信号ESG2接到过滤芯片U2的IN管脚，系统CPU2输出故障信号DER2接到过滤芯片U2的EN管脚，过滤芯片Ul的OUT管脚接到动作计数器Dl的INl管脚和返回计数器D2的INl管脚，过滤芯片U2的OUT管脚接到动作计数器Dl的IN2管脚和返回计数器D2的IN2管脚，动作计数器Dl的管脚OUT接到比较器D3的管脚A，返回计数器D2的管脚OUT接到比较器D3的管脚B，比较器D3的管脚OUT输出控制信号ESG和出口继电器K输入端的负极相连，出口继电器K输入端的正极接第二电源VDD (继电器电源)，第一电源VCC接到过滤芯片Ul、过滤芯片U2、动作计数器Dl、返回计数器D2和比较器D3的Vcc管脚。
[0045]双总线的保护出口仲裁容错装置可以轻松实现出口与门控制和或门控制的切换，在保证双CPU冗余性的基础上实现容错性，满足双CPU保护装置的可靠性要求。
[0046]实施例4
[0047]实施例4为在以上实施例基础上进一步改进技术方案，如图2所示，将过滤芯片U1、U2…Un、动作计数器D1、返回计数器D2、比较器D3使用CPLD芯片U封装，由CPU1、CPU2...CPUn、CPLD芯片U和出口继电器K组成。CPU1、CPU2...CPUn分别输出保护出口信号ESG1、ESG2...ESGn和故障信号DERl、DER2...DERn,连接到CPLD芯片U的输入管脚DI上，CPLD芯片U的输出管脚DO输出控制信号ESG和出口继电器K输入端的负极相连，出口继电器K输入端的正极接第二电源VDD (继电器电源)，第一电源VCC接到CPLD芯片U的Vcc管脚。
[0048]该实施例可以减少硬件数量，降低硬件设计难度。
[0049]实施例5
[0050]本实施例为实施例1基础上增加电源可靠性形成的技术方案，当各个CPU (CPUKCPU2…CPUn)拥有各自独立的电源时，增加二极管V1、V2…Vn，第一电源VCC(VCC1、VCC2…VCCn)分别串联二极管V1、V2…Vn后连接到一起，再连接到过滤芯片U1、U2…Un、动作计数器D1、返回计数器D2和比较器D3的Vcc管脚(即电源管脚)；参见图3。
[0051]该实施例可以应用于多电源多总线的装置中，可以提高装置电源的可靠性。
[0052]实施例6
[0053]本实施例为实施例2基础上增加电源可靠性形成的技术方案，当三CPU拥有各自独立的电源时，增加二极管V1、V2、V3，第一电源VCC (包括VCC1、VCC2、VCC3)分别串联二极管V1、V2、V3后连接到一起，再连接到过滤芯片Ul、U2、U3、动作计数器D1、返回计数器D2和比较器D3的Vcc管脚。(参见图6)。
[0054]该实施例可应用于三电源三CPU的保护控制装置。
[0055]实施例7
[0056]本实施例为实施例三基础上增加电源可靠性形成的技术方案，当双CPU拥有各自独立的电源，则第一电源VCC也相应的包括独立电源VCCl和VCC2时，增加二极管Vl和V2，电源VCCl串联二极管VI，电源VCC2串联二极管V2后相连再连接到过滤芯片Ul、过滤芯片U2、动作计数器D1、返回计数器D2和比较器D3的Vcc管脚；参见图7。
[0057]该实施例可应用于双电源双CPU的保护控制装置。
[0058]实施例8
[0059]本实施例为实施例4基础上增加电源可靠性形成的技术方案，当CPU1、CPU2…CPUn拥有各自独立的电源时，增加二极管Vl、V2…Vn，第一电源VCC1、VCC2…VCCn分别串联二极管V1、V2…Vn后连接到一起，再连接到CPLD芯片U的Vcc管脚(参见图8)。
[0060]本领域内的技术人员可以对本实用新型进行改动或变型的设计但不脱离本实用新型的思想和范围。因此，如果本实用新型的这些修改和变型属于本实用新型权利要求及其等同的技术范围之内，则本实用新型也意图包含这些改动和变型在内。
【主权项】
1.一种多总线保护出口仲裁容错装置，其特征在于，包括第一电源(VCC)、第二电源(VDD)、若干个CPU、若干过滤芯片、动作计数器(D1)、返回计数器(D2)、比较器(D3)和出口继电器(K); 所述CPU各连接一个过滤芯片，动作计数器(D1)、返回计数器(D2)均连接过滤芯片，所述动作计数器(D1)、返回计数器(D2)的输出端连接比较器(D3)的输入端，比较器(D3)的输出端与出口继电器(K)的输入端的负极相连，出口继电器(K)输入端的正极连接第二电源(VDD)； 第一电源(VCC)连接过滤芯片、动作计数器(D1)、返回计数器(D2)、比较器(D3)。
2.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于， 还包括二极管，所述二极管与第一电源(VCC)串联后连接过滤芯片、动作计数器(D1)、返回计数器(D2)和比较器(D3)。
3.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于， 所述若干个CPU包括有各自独立的电源； 所述第一电源(VCC)包括若干个独立的电源，所述第一电源(VCC)的若干个独立的电源均分别连接一个二极管。
4.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，所述过滤芯片、动作计数器(D1)、返回计数器(D2)、比较器(D3)封装在复杂可编程逻辑器件内。
5.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，所述CPU与过滤芯片的数量相同。
【专利摘要】本实用新型公开一种多总线保护出口仲裁容错装置，包括第一电源、第二电源、若干个CPU、 若干过滤芯片、动作计数器、返回计数器、比较器和出口继电器；CPU各连接一个过滤芯片，动作计数器、返回计数器均连接过滤芯片，动作计数器、返回计数器的输出端连接比较器的输入端，比较器的输出端与出口继电器的输入端的负极相连，出口继电器输入端的正极连接第二电源；第一电源连接过滤芯片、动作计数器、返回计数器、比较器；本实用新型兼顾了冗余和容错的设计原则，实现保护装置中多CPU防拒动和防误动的有机统一。
【IPC分类】H02H7-26
【公开号】CN204517385
【申请号】CN201520202070
【发明人】包明磊, 徐业荣, 李明
【申请人】南京国电南自电网自动化有限公司
【公开日】2015年7月29日
【申请日】2015年4月3日