专利名称：不受温度及制程变化影响的低电压重置电路装置的制作方法
技术领域：
本发明是有关低电压重置电路，特别是关于一种不受温度及制程变化影响的低电压重置电路装置。
图7显示一种习知的低电压重置电路其是利用BJT晶体管71的基极一射极接面电压(Vbe)产生参考电压，以电阻R2及R3来分压而取得目前电压源VDD一定比值电压，利用一比较器72比较上述两电压的高低，而产生低电压重置信号。此种习知电路有两个缺点，首先，BJT晶体管的Vbe的温度系数大，操作温度将会影响侦测电压的高低，其次，电阻R2与R3将形成直流路径，在电阻R2与R3上的跨压为VDD，流过电阻R2与R3的电流为I＝VDD/(R2+R3)，如果电阻R2和R3很小(例如100K)，假设VDD＝3V，则这个路径将产生30uA的耗电。如果把电阻R2和R3放大(例如500K)以求省电，则电阻在集成电路内将占很大面积，造成实施成本提高(在CMOS 0.6um的制程中，最常利用N-Well来当电阻，平均每1K的电阻将占12um*12um的面积。
如果为了避免温度效应造成重置电压(Reset Voltage)的漂移，如图8所示，亦可利用能带间隙(Bandgap)电路81取代BJT晶体管来产生参考电压，同时以电阻R2及R3来分压而取得目前电压源VDD一定比值电压，再利用比较器82比较两个电压大小，而可产生低电压重置信号。这种习知电路可解决温度造成的偏移，但仍无法改善上述利用电阻分压所衍生的耗电或电阻面积过大的问题。因此，前述习知的低电压重置电路实有予以改进的必要。
发明人爰因于此，本于积极发明的精神，亟思一种可以解决上述问题的“不受温度及制程变化影响的低电压重置电路装置”，几经研究实验终至完成此项新颖进步的发明。
本发明的目的是提供一种不受温度及制程变化影响的低电压重置电路装置，其电压侦测范围完整、比较的参考电压准确、且使用的电阻较小而不占集成电路晶片的面积。
为达成前揭目的，本发明提供的不受温度及制程变化影响的低电压重置电路装置包括一第一低电压重置电路，是以能带间隙电路产生参考电压和一电压源比较，当该电压源小于一第一电压时，输出第一重置信号；一第二低电压重置电路，是以MOS晶体管的临界电压当作参考电压和该电压源比较，当该电压源小于一第二电压时，输出第二重置信号，其中，该第二电压介于该第一电压与该能带间隙电路所能工作的最低电压之间；一逻辑电路，是由该第一及第二低电压重置电路的输出而产生系统低电压重置信号，其中，当该电压源小于该能带间隙电路所能工作的最低电压时，是由该第二重置信号产生系统低电压重置信号；当该电压源介于该第二电压及该能带间隙电路所能工作的最低电压时，是由该第一及第二重置信号同时产生系统低电压重置信号；当该电压源介于第一及第二电压之间时，是由该第一重置信号产生系统低电压重置信号。
由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请专利。
为使贵审查委员能进一步了解本发明的结构、特征及目的，兹举附以图式及较佳具体实施例的详细说明如下，其中
图1是为本发明的不受温度及制程变化影响的低电压重置电路装置的架构图；图2是为图1中的第一低电压重置电路的电路图；图3a是关于第一低电压重置电路的电压源波形图；图3b是关于第一低电压重置电路的参考电压及电压源代表电压的波形图；图4是为图1中的第二低电压重置电路的电路图；图5a是关于第二低电压重置电路的电压源及重置信号的波形图；图5是关于第二低电压重置电路的参考电压及电压源代表电压的波形图
图6是显示第一及第二低电压重置电路产生重置信号的电压范围；图7是显示一种习知低电压重置电路；图8是显示另一种习知低电压重置电路。
图1显示本发明的不受温度及制程变化影响的低电压重置电路装置的一较佳实施例，其是由第一低电压重置电路11、第二低电压重置电路12及一逻辑电路13所构成，其中，该第一低电压重置电路11是使用能带间隙电路产生参考电压，来和电压源VDD比较以在输出端LV1产生第一重置信号(LV1＝0)，该第二低电压重置电路12是以MOS晶体管的临界电压(threshold voltage)当作参考电压，来和电压源VDD比较以在输出端LV1产生第二重置信号(LV2＝0)。该第一、第二低电压重置电路11及12的侦测输出端LV1及LV2是连接至该逻辑电路13，以在逻辑电路输出端Reset产生所需的低电压重置信号(Reset＝0)。
图2为该第一低电压重置电路11的详细电路图，其中MOS晶体管MP1、MP2、MP3、MN1及MN2、BJT晶体管Q1、Q2及Q3与电阻R1及R2是构成一所谓的能带间隙参考电路，其可提供一能带间隙参考电压Vref。而在此电路中，晶体管MP1、MP2与MP3的大小相同，晶体管MN1及MN2的大小也相同，且晶体管MP1、MP2及MN1、MN2是为对称，故在节点Nx与Ny上的电压应为相等，而晶体管Q1与Q2的射极(Emitter)面积是预设为一定的比例关系(例如晶体管Q1∶Q2＝1∶8)，则电阻R1上的跨压ΔVbe＝Vbe2-Vbe1，其中Vre是代表BJT晶体管的基极至射极电压；而由于晶体管MP3的大小与MP1相同，如果晶体管Q3的射极面积与Q1相同，则通过晶体管MP1的电流与MP3亦是相等且Vbe1＝Vbe3，则Vref＝Vbe3+(R2/R1)ΔVbe＝Vbe3+(R2/R1)*Vt*In(n)，其中n为晶体管Q2与Q1射极的面积比。由于电路中的ΔVbe为正温度系数，Vbe为负温度系数，故适当调整电阻R1及R2的值可得到不受温度影响的Vref。
而为比较电压源VDD的大小，于该第一低电压重置电路11中，源极连接VDD的晶体管MP2的汲极是与闸极相连，而在此相连处可提供一电压源代表电压Vp，其大小为电压源VDD减去晶体管MP2的临界电压Vtp，此电压源代表电压Vp与前述的参考电压Vref共同馈至一比较器Compl的正、负两输入端，以比较两者的大小。当电压源VDD小于一电压Va时，将造成Vp＜Vref，比较器Compl的输出端LV1为逻辑0，反之，当电压源VDD大于该电压Va时，Vp＞Vref时，比较器Compl的输出端LV1为逻辑1，因此，此电路可在电压源VDD低于Va时，产生重置信号(LV1＝0)。
前述第一低电压重置电路11由于是以能带间隙电路来产生参考电压，因此，可不受温度影响而精确地侦测电压源VDD的变化，参照图3a所示VDD从0V上升再下降时，Vref与Vp的电压变化如图3b，当VDD小于一电压Vb(1.2V)时，能带间隙电路无法正常工作，Vp与Verf无定性的关系。当Vb(1.2V)＜VDD＜Va(2V)时，Vref＞Vp，当VDD＞Va(2V)时，Vref＜Vp。因此，利用比较器Compl比较Vref与Vp的电压大小即可得知目前VDD是否大于2V。因电路针对温度作补偿，并且利用双载子晶体管来产生参考电压，所以其输出结果亦不受温度与制程偏移影响。
图4为该第二低电压重置电路12的详细电路图，其利用MOS晶体管的临界电压当作参考电压的低电压重置电路，其中，串接的PMOS晶体管MP5及MP6的闸极接地而构成一个电阻。NMOS晶体管MN3的汲极与闸极相接，因此其VDS等于MN3的临界电压Vnth3，同样地，PMOS晶体管MP7的汲极与闸极相接，因此其VSD等于MP7的临界电压Vpth8，并由于晶体管MP7是连接晶体管MN3后再接地，因此，其源极端电压的值可视为临界电压Vpth7与Vnth3相加的临界参考电压Vn(即Vn＝Vpth7+Vnth3)。又NMOS晶体管MN4与MN3形成一电流镜(Current mirror)，可提供晶体管MP8的偏压电流，而源极连接电压源VDD的PMOS晶体管MP8的汲极与闸极相接，因此，其汲极端电压值为VDD-Vpth8，此电压可作为电压源代表电压Vp，并与临界参考电压Vn共同馈至一比较器Comp2的正、负两输入端，以比较两者的大小。当电压源VDD小于一电压Vd时，将造成Vp＜Vn，比较器Comp2的输出端LV2为逻辑0，反之，当电压源VDD大于该电压Vd时，Vp＞Vn时，比较器Comp2的输出端LV2为逻辑1，因此，此电路可在电压源VDD低于Vd时，产生重置信号(LV2＝0)。
前述该第二低电压重置电路12由于是以临界电压为参考电压，因此，可解决利用电阻分压衍生的耗电或电阻面积过大的问题，但此电路的侦测电压Vd会因制程偏移或温度效应而改变，然其在电压源VDD接近于系统低电压(VSS)时，仍可正常工作，参照图5a所示VDD从0V上升再下降时，Vn与Vp的电压变化如图5b，其显示当VDD小于1.2V时，仍可正常工作。
参照图6所示，前述第一低电压重置电路11可提供精确的低电压重置特性，而在电压源VDD小于Va产生重置信号(LV1＝0)，但其必须工作在VDD＞Vb(1.2V)；而前述第二低电压重置电路12则在VDD＜V仍可正常工作，因此，在设计上使Vd落于Va与Vb之间(即Vb＜Vd＞Va)，可组合前述第一及第二低电压重置电路11及12的特性，以当电压源VDD介于VSS与Va时产生低电压重置信号。
因此，如图1所示，本发明是以逻辑电路13将前述第一及第二低电压重置电路11及12的输出(LV1及LV2)进行处理而在输出端Reset产生系统低电压重置信号，其中，该逻辑电路13是依据以下的情形产生系统低电压重置信号(Reset＝0)(A)当0＜VDD＜Vb时，由第二低电压重置电路12输出的第二重置信号(LV2＝0)来产生低电压重置信号。
(B)当Vb＜VDD＜Vd时，由第一及第二低电压重置电路11及12输出的第一及第二重置信号(LV1＝0，LV2＝0)同时产生低电压重置信号。
(C)当Vd＜VDD＜Va时，由第一低电压重置电路11输出的第一重置信号(LV1＝0)产生低电压重置信号。
而当VDD＜Va时，则无重置信号产生，系统可开始工作。且如图1所示，于本较佳实施例中，该逻辑电路13是可以一逻辑及(AND)闸所实现，该逻辑及的两输入端分别连接该第一及第二低电压重置电路输出端LV1及LV2，将该第一及第二低电压重置电路11及12的输出进行逻辑及的运算处理，便可产生系统低电压重置信号。
由以上的说明可知，本发明是以使用能带间隙电路的低电压重置电路来精确地侦测电压源VDD的变化，并辅以使用MOS的临界电压的低电压重置电路来侦测VDD小于1.2V时的电压，可使本发明的电压侦测范围完整，且其重置电压参考点为能带间隙电路的输出电压加上一个MOS晶体管的临界电压，而由于能带间隙电路能产生准确的参考电压，其温度系数小且与制程的临界电压偏移无关，因此，重置电压参考将只受一个临界电压变化的影响，比单纯使用MOS的临界电压的低电压重置电路少了三倍。此外，电路中(如图2所示)的电阻R1与R2的跨压分别为VTln(N)0.059V与(R2/R1)VTln(N)0.59V，都远小于VDD(3V-5V)，因此在相同的耗电流下，使用的电阻比习知技艺中分压电阻串来得低，因此较不占集成电路晶片的面积而可以降低实施成本。
综上所陈，本发明无论就目的、手段及功效，在在均显示其迥异于习知技术的特征，为低电压重置电路装置制作上的一大突破，恳请贵审查委员明察，早日赐准专利，以嘉惠社会。惟应注意的是，上述实施例仅是为了便于说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限制于上述实施例。
权利要求
1.一种不受温度及制程变化影响的低电压重置电路装置，是用以侦测一电压源，以自动产生一系统低电压重置信号，其特征在于，该低电压重置电路装置主要包括一第一低电压重置电路，是以能带间隙电路产生参考电压和该电压源比较，以便当该电压源小于一第一电压时，输出第一重置信号；一第二低电压重置电路，是以MOS晶体管的临界电压当作参考电压和该电压源比较，以便当该电压源小于一第二电压时，输出第二重置信号，其中，该第二电压介于该第一电压与该能带间隙电路所能工作的最低电压之间；一逻辑电路，是依据该第一及第二低电压重置电路的输出，以在前述任一低电压重置电路产生重置信号时，产生系统低电压重置信号。
2.根据权利要求1所述的不受温度及制程变化影响的低电压重置电路装置，其特征在于，其中，该第一低电压重置电路包括一能带间隙电路以产生一参考电压，以及一比较器以比较该参考电压及一电压源代表电压的大小，以便在该电压源小于该第一电压时，在比较器输出端输出该第一重置信号，当中，该电压源代表电压是为该电压源电压减去该能带间隙电路中的一个MOS晶体管的临界电压。
3.根据权利要求1所述的不受温度及制程变化影响的低电压重置电路装置，其特征在于，其中，该第二低电压重置电路包括第一及第二晶体管，该第一晶体管为一NMOS晶体管，其汲极与闸极相接以在其汲极与源极间提供一第一临界电压，该第二晶体管为一PMOS晶体管，其汲极与闸极相接以在源极与汲极间提供一第二临界电压，该第二晶体管是连接该第一晶体管后再接地，以便其源极产生相等于该第一及第二临界电压相加的参考电压。
4.根据权利要求3所述的不受温度及制程变化影响的低电压重置电路装置，其特征在于，其中，该第二低电压重置电路还包含第三及第四晶体管，该第三晶体管为一PMOS晶体管，其源极连接电压源且汲极与闸极相接，以在其汲极产生一相等于电压源电压减去该第三晶体管的临界电压的电压源代表电压。
5.根据权利要求4所述的不受温度及制程变化影响的低电压重置电路装置，其特征在于，其中，该第二低电压重置电路还包含一比较器以比较该参考电压及该电压源代表电压的大小，以便在电压源小于该第二电压时，在比较器输出端输出该第一重置信号。
6.根据权利要求4所述的不受温度及制程变化影响的低电压重置电路装置，其特征在于，其中，该逻辑电路是为一逻辑及闸，以将该第一及第二低电压重置电路的输出进行逻辑及的运算处理，而输出系统低电压重置信号。
全文摘要
本发明是为一种不受温度及制程变化影响的低电压重置电路装置,其是由一以临界电压当作参考电压的低电压重置电路与一以较精确的能带间隙低电压重置电路所组成,其中能带间隙低电压重置电路用来提供精确的低电压重置特征,但其必须工作在VDD>1.2V;而辅以在VDD<1.2V仍可正常工作的以临界电压为参考电压的低电压重置电路,可涵盖低VDD电压区。
文档编号H03K17/00GK1368641SQ0110367
公开日2002年9月11日 申请日期2001年2月8日 优先权日2001年2月8日
发明者陈林谦 申请人:凌阳科技股份有限公司