专利名称：一种应用于数据锁相回路的相位补偿电路的制作方法
技术领域：
本发明是关于一种应用于数据锁相回路的相位补偿电路。
以非对称数据用户回路(Asymmetric Digital Subscriber Line，ADSL)技术为例，将时序信息以4-QAM方式调变一引导音律(pilot.tone)将时序信息由中央控制室(ATU-C)端携送到终端机(ATU-R)端。
图1是公知差分形式的数据锁相回路(Digital Phase lock loop，DOLL)10，用以回复该时序信息，当ATU-R端的时序尚未和ATU-C端完全同步时，差分相位鉴别器(Differential Phase Discriminator)100的输入将有相位偏转的现象，如图2A、B所示。当接近同步时，此相位偏差值会趋近于零，但由于定点运算(fixed-point numerical operations)引起的量化误差也会造成微量的相位偏转，此微量相位偏转无法为差分鉴别器所侦测，因此其输出为零，而不再调整本地振荡器的频率，经过一段时间后，该微量相位偏转逐渐累积，进而造成同步失败。
在传统的解决方法里，时域信号取样偏移运算被用来补偿时序漂移，此方法由Minnie Ho和John M.Cioffi在一篇论文“Timing Recovery forEcho-Cancelled Discrete Multitone Systems”中提出(详见IEEEInternational Conference on Communications SUPERCOMM/ICC’94，Vol.1，pp.307～310，1994.)相同的概念也被用在L.Kiss等人的论文“SACHEM，a Versatile DMT-Based Modem Transceiver for ADSL”中(详见IEEE Journal of Solid-State Circuits，Vol.34，NO.7，July1999.)。这个在时域中的样本偏移会引起在频域中每个频道中音律(Tone)的相位跳动(phase jump)，而且此相位跳动正比于每个频道中音律的频率。因此，一个相位补偿线路尚需要适当地处理诸频道中各种不同的相位跳动情况。
另一解决方法中，一复杂的同步解调(Coherent Demodulation)方式被用于直接从引导音律中撷取相位信息。该方式将接收到的引导音律先予正规化(Normalize)后，再与预期的4-QAM信号座标图作比较；而另一种方式是利用反正切(arch-tangent，tan-1)运算，得到接收的引导音律的相位角。由于正规化及反正切运算乃复杂的数值运算，不具效率性，同时需要一复杂电路以实现，造成花费相当多的成本于硬件设计上。
为达到本发明的目的，本发明提供一种应用于数据锁相回路的相位补偿电路，其包含一第一绝对值电路、一第二绝对值电路、一加法电路、一减法电路、一加权电路、一乘法电路。
图中10 差分形式的数据锁相回路 32 加法电路100 差分相位鉴别器 33 减法电路20 二维信号平面 34 加权电路200 接收信号 35 乘法电路201 4-QAM信号41 相位补偿电路
30 第一绝对值电路 42 相位补偿值31 第二绝对值电路 43 电压控制振荡器其中Xk是信号于时间k的实数部分，Yk则是信号于时间k的虚数部分，abs是绝对值函数。而加权因子Wk则定义如后Wk＝[abs(Xk)+abs(Yk)]*S0≤S≤1其中比例调整因子S是区间
内的任一数值，在实际应用中，比例调整因子S的最佳算式为2-n，其中n值的决定，是取一大于0且小于[abs(Xk)+abs(Yk)]的位元长度的数值。另外，可以分别取abs(Xk)与abs(Yk)的大概数值(probable value)，取代原abs(Xk)值及原abs(Yk)值，此做法不但仍具有达到本发明目的的功效，而且具有使电路设计更为简单的优点。
图2A、B是显示接收信号的相位偏转示意图。其中接收信号200已偏离位于二维信号平面20的(+1，+1)坐标的4-QAM信号201，使得接收到的信号是一相位偏移的结果。
图2A的接收信号200在4-QAM信号201的逆时钟方向(anti-clockmise)，此时Vk由定义计算为正值，用以加快本地振荡器频率，使接收信号200往4-QAM信号201趋近；图2B的接收信号200在4-QAM信号201的顺时钟方向(clockwise)，此时Vk由定义计算为负值，用以减缓本地振荡器频率，使接收信号200往4-QAM信号201趋近，由于Vk是一较大数值，因此须乘以加权因子Wk以控制相位偏移修正的收敛速度，Vk与Wk相乘的值即该相位补偿值，用以使接收信号200逐步往4-QAM信号201趋近。
图3是本发明的电路方块图。第一绝对值电路30，用以计算Xk的绝对值；第二绝对值电路31，用以计算Yk的绝对值；加法电路32连接第一绝对值电路30、第二绝对值电路31的输出端，用以计算Xk的绝对值与Yk的绝对值两者之和；减法电路33连接第一绝对值电路30、第二绝对值电路31的输出端，用以计算Xk的绝对值与Yk的绝对值两者之差，亦即相位修正项Vk；加权电路34连接加法电路32的输出端，用以产生加权因子Wk，其中加权因子Wk是加法电路32的输出值与比例调整因子S两者的乘积；乘法电路35连接加权电路34，减法电路33的输出端，用以计算加权因子Wk与相位修正项Vk两者的乘积，亦即相位补偿值。
图4是实施本发明的具体实施例。公知应用于DPLL的差分相位鉴别器100，是由Francis D.Natali于一篇论文“AFC Tracking Algorithms”中所提出(详见IEEE Transaction on Communications，Vol.COM-32，No.8，1984)。在以4-QAM为引导音律调变方式的ADSL技术中，差分相位鉴别器100用以侦测经快速付立叶转换(FFT)后的引导音律(pilottone)，其连续两个符号(symbol)周期间的相位差变化量Zk定义如后Zk＝Im[(Xk+jYk)(Xk-1-jYk-1)]其中Im是取得一变数的虚数部分的运算。DPLL将依据差分相位差Zk，作时脉还原(timing recovery)动作。然而在定点应用实作下，差分相位鉴别器100并无法侦测到相当微小的时序漂移而对其补偿(compensation)，致使DPLL无法达到同步解调的目的。此时接收到的引导音律受时序漂移的影响，其相位逐渐偏离其在4-QAM坐标的正确位置，如图2A、B所示，藉由实施本发明的相位补偿电路41，由相位补偿电路41产生的相位补偿值42将加至Zk，用以将该试验音调往正确相位位置逐步趋近。
当图4的电路开始运作时，相位偏转现象明显，此时主要由差分相位差Zk控制电压控制振荡器43以达到ATU-R端与ATU-C端的时序同步，当远、近两端接近同步时，差分相位差Zk已微乎其微，对电压控制振荡器43已不具影响力，但是定点运算及其它因素造成的微小量的时序漂移在较长时间累积所造成的相位偏转问题则有待相位补偿值42解决，此时便由相位补偿值42主导电压控制振荡器43的输出，令接收信号200与4-QAM信号201的相位角差逐渐趋近于0，最后达到ATU-C端与ATU-R端真正同步的目的。
虽然本发明已以一具体实施例公开如上，然而其并非用以限定本发明，任何熟悉技术人士，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当视后附的权利要求书所界定的保护范围为准。
权利要求
1.一种应用于数据锁相回路的相位补偿电路，特别是用于以正交振幅调变技术(QAM)为解调码方式的数据锁相回路，其包含一第一绝对值电路，用以计算一频域信号的实数部分Xk的绝对值abs(Xk)；一第二绝对值电路，用以计算该频域信号的虚数部分Yk的绝对值abs(Yk)；一加法电路，连接该第一绝对值电路及该第二绝对值电路的输出端，用以计算该第一绝对值电路的输出值与该第二绝对值电路的输出值两者之和；一减法电路，连接该第一绝对值电路及该第二绝对值电路的输出端，用以产生一相位修正项Vk，其中该相位修正项Vk是该第一绝对值电路的输出值与该第二绝对值电路的输出值两者之差；一加权电路，连接该加法电路的输出端，用以产生一加权因子Wk，其中该加权因子Wk是该加法电路的输出值与一比例调整因子两者之乘积；一乘法电路，连接该加权电路及该减法电路的输出端，用以产生一相位补偿值，其中该相位补偿值是该相位修正项Vk与该加权因子Wk两者之乘积。
2.如权利要求1所述的相位补偿电路，其中该第一绝对值电路所计算得到的值是abs(Xk)的大概数值(probable value)，且该第二绝对值电路所计算得到的值是abs(Yk)的大概数值。
3.如权利要求1所述的相位补偿电路，其中该相位修正项Vk定义如下若该频域信号位于二维信号平面的第一或第三象限，则Vk＝abs(Yk)-abs(Xk)；若该频域信号位于二维信号平面的第二或第四象限，则Vk＝abs(Xk)-abs(Yk)；其中abs是绝对值函数。
4.如权利要求1所述的相位补偿电路，其中该比例调整因子是区间内
的任一数值。
5.如权利要求4所述的相位补偿电路，其中该比例调整因子为2-n，而n值的决定，是取一大于0且小于[abs(Xk)+abs(Yk)]的位元长度的数值。
6.一种差分相位鉴别器(Differential Phase Discriminator)，其至少具有如权利要求1所述的相位补偿电路。
7.一种数据锁相回路(DPLL)，其至少具有如权利要求1所述的相位补偿电路。
全文摘要
本发明提供一种应用于数据锁相回路(DigitalPhase lock loop，DPLL)的相位补偿电路，特别是用于以正交振幅调变技术(Quadrature Amplitude Modulation，QAM)为解调码方式的数据锁相回路，该相位补偿电路具效率性及低硬件成本的特性，用以解决在解调时，因时序漂移(timing drift)而造成接收信号的相位偏转的问题，其包含一第一绝对值电路、一第二绝对值电路、一加法电路、一减法电路、一加权电路、一乘法电路。
文档编号H03L7/06GK1400737SQ0112355
公开日2003年3月5日 申请日期2001年8月1日 优先权日2001年8月1日
发明者邹庆锴, 林咏勤 申请人:矽统科技股份有限公司