专利名称：具高精确度与门极性电压保护之外部场效晶体管(fet)驱动器的制作方法
〔发明领域〕本发明系有关于驱动外部场效晶体管(FET)之电路。特别是，本发明系有关于设计线性调整器或充电器之功率驱动器电路改良。
〔习知技术〕在无法提供有Zener二极管之技术中，如何驱动一个外部场效晶体管(FET)系一个严重问题。举例来说，场效晶体管(FET)系用以做为线性调整器或电池或累加充电器、以及用以做为各种应用领域之电流供应有单元。
在大部分实施例中，保护这个场效晶体管(FET)之闸极免于源极性电位之相对高压系无可或缺。在使用具有低临界电压之场效晶体管(FET)时，诸如在无线应用(亦即行动或无线电话等等)之充电器中，一闸极性电压限制亦是无可或缺。
除电压限制特征外，这个场效晶体管(FET)之输出电流亦必须进行精确控制。因此，这个场效晶体管(FET)之驱动电压，相对于操作电压变动(其通常表示为线路变动)，必须呈现高度不灵敏性。
另外，最低场效晶体管(FET)输出亦应该维持在极低水准。
通常，外部场效晶体管(FET)系利用运算放大器(OPAMP)加以驱动。过去，一个运算放大器之输出级通常系一个晶体管级。另外，电压保护之达成系在这个运算放大器(OPAMP)之输出加上一个嵌位二极管、或利用具有Zener二极管输出级之运算放大器(OPAMP)。然而，这些方法却可能降低精确度，因为其空点(短路输入状况之电压输出)系难以控制。为设定低最低输出电流之调整器，具有极小跨导之外部场效晶体管(FET)及具有极高增益之驱动运算放大器(OPAMP)系无可或缺。因此，对应规格系难以达成。
有鉴于此，本发明之主要目的便是提供一种驱动外部场效晶体管(FET)之改良电路，其对于线路变动系极不灵敏。特别是，本发明之电路将能够提供具有高精确度及低最低输出电流之线性调整器。更特别的是，本发明之电路亦能够在这个外部场效晶体管(FET)之闸极-源极，提供一有效电压限制。
本发明之上述及其它目的系利用申请专利范围第1项所述之外部场效晶体管(FET)之驱动电路达成。
本发明之电路系具有一个差动放大级。根据本发明之电路输出系具有一个负载电阻器，包括在一个电流路径中，流经这个电流路径之电流系利用这个差动放大级之两个输入端间之一差动电压加以控制、并且基本上系无关于第一或第二操作电位之变动。当这个负载电阻器连接于这个外部场效晶体管(FET)之闸极及源极间时，线路变动并不会导致这个外部场效晶体管(FET)在闸极及源极间之电压变动。
较佳者，这个负载电阻器之电阻数值系选定以在这个外部场效晶体管之闸极及源极间提供一个电压，其系接近或基本上等于这个外部场效晶体管(FET)之临界电压，若施加至这个差动放大级之两个输入端之电位系设定为相同数值。随后，这个电路之空点系设定以匹配这个外部场效晶体管(FET)之最佳低电流操作状况。如此，这个线性调整器之精确度便可以在这个外部场效晶体管(FET)之极低源极-汲极性电流下增加。
根据本发明之特别有利特征，这个差动放大级系具有一第一及第二电流路径，其两者均利用一个共同之固定电流源进行偏压，这个第一及第二电流路径系具有一对差晶体管，其控制电极系分别连接至第一及第二输入端，且具有这个负载电阻器之电流路径系可以是这个差动放大级的第一或第二电流路径。在这个实施例中，这个负载电阻器系仅仅置于这个差动放大级之一个电流路径。因此，供应有这个差动放大级之共同固定电流源系同时供应有流经这个负载电阻器之电流。当流经第一或第二电流路径之最大电流系利用这个共同固定电流源之输出电流限制时，这个负载电阻器之一内建电压限制便可以达成。
较佳者，这个驱动外部场效晶体管(FET)之电路系一个运算放大器，藉此，这个差动放大级及这个负载电阻器便可以构成这个运算放大器之输出级。
本发明之其它特征及优点系揭露于申请专利范围之附属项中。
〔图式之简单说明〕本发明系利用较佳实施例，配合所附图
式详细说明如下，其中
第1图系一示意电路图，其系表示根据本发明较佳实施例之一电路；第2图系一简化方块图，其系说明一运算放大器之空点；第3图系图像表示，其系分别表示一运算放大器之输出电压(其系利用第1图所示之电路做为输出级)、及一习知运算放大器之输出电压(相对于其差动输入电压)；以及第4图系一示意方块图，其系表示施加至一运算放大器(其空点不等于零)之一负回授控制网络。
〔较佳实施例之详细说明〕第1图系一示意电路图，其系表示一外部场效晶体管(FET)之驱动电路之一实施例。这个驱动电路1系具有两个电流路径2及3。这个电流路径2系具有一第一NPN双极性晶体管4、且这个电流路径3系具有一第二NPN双极性晶体管5，其系串连一个负载电阻器6。这个第一及第二晶体管4，5之射极系连接至一个共同节点7。
另外，一个固定电流源8系连接于一个操作电位Vss及这个共同节点7间，藉以提供一个电流Ibias至这两个电流路径2及3。另一方面，这个第一晶体管4之集极及这个负载电阻器6之第一端系连接至另一个操作电位Vdd。这个负载电阻器6、相对于第一电阻器端之第二端系连接至这个第二晶体管5之集极。这个固定电流源8、这对晶体管4及5、及这个负载电阻器6可以实施为一个集成电路(IC)，其系利用这个操作电压Vdd-Vss加以驱动。这个驱动电路1之输入端系利用线路9及10表示，其系分别连接至这些晶体管4及5之基极。
这个驱动电路1之一个输出端系利用参考符号11表示。这个输出端11系连接于这个第二电流路径3之一点，其系位于这个第二晶体管5之集极及这个负载电阻器6间。
欲利用这个驱动电路1加以控制之外部场效晶体管(FET)系利用参考符号12表示。在第1图所示之排列中，这个场效晶体管(FET)12系一个PMOS场效晶体管(FET)。这个场效晶体管(FET)12之源极系连接至这个操作电位Vdd，藉此，这个场效晶体管(FET)12之闸极便可以连接至这个输出端11。这个虚线系表示包含这个驱动电路1之集成电路(IC)边界。
这个驱动电路1及场效晶体管(FET)12系建立一个线性调整器，其输出系利用这个场效晶体管(FET)12之汲极表示。举例来说，这个线性调整器可以是一个电池或累加充电器。在这个例子中，这个电池或欲充电之累加器系提供这个场效晶体管(FET)12之汲极性电流(Iload)。
诚如后续说明所述，这个驱动电路1最好能够建立一个运算放大器(OPAMP)之输出级。相对地，一个传统运算放大器(OPAMP)，其系用来控制一个电池或累加充电器之外部场效晶体管(FET)，则是使用一个晶体管输出放大级以做为一个输出级。然而，根据第1图电路之这个输出级系配备这个负载电阻器6之一对差动放大级，其最好是利用低欧姆复晶硅电阻器加以实施。
操作上，这个固定电流源8，其系利用一个带隙电压(图中未示)加以控制，系利用全部电流Ibias以对这两个晶体管4，5进行偏压。如同这个带隙电压，这个电流Ibias亦与温度及参数变动无关。
首先，考量这个驱动电路1之电压限制特征，可能会发生在这个负载电阻器6之最大压降系R×Ibias，其中，R系表示这个负载电阻器6之电阻。因此，无论线路9及10之输入电压为何，这个场效晶体管(FET)12之闸极及源极间之最大电压系限制于这个特定数值。因此，在这个场效晶体管(FET)12之源极呈现一个过大电压之事件中(举例来说，由于操作电位Vdd之突然增加)，这个场效晶体管(FET)12之闸极之电位亦会自动拉升。这种方法可以保护这个场效晶体管(FET)12免于损害，假设R×Ibias系一个足够小之数值，举例来说，1.5至2.0电压。另外，理所当然地，这种方法亦可因应电流Ibias选择合适电阻R以确保。
相较于一个运算放大器之传统晶体管输出级，这个驱动电路1之另一个优点系这个驱动电路1对线路变动(亦即这些操作电位Vdd或Vss之变动)系极不灵敏。当发生操作电位Vdd或Vss之变动时，同时流经这个输入放大级之两个分支2及3之电流系维持为固定数值，因为这些电流仅仅有关于这个差动放大级、分别在线路9及10输入之电压V1及V2间之电压差ΔV＝V1-V2。这表示在不需要变动输入电压V1或V2以平衡线路变动之前提下，这个负载电阻器6之电压便可以维持为固定数值。事实上，系统误差并不会因为线路变动而发生，因此，这个外部PMOS场效晶体管(FET)12便可以总是适当地偏压。
再者，这个驱动电路1系可以实现调整器之高精确度要求，藉以产生极低之源极-汲极性电流。
为方便说明，假设这两个输入端9及10系彼此互连。在这个例子中，这个驱动电路1将会在端点11、具有相对地点之一个直流输出电压Vnp。Vnp系利用符号空点表示。应该注意的是，存在不等于零之一个空点系这个驱动电路1之基础特征、且甚至存在于理想之晶体管4及5。在理想晶体管4及5之例子中，这个空点系总计为Vnp＝Vdd-R×Ibias/2。
较佳者，这个驱动电路1系表示一个运算放大器(OPAMP)之输出级。在下文中，一个运算放大器(OPAMP)之差动输入电压系利用Vinopamp表示、且这个运算放大器(OPAMP)、相对于地点之输出电压系利用Voutopamp表示。第2图系一简化方块图，其系说明一个运算放大器(OPAMP)之空点。类似地，一个运算放大器(OPAMP)之空点系相对于地点之输出电压，若这个运算放大器(OPAMP)之差动输入端系彼此互连(Vinopamp＝0)。当地点通常系利用这些操作电位表示时(这种状况亦是非对称、甚或单极操作电压之例子)，这个空点系这个运算放大器(OPAMP)之偏移。过去，一个运算放大器(OPAMP)之偏移通常会调整为零，藉以提供这个输入差动电压之完整差动放大。
第4图系在可能不等于零之空点输出电压Vnp之例子中，一个负回授放大器控制网络之通用示意方块图。
这个电路之输入系利用一个电压实现，其系连接至一个减法器13之一个非反向输入。一个运算放大器(OPAMP)17系具有一个开放电路电压增益A。这个运算放大器(OPAMP)17之输出，其乘以这个回授网络16之回授因子β，系经由这个减法器15之反向输入、负回授至这个运算放大器(OPAMP)17。
这个运算放大器(OPAMP)17系包括一个输入放大级18及一个输出放大级14。A1系这个输入放大级18之放大、且A2系这个输出放大级14之放大。因此A＝A1×A2
这个输出放大级14系可以具有不同于零之一个空点Vnp。这个例子系利用一个加法器15说明，其系设置于这个输出放大级14之输出、并将一个特定空点电压Vnp加至这个运算放大器(OPAMP)之输出(此时，这个输入放大级18系假设为完全差动的)。如此，第4图所示之系统系具有可变空点Vnp之一个负回授运算放大器(OPAMP)。
首先，假设这个传统例子，亦即Vnp＝0的运算放大器(OPAMP)，系使用于具有一个负回授网络之这类封闭回路系统中。接着，根据传统之基本控制理论，这个网络之输出电压Vout(其等于这个运算放大器(OPAMP)17之输出电压Voutopamp)系利用下列等式表示Vout＝A×Vin/(1+A×β)传统之基本控制理论总是假设这个空点系设定为零。因此，为达成不同于零之一个特定输出电压，在这个运算放大器(OPAMP)之输出端间之特定数量电压系无可或缺。这个无可或缺之电压差系进一步反映至这个输出电压以做为一个非对称误差Ess＝Vinopamp/β现在，考量一个运算放大器(OPAMP)17，其具有第1图所示电路对应之输出放大级14(不具有场效晶体管(FET)12)。换句话说，具有放大A2之输出放大级及产生空点Vnp之加法器15系这个驱动电路1(不具有场效晶体管(FET)12)之等效电路。另外，这个输入放大级18系完全差动，亦即Vnp亦表示这个运算放大器(OPAMP)17之空点。
第3图系一个运算放大器(OPAMP)(没有回授回路)之输出电压Voutopamp相对于一个运算放大器(OPAMP)之差动输入电压Vinopamp之图像表示。曲线C1系这个运算放大器(OPAMP)17之输出电压Voutopamp，其系配备第1图之电路以做为一个输出放大级14。换句话说，曲线C1系显示电路1之端点11之电压。曲线C2系一个范例零空点运算放大器(OPAMP)17之输出电压Voutopamp。这个输出电压Voutopamp系表示于y轴，且这个差动输入电压Vinopamp系表示于x轴。由第3图可知，曲线C1系在不同于零之Vnp、交叉于y轴。这些曲线C1及C2之斜率系利用个别运算放大器(OPAMP)之开放电路电压增益A表示，其在这个例子中系选择为相等。
请再度回到第4图，第4图所示之负回授系统之输出电压系改写为Vout＝(Vnp+A×Vin)/(1+A×β)对于大数值之A而言，Vout≈Vin/β。这相当于在将运算放大器作为具有零空点电压(Vnp＝0)的放大级17时的情况。
在该系统的输出的稳态误差由下式给出Ess＝(Vin-β*Vnp)/(β+β2*A)根据上述等式，在Vnp＝Vin/β的情况下，这个稳态误差Ess系变为零，无论这个开放电路增益A为何。另一方面，如先前所述，对于大数值之A而言，Vin/β≈Vout。因此，借着将这个空点设定为理想输出电压之附近，这个无可或缺之输出电压Voutopamp将会变得极小，藉以在其输出造成一个更小对称误差，相较于传统的例子。
利用这个运算放大器(OPAMP)17之一个完全差动输入放大级18，这个运算放大器(OPAMP)17之空点便可以利用这个电路1之空点决定，亦即Vnp＝Vdd-R×(Ibias/2)。这个空点系设定为这个外部PMOS场效晶体管(FET)12之临界电压VT附近。这个设定动作之达成可以选择适当数值之电阻R及/或电流Ibias。随后，这个PMOS场效晶体管(FET)12系驱动于其临界数值附近，且对于这个PMOS场效晶体管(FET)12之低输出电流而言(其中，高精确度系无可或缺)，这个PMOS场效晶体管(FET)12之跨导系极低。如此，在低负载电流需求下，这个外部PMOS场效晶体管(FET)12之闸极系提供接近临界数值之一个电压，且这系表示这个输出电压及外部空点系接近理想数值。
当这个负载电流增加时，这个PMOS场效晶体管(FET)12之跨导亦会增加，因此，这个开放回路增益将会增加且这个精确度将会维持在规格内，即使是在高负载电流的例子中。
综上所述，这个电路1可以限制这个外部PMOS场效晶体管(FET)12之最大闸极-源极性电压、并且不会因线路电压变动而产生对称偏移误差。另外，借着将驱动电路的空点设定在理想数值，特别是在极低负载电流状况之精确度便可以增加。
权利要求
1.一种电路，用以驱动一外部场效晶体管(FET)，其包括一差动放大级(4，5，8)，具有二输入端(9，10)，该差动放大级(4，5，8)系供应有一操作电压，其系利用一第一及第二操作电位(Vss，Vdd)加以定义；一输出负载电阻器(6)，包括在一电流路径(3)中，流经该电流路径(3)之电流系利用该差动放大级(4，5，8)之该二输入端(9，10)间之一差动电压(V1-V2)控制、且基本上系无关于该第一或第二电位(Vss，Vdd)之变动，其中该输出负载电阻器(6)系连接于欲驱动之该外部场效晶体管(FET)12之闸极及源极间。
2.如申请专利范围第1项所述之电路，其特征在于该输出负载电阻器(6)之电阻数值系选择以提供一电压于该场效晶体管(FET)12之闸极及源极间，其系接近或基本上等于该场效晶体管(FET)12之临界电压，若施加至该差动放大级(4，5，8)之该二输入端(9，10)之该等电位(V1，V2)系设定为相同数值。
3.如申请专利范围第1或2项所述之电路，其特征在于该差动放大级(4，5，8)系包括一第一及第二电流路径(2，3)，其两者均利用一共同固定电流源(8)加以偏压；该第一及第二电流路径(2，3)系具有一对差动晶体管(4，5)，其控制电极系分别连接至该第一及第二输入端(9，10)；以及具有该输出负载电阻器(6)之该电流路径(3)系该差动放大级(4，5，8)之该第一或第二电流路径(2，3)。
4.如申请专利范围第1至3项之任何一项所述之电路，其特征在于欲驱动之该场效晶体管(FET)12系一PMOS场效晶体管(FET)。
5.如申请专利范围第3或4项所述之电路，其特征在于该对晶体管之该等晶体管(4，5)系双极性晶体管。
6.如申请专利范围第1至5项之任何一项所述之电路，其特征在于该输出负载电阻器(6)之一第一端系连接至一第一操作电位(Vdd)。
7.如申请专利范围第3至6项之任何一项所述之电路，其特征在于该输出负载电阻器(6)之一第二端系连接至该晶体管(5)之一集极，其系排列于该输出负载电阻器(6)之该电流路径(3)中。
8.如申请专利范围第7项所述之电路，其特征在于该场效晶体管(FET)12之源极系连接至该第一操作电位(Vdd)；以及该场效晶体管(FET)12之闸极系连接至该输出负载电阻器(6)之一第二端。
9.如申请专利范围第3至8项之任何一项所述之电路，其特征在于该二晶体管(4，5)之射极系连接至该固定电流源(8)之一第一共同端；以及该固定电流源(8)之一第二端系连接至该第二操作电位(Vss)。
10.如申请专利范围第1至9项之任何一项所述之电路，其特征在于该电路系一运算放大器(17)，藉此，该差动放大级(4，5，8)及该输出负载电阻器(6)系构成该运算放大器(17)之输出级。
11.如申请专利范围第10项所述之电路，其特征在于该运算放大器(17)之输出(11)系经由一回授电路(16)，连接至该运算放大器(17)之一输入。
12.一电池或累加充电器，其包括申请专利范围第1至11项之任何一项所述之电路。
全文摘要
一种电路，用以驱动一外部场效晶体管(FET)，包括一差动放大级(4，5，8)，其系供应有一第一及第二操作电位(Vss，Vdd)。一输出负载电阻器(6)系包括在一电流路径(3)中，流经该电流路径(3)之电流系利用该差动放大级(4，5，8)之该二输入端(9，10)间之一差动电压控制、且基本上系无关于该第一或第二电位(Vss，Vdd)之变动。该输出负载电阻器(6)系连接于欲驱动之该外部场效晶体管(FET)12之闸极及源极间。
文档编号H03F3/45GK1479970SQ01820061
公开日2004年3月3日 申请日期2001年12月3日 优先权日2000年12月4日
发明者D·伯纳多, M·米劳尔, D 伯纳多, 投 申请人:因芬尼昂技术股份公司