专利名称：万用型时钟产生器的制作方法
技术领域：
本发明涉及一种时钟产生器，特别是关于一种可通用于各种主机板设计的万用型时钟产生器。
若再依时钟产生器11的输出脚位进行分类，大致可分为一高频时钟区21和一低频时钟区22，如图2所示。该低频时钟区22大体上均为输出固定的时钟脚位，例如48/24MHz时钟脚位、14.318MHz时钟脚位和SM总线时钟。相对地，该高频时钟区21所产生的中央处理器时钟、SDRAM时钟、PCI时钟和AGP时钟等脚位的设计，往往因为主机板上不同脚位个数的需求、或连接对象不同的设计方式(例如采push & pull或open drain的设计)，而必须变更其内部的设计方式。
换言之，公知的时钟产生器11因为需要配合主机板上不同元件的不同时钟脚位的需求，而必须不断地修改其内部的设计方式，因而造成较高的制造成本和较低的产品相容性。鉴于公知技术存在的问题，本发明提出一新颖的万用型时钟产生器，以克服上述缺点。
本发明的第二目的是提供一种万用型时钟产生器，以降低主机板和时钟产生器设计商的设计和测试成本。
为了达到上述目的，本发明公开一种万用型时钟产生器，包含一用于产生高频时钟信号的高频时钟区及一用于产生低频时钟信号的低频时钟区。该低频时钟区包含至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。当高频的中央处理器时钟、SDRAM时钟、AGP时钟和PCI时钟的脚数不足时，则可串接该低频时钟区内的延迟锁定回路，以补足不足的脚位。此外，该延迟锁定回路的输出时钟也可提供缓冲的功能，且对于具有变化性的高频时钟的输出脚位(例如中央处理器时钟等)，则可使用一电源起动设定脚位(power-on reset pin)设定为推挽式(push& pull)、漏极开路(open drain)或差动输出(differential output)，以保持应用上的灵活性。
具体地讲，本发明公开一种万用型时钟产生器，它包含一高频时钟区，用于产生高频的时钟信号；以及一低频时钟区，连接至该高频时钟区，包含一锁相回路，用于产生低频的时钟信号；及至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。
所述的低频时钟区另连接至一振荡器。
所述的低频时钟区输出一基频作为该高频时钟区的参考频率。
所述的延迟锁定回路的输出端可再反馈至输入端，以扩增输出脚位的个数。
所述的高频时钟区和低频时钟区是设计成两个独立的集成电路。
所述的高频时钟区和低频时钟区是整合成一个单芯片的集成电路。
所述的高频时钟的输出脚位可使用一电源起动设定脚位设定为推挽式、漏极开路或差动输出。
本发明还公开一种万用型时钟产生器，包含一高频时钟区和一低频时钟区，其特征在于该低频时钟区包含至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。
所述的低频时钟区另连接至一振荡器。
所述的低频时钟区输出一基频作为该高频时钟区的参考频率。
所述的延迟锁定回路的输出端可再反馈至输入端，以扩增输出脚位的个数。
所述的高频时钟区和低频时钟区是设计成两个独立的集成电路。
所述的高频时钟区和低频时钟区是整合成一个单芯片的集成电路。
所述的高频时钟的输出脚位可使用一电源起动设定脚位设定为推挽式、漏极开路或差动输出。
此外，该延迟锁定回路的输出时钟也可提供缓冲的功能，且对于具有变化性的高频时钟的输出脚位(例如中央处理器时钟等)，则可使用一电源起动设定脚位设定为推挽式、漏极开路或差动输出，以保持应用上的灵活性。
本发明的技术内容及技术特点已公开如上，然而本领域普通技术人员仍可能基于本发明的教导和启示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所公开的内容，而应包括各种不背离本发明的替换及修饰，并为权利要求所涵盖。
权利要求
1.一种万用型时钟产生器，其特征在于，它包含一高频时钟区，用于产生高频的时钟信号；以及一低频时钟区，连接至该高频时钟区，包含一锁相回路，用于产生低频的时钟信号；及至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。
2.如权利要求1所述的万用型时钟产生器，其特征在于所述的低频时钟区另连接至一振荡器。
3.如权利要求1所述的万用型时钟产生器，其特征在于所述的低频时钟区输出一基频作为该高频时钟区的参考频率。
4.如权利要求1所述的万用型时钟产生器，其特征在于所述的延迟锁定回路的输出端可再反馈至输入端，以扩增输出脚位的个数。
5.如权利要求1所述的万用型时钟产生器，其特征在于所述的高频时钟区和低频时钟区是设计成两个独立的集成电路。
6.如权利要求1所述的万用型时钟产生器，其特征在于所述的高频时钟区和低频时钟区是整合成一个单芯片的集成电路。
7.如权利要求1所述的万用型时钟产生器，其特征在于所述的高频时钟的输出脚位可使用一电源起动设定脚位设定为推挽式、漏极开路或差动输出。
8.一种万用型时钟产生器，包含一高频时钟区和一低频时钟区，其特征在于该低频时钟区包含至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。
9.如权利要求8所述的万用型时钟产生器，其特征在于所述的低频时钟区另连接至一振荡器。
10.如权利要求8所述的万用型时钟产生器，其特征在于所述的低频时钟区输出一基频作为该高频时钟区的参考频率。
11.如权利要求8所述的万用型时钟产生器，其特征在于所述的延迟锁定回路的输出端可再反馈至输入端，以扩增输出脚位的个数。
12.如权利要求8所述的万用型时钟产生器，其特征在于所述的高频时钟区和低频时钟区是设计成两个独立的集成电路。
13.如权利要求8所述的万用型时钟产生器，其特征在于所述的高频时钟区和低频时钟区是整合成一个单芯片的集成电路。
14.如权利要求8所述的万用型时钟产生器，其特征在于所述的高频时钟的输出脚位可使用一电源起动设定脚位设定为推挽式、漏极开路或差动输出。
全文摘要
本发明涉及一种万用型时钟产生器，包含一用于产生高频时钟信号的高频时钟区及一用于产生低频时钟信号的低频时钟区。该低频时钟区包含至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。当高频的中央处理器时钟、SDRAM时钟、AGP时钟和PCI时钟脚数不足时，则可串接该低频时钟区内的延迟锁定回路，以补足不足的脚位。
文档编号H03L7/06GK1450721SQ0210592
公开日2003年10月22日 申请日期2002年4月9日 优先权日2002年4月9日
发明者方文琪 申请人:华邦电子股份有限公司