专利名称：时脉产生器的制作方法
技术领域：
本发明涉及一种时脉产生器，特别是涉及一种可产生不同时脉讯号的时脉产生器。
背景技术：
在一个笔记型计算机中，包括了许多例如VGA卡或是局域网络(LAN)等等不同的装置，并且每一个装置都有其需要的工作时脉。而为了要使工作时脉能够稳定，在笔记型计算机中，通常会使用石英晶体先振荡出一个预定的参考频率讯号，再将此预定的参考频率讯号输入时脉产生器。然后由时脉产生器内部的锁相回路(Phase lock loop，简称PLL)依据输入的预定的参考频率来输出稳定的工作时脉讯号。
请参阅图1A所示，是锁相回路的电路方块图。该锁相回路主要是由相位比较器101、除频器103、参考讯号产生器105、压控振荡器(VoltageControl Oscillator，简称VCO)107、低通滤波器(Low-Pass Filter，简称LPF)109、充电泵(Charge Pump)111、补偿电路113以及控制电路115所组成。压控振荡器107接收并依据低通滤波器109输出的讯号，振荡出时脉讯号CLK，并同时输出至输出端out和除频器103。除频器103会依据时脉讯号CLK产生比较讯号fa并送入相位比较器101，同时，参考讯号产生器105产生参考讯号fr，并且也送入相位比较器101。相位比较器101将比较讯号fa和参考讯号fr比较后，会得到差值讯号V并将之送入充电泵111。而充电泵111再将差值讯号V提高一个预定位准后，再输出至低通滤波器109。
请再参阅图1B所示，是现有习知的时脉产生器的电路方块示意图。该时脉产生器100，其是使用一对一的方式来产生工作时脉。更详细的说，就是一个预定频率讯号对应产生一个输出时脉讯号。例如，将预定频率讯号f1、f2、f3，分别输入至时脉产生器100内的锁相回路102、104、106，并且该锁相回路102、104、106是依据预定频率讯号f1、f2、f3，而分别产生时脉讯号CLK1、CLK2、CLK3。
请继续参阅图1B所示，前面已经说过，产生预定频率讯号f1、f2、f3的装置通常是使用石英(Crystal)晶体作为振荡源。但是因为石英晶体的体积非常大，因此无法设计在芯片中，而需要设计在芯片外部，如此使得时脉产生电路的体积会相对庞大。此外，石英晶体的价格也非常昂贵，例如图1B中的现有习知的时脉产生器是需要三个预定频率讯号，则就需要三个石英晶体。
综合上述原因可以知道，现有习知的时脉产生器100若是需要产生的工作时脉愈多，则相对地，石英振荡器的数目也就愈多，因此其体积就愈大，价格也就愈昂贵。
另外在计算机系统中，是需要使用展频控制器(Spread SpectrumController，简称SSC)来控制VGA卡的展频功能。现有习知技术是使用一个锁相回路接收输入时脉讯号，然后再输出至展频控制器以使得展频控制器运作。但是现有习知技术的缺点在于，当展频控制器不动作时，锁相回路也随之闲置，相当于多浪费了一个锁相回路于现有的时脉产生器内。
由此可见，上述现有的时脉产生器仍存在有缺陷，而亟待加以进一步改进。为了解决时脉产生器存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的时脉产生器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新型的时脉产生器，能够改进一般现有的时脉产生器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的时脉产生器存在的缺陷，而提供一种新型结构的时脉产生器，所要解决的技术问题是使其利用一个预定频率讯号，就可以产生不同的时脉讯号，从而更加适于实用。
本发明的另一目的在于，提供一种时脉产生器，所要解决的技术问题是使其在展频控制器不动作时，与其耦接的锁相回路还可作其它的用途，不会造成浪费，从而更加适于实用。
本发明的又一目的在于，提供一种时脉产生器，所要解决的技术问题是使其不但可以利用一个预定频率讯号来产生不同频率的时脉讯号，还可以接收输入时脉讯号来进行展频的动作，从而更加适于实用。
本发明的再一目的在于，提供一种时脉产生器，所要解决的技术问题是使其可以利用一个预定频率讯号来产生不同频率而常用的时脉讯号，还可以依据输入的预定频率讯号，再产生特殊频率的时脉讯号，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种时脉产生器，其包括一频率多工电路，包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号，进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，且N及M为正整数；以及一多工器(多任务器)，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出一第三时脉讯号；以及一多频锁相回路，用以接收该预定频率讯号，输出一第四时脉讯号与一第五时脉讯号，其中，该第四时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第五时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的时脉产生器，其中所述多频锁相回路更包括接收该预定频率，输出一第六时脉讯号，该第六时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
前述的时脉产生器，其更包括一第一开关模组(模块)，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组依据该输出致能讯号以决定是否将该第三时脉讯号输出；以及一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组依据该输出致能讯号以决定是否将该第四时脉讯号输出。
前述的时脉产生器，其中所述的第一开关模组和该第二开关模组包括一多工器。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种时脉产生器，其包括一频率多工电路，包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号，进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，且N及M为正整数；以及一多工器，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出一第三时脉讯号；一多频锁相回路，用以接收该预定频率讯号，输出一第四时脉讯号与一第五时脉讯号，其中，该第四时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第五时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数；以及一特定频率锁相回路，用以接收该预定频率讯号，获得一特定频率讯号，而输出一第六时脉讯号，其中，该第六时脉讯号的频率等于该特定频率讯号的频率乘以Q除以P，且Q及P皆为正整数。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的时脉产生器，其中所述多频锁相回路更包括接收该预定频率，输出一第六时脉讯号，该第六时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
前述的时脉产生器，其更包括一第一开关模组，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组依据该输出致能讯号以决定是否将该第三时脉讯号输出；以及一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组依据该输出致能讯号以决定是否将该第四时脉讯号输出。一第三开关模组，是接收该第六时脉讯号和该输出致能讯号，且该第三开关模组并一据该输出致能讯号以决定是否将该第四时脉讯号输出前述的时脉产生器，其中所述的第一开关模组、该第二开关模组和该第三开关模组包括一多工器。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种时脉产生器，其包括频率多工电路，而此频率多工电路包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号来进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，N及M为正整数；以及一多工器，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出该第三时脉讯号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的时脉产生器，其更包括一第一开关模组，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组并依据该输出致能讯号以决定是否将该第三时脉讯号输出；以及一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组并依据该输出致能讯号以决定是否将该第四时脉讯号输出。
前述的时脉产生器，其中所述的第一开关模组和该第二开关模组包括一多工器。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种时脉产生器，包括一多频锁相回路，该多频锁相回路接收一预定频率讯号，输出一第一时脉讯号与一第二时脉讯号，其中，该第一时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第二时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的时脉产生器，其中所述多频锁相回路更包括接收该预定频率，输出一第三时脉讯号，该第三时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
前述的时脉产生器，其更包括有一特定频率锁相回路，用以接收该预定频率讯号，获得一特定频率讯号，而输出一第四时脉讯号，其中，该第四时脉讯号的频率等于该特定频率讯号的频率乘以Q除以P，且Q及P皆为正整数。
前述的时脉产生器，其中所述的特定频率讯号的频率是24.576MHz。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提供一种时脉产生器，包括有频率多工电路和多频锁相回路。在频率多工电路方面，其包括展频控制器、内部锁相回路和多工器。其中展频控制器用来使频率多工电路将所接收的输入时脉讯号进行展频处理，来获得第一时脉讯号。另外，内部锁相回路是用来使频率多工电路接收固定的预定频率讯号，以获得第二时脉讯号。而第二时脉讯号的频率是等于预定频率讯号的频率乘以N再除以M，而N及M为正整数。前述的第一时脉和第二时脉是同时输入至多工器的输入端，且多工器会选择第一时脉讯号或是第二时脉讯号，来输出第三时脉讯号。另外，在多频锁相回路方面，会接收前述的预定频率讯号，以输出第四时脉讯号和第五时脉讯号。其中，第四时脉讯号的频率是等于前述的预定频率讯号的频率乘以T再除以U。而第五时脉讯号的频率是等于前述的预定频率讯号的频率乘以T再除以V。其中T、U及V需要有一定的关联性，才能提高多频锁相回路的输出时脉讯号的精准度。因此，本发明是将T、U及V设定为为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
在较佳的情况下，该多频锁相回路更包括接收上述所提及的预定频率讯号，以输出第六时脉讯号。该第六时脉讯号的频率是预定频率讯号的频率乘以T再除以W，而W同样设定为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
上述中，T、U、V以及W是皆设定为2X、3Y与5Z三者的任二者的乘积的倍数，是因为在笔记型计算机中，大多数装置所需的工作频率，是某一频率乘以2X、3Y与5Z三者中任二者的乘积的倍数，因此本发明是采取上述的设计。
在本发明的其中一个实施例中，时脉产生器更包括第一开关模组(模块)和第二开关模组。其中，第一开关模组是耦接第三时脉讯号和输出致能讯号，并且第一开关模组会依据输出致能讯号来决定是否将第三时脉讯号输出。此外，第二开关模组则是接收第四时脉讯号和输出致能讯号，并且第二开关模组同样也是依据输出致能讯号来决定是否将第四时脉讯号输出。
在较佳的情况下，第一开关模组和第二开关模组包括多工器。
从另一观点来看，本发明还提供一种时脉产生器，主要由频率多工电路、多频锁相回路和特定频率锁相回路所组成。同样地，频率多工电路还包括展频控制器和内部锁相回路和多工器。其中频率多工电路是利用展频控制器进行展频处理，并会获得第一时脉讯号，另外频率多工电路是经由内部锁相回路接收固定的预定频率讯号，而获得第二时脉讯号。接着，多工器会选择第一时脉讯号或是第二时脉讯号来输出第三时脉讯号。而多频锁相回路也会接收前述的预定频率来输出第四时脉讯号与第五时脉讯号。而在特定频率锁相回路方面，同样也接收前述的预定频率讯号以获得特定频率讯号，而输出第六时脉讯号。此外，第六时脉讯号的频率等于特定频率讯号的频率乘以Q再除以P，且Q及P皆为正整数。
在本发明其中一个实施例中，时脉产生器更包括第一开关模组、第二开关模组和第三开关模组。其中，第一开关模组是接第三时脉讯号和输出致能讯号，并且第一开关模组会依据输出致能讯号来决定是否将第三时脉讯号输出。此外，第二开关模组则是接收第四时脉讯号和输出致能讯号，并且第二开关模组同样也是依据输出致能讯号来决定是否将第四时脉讯号输出。另外，第三开关模组是接收第六时脉讯号和输出致能讯号，并且第三开关模组也是依据输出致能讯号来决定是否将第六时脉讯号输出。
在较佳的情况下，第一、第二和第三开关模组包括多工器。
从另一观点来看，本发明又提供一种时脉产生器，其包括频率多工电路，而频率多工电路包括展频控制器、内部锁相回路和多工器。其中该展频控制器是用来使锁相回路将所接收到的输入时脉讯号进行展频处理，以获得第一时脉讯号。另外，内部锁相回路是用来使频率多工电路接收固定的预定频率讯号，以获得第二时脉讯号。另外，上述的第二时脉讯号的频率等于预定频率讯号的频率乘以N再除以M，而N及M为正整数。多工器是接收第一时脉讯号和第二时脉讯号，以选择第一时脉讯号或是第二时脉讯号来输出第三时脉讯号。
在本发明其中一个实施例中，本发明的时脉产生器更包括有特定频率锁相回路，是用来接收前述的预定频率讯号，而获得特定频率讯号以输出第四时脉讯号，其中，第四时脉讯号的频率是等于特定频率讯号的频率乘以Q再除以P，且Q及P皆为正整数。
从另一观点来看，本发明还提供一种时脉产生器，包括有多频锁相回路，其特征在于该多频锁相回路接收固定的预定频率讯号来输出第一时脉讯号和第二时脉讯号。其中，第一时脉讯号的频率是等于预定频率讯号的频率乘以T再除以U，而第二时脉讯号的频率是等于预定频率讯号的频率乘以T再除以V。前述的T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
在较佳的情况下来说，上述的多频锁相回路更包括接收预定频率，以输出第三时脉讯号。该第三时脉讯号的频率是预定频率讯号的频率乘以T再除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
在本发明其中一个实施例中，本发明的时脉产生器，更包括特定频率锁相回路，用来接收前述的预定频率讯号以获得一特定频率讯号而输出第四时脉讯号。其中，第四时脉讯号的频率是等于特定频率讯号的频率乘以Q再除以P，且Q及P皆为正整数。
经由上述可知，本发明是关于一种时脉产生器，包括频率多工电路、多频锁相回路和特殊频率锁相回路。其中，频率多工电路是接收预定频率讯号和需要作展频处理的输入时脉讯号后，产生第一时脉讯号和第二时脉讯号，并选择其中之一来产生第三时脉讯号。而多频锁相回路接收预定频率讯号后会产生第四、第五和第六时脉讯号。特定频率锁相回路则接收了预定频率讯号后，会产生第七时脉讯号和第八时脉讯号。因此，本发明只需要一个输入频率讯号，就可以产生多数个输出时脉讯号。
借由上述技术方案，本发明的时脉产生器至少具有下列优点1、本发明的时脉产生器，因为将所需要的时脉讯号，整理出一个最小公倍数的规则，故只需要一个输入频率讯号就可以产生多个不同的时脉讯号。因此所需要的石英晶体的数目只要一个，而可有效地使本发明的时脉产生器在电路上所占的体积减少。同时也因为石英晶体的数目少，因此本发明的时脉产生器整体的价格也可以下降。
2、本发明的时脉产生器内的锁相回路在展频控制器闲置的时候，不会随之闲置而是转而输出时脉讯号，因此不会造成浪费。
3、本发明的时脉产生器也因为结合了不同的锁相回路，故不但可以使用一个输入频率讯号来产生多个不同的时脉讯号，还可以同时进行展频的动作。
4、承上所述，本发明因为结合了不同的锁相回路，故不但可以产生常用频率的时脉讯号，还可以另外产生特定频率的时脉讯号。
综上所述，本发明特殊结构的时脉产生器，利用一个预定频率讯号，就可以产生不同的时脉讯号；其在展频控制器不动作时，与其耦接的锁相回路还可作其它的用途，不会造成浪费；其不但可以利用一个预定频率讯号来产生不同频率的时脉讯号，还可以接收输入时脉讯号来进行展频的动作；其可以利用一个预定频率讯号来产生不同频率而常用的时脉讯号，还可以依据输入的预定频率讯号，再产生特殊频率的时脉讯号。其具有上述诸多优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的时脉产生器具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
图1A是现有习知的锁相回路的方块图。
图1B是现有习知的时脉产生器的方块图。
图2A是本发明第一实施例的频率多工电路的方块图之一。
图2B是本发明频率多工电路的方块图之二。
图3A是本发明第二实施例的时脉产生器的方块图之一。
图3B是本发明第二实施例时脉产生器的方块图之二。
图3C是多频锁相回路的部分内部方块示意图。
图4是本发明第三实施例的时脉产生器的方块图。
图5是本发明第四实施例的时脉产生器的方块图。
图6是本发明第五实施例的时脉产生器的方块图。
图7是本发明第六实施例的时脉产生器的方块图。
图8是本发明一较佳实施例的较省电的时脉产生器的方块图。
21、81、206多工器(多任务器) 35、101相位比较器33、103除频器 105参考讯号产生器31、107压控振荡器 109低通滤波器111充电泵 113补偿电路115控制电路 100时脉产生器102、104、106锁相回路 200频率多工电路(频率多任务电路)202展频控制器 204内部锁相回路206a、206b输入端206c输出端300多频锁相回路 302、304频率设定电路306、308频率设定电路400特定频率锁相回路402、404频率设定电路
具体实施例方式
以下结合附图及较佳实施例，对依据本发明提出的时脉产生器其具体实施方式
、结构、特征及其功效，详细说明如后。
第一实施例请参阅图2A所示，是依照本发明第一实施例的时脉产生器方块图。在本实施例中，时脉产生器是包括了频率多工电路(频率多任务电路)200，是接收输入时脉讯号T1和预定频率讯号fI来产生第三时脉讯号CLK3。而在本实施例中，预定频率讯号fI为14.318MHz。
请继续参阅图2A所示，下面详细地来说明频率多工电路200的内部结构。多工器(多任务器)21是接收是接收输入时脉讯号T1和预定频率讯号fI，而其输出耦接内部锁相回路204。而内部锁相回路204则将其输出耦接至展频控制器202和多工器206。多工器206是分别接收接收内部锁相回路204和展频控制器202的输出。
在本实施例中，安置展频控制器202的目的是为了针对例如视频图形数组(video graphics array，以下简称VGA)等的装置进行展频的动作。设计者可以使用展频控制致能讯号SSC-EN来控制多工器206切换输出。当本发明的时脉产生器要对VGA进行展频时，展频控制致能讯号SSC-EN可以控制多工器206导通输入端206a和输出端206c，以选择展频控制器202的输出来产生时脉讯号CLK3。而若是频率多工电路200不用进行展频时，则展频控制致能讯号SSC-EN使多工器导通输入端206b和输出端206c，以选择内部锁相回路204的输出来产生时脉讯号CLK3。
请继续参阅图2B所示，是本发明频率多工电路方块图之二。多工器21是依据选择讯号SEL来选择输入时脉讯号T1或是预定频率讯号fI做为输出。当本发明的时脉产生器需要对VGA进行展频的动作时，则选择讯号SEL会使得多工器21选择输入时脉讯号T1送至内部锁相回路204。内部锁相回路204是将输入时脉讯号T1乘以N再除以M之后产生时脉讯号CLK1，其中M和N都是正整数，并且M和N的数值，可以由熟习此技艺者依据实际情况自行设计。接着，展频控制器202会依据时脉讯号CLK1来产生时脉讯号CLK2。若是本发明的时脉产生器不需要进行展频的动作时，选择讯号SEL则使得多工器21选择预定频率讯号fI送至内部锁相回路204而产生时脉讯号CLK1。
而另一选择实施例，请参阅图2B所示，其绘示另一种频率多工电路的内部方块图。在图2B中，频率多工电路200只需要一个预定频率讯号作输入即可，因此可以节省图2B中的多工器21，使得频率多工电路200的内部架构更为简洁。而在本图中，频率多工电路200输入的预定频率讯号可以选择27MHz。
第二实施例请参阅图3A所示，是依照本发明的第二实施例的时脉产生器方块图。在本实施例中，本发明的时脉产生器包括了有多频锁相回路300。多频锁相回路300是接收与第一实施例相同的预定频率讯号fI，来同时产生时脉CLK1和时脉CLK2。一般来说，如果输入频率讯号和输出的时脉讯号是一对一的关系时，也就是说，当锁相回路如果是接收一个预定频率讯号来产生一个时脉讯号的时候，其时脉讯号的精准度非常高。但若是如本发明的时脉产生器是接收一个频率讯号而产生多个时脉讯号的时候，则每一个输出的时脉讯号间就需要有一些关联性来提高输出讯号的频率的精准度。
请继续参阅图3A所示，多频锁相回路300具有频率设定电路302、304、306。在本实施例中，多频锁相回路300是接收预定频率讯号fI，并使得频率设定电路302将频率讯号fI的频率乘以T后，分别送入频率设定电路304和频率设定电路306。其中，频率设定电路304是将预定频率讯号fI乘以T以后再除以U，然后由多频锁相回路300产生时脉讯号CLK1。而频率设定电路306是将预定频率讯号fI乘以T后再除以V，且由多频锁相回路300产生时脉讯号CLK2。在本实施例中，T、U及V都是正整数，并且也都是2X、3Y与5Z三者中，任二者的乘积的倍数，同样地，X、Y及Z也都是正整数。
在本实施例中，将T、U及V设定为2X、3Y与5Z三者中任二者的乘积的倍数的原因，是因为在笔记型计算机中，很多装置的工作频率系2X、3Y与5Z三者中任二者的乘积的倍数，例如VGA的工作频率系27MHz。因此，本发明将笔记型计算机中所常用到的工作频率取最小公倍数，就得到时脉讯号CLK1和CLK2之间的关系，也因此可以提高精确度。
虽然本实施例中，多频锁相回路300是接收频率讯号fI来产生时脉讯号CLK1和CLK2，但是并不以此来限定本发明。图3B是依照本发明第二实施例的另一种时脉产生器方块图。请参阅图3B，多频锁相回路300除了产生时脉讯号CLK1和CLK2以外，还可以例如图3B中产生CLK3。与图3A同样的原理，多频锁相回路300是接收预定频率讯号fI后，使得频率设定电路302和308将预定频率讯号fI乘以T再除以W，再由多频锁相回路300产生时脉讯号CLK3，其中T和W系2X、3Y与5Z三者中，任二者的乘积的倍数，同样地，X、Y及Z也都是正整数。
请参阅图3C所示，是多频锁相回路的部分内部方块示意图。压控振荡器31是耦接除频器33、频率设定电路304、306和308，而除频器33的输出则耦接至相位比较器35。当压控振荡器31开始振荡时，会产生输出时脉讯号CLKOUT至除频器33。除频器33会将输出时脉讯号CLKOUT的频率除以T以后而产生时脉讯号CLKA，在此T为2X、3Y与5Z三者中，任二者的乘积的倍数。另外，相位比较器35是接时脉讯号CLKA和预定频率讯号fI，并且相位比较器35会依据二者比较的结果产生比较时脉讯号CLKCOM。然后比较时脉讯号CLKCOM会经过后续电压提升和低通滤波等程序之后(详细原理请参阅图1A)，再回授至压控振荡电路31。
请继续参阅图3C所示，频率设定电路304、306和308同样也会接收输出时脉讯号CLKOUT。其中，频率设定电路304会将输出时脉讯号CLKOUT的频率除以U，以产生时脉讯号CLK1；频率设定电路306会将输出时脉讯号CLKOUT的频率除以V，以产生时脉讯号CLK2；而频率设定电路308会将输出时脉讯号CLKOUT的频率除以W，以产生时脉讯号CLK3。其中，U、V及W系2X、3Y与5Z三者中，任二者的乘积的倍数。而当整个多频锁相回路300趋于稳定后，时脉讯号CLKA的频率，就会等于预定频率讯号fI的频率。也就是说，输出时脉讯号CLKOUT的频率，会等于频率讯号fI的频率的T倍。而一般来说，频率设定电路304、306和308，可以用除频器电路来实现。
第三实施例请参阅图4所示，是依照本发明第三实施例的时脉产生器方块图。在第二实施例中有提到，笔记型计算机内大部分的装置其工作频率是预定频率讯号fI乘上2X、3Y与5Z三者中任二者的乘积的倍数，但是也不是所有的装置其工作频率都是如此。有些装置的工作频率无法使用第二实施例中多频锁相回路300的方式产生出来，因此必须另外产生特定的时脉讯号。因此，在本实施例中，特别设计了特定频率锁相回路400来产生特定的时脉讯号。在本实施例中，特定频率锁相回路400可以与其它的电路来组合成本发明的时脉产生器。如本实施例中，是将频率多工电路200与特定频率锁相回路400作结合而组合成本发明的时脉产生器。其中频率多工电路200在第一实施例中已经介绍过，在此不再赘述。此外，特定频率锁相回路400是接收上述的预定频率讯号fI来产生时脉讯号CLK4和时脉讯号CLK5。
请继续参阅图4所示，特定频率锁相回路400包括了频率设定电路402和频率设定电路404。特定频率锁相回路400同样也是接收预定频率讯号fI，再经过频率设定电路402后，会使得特定频率锁相回路400输出特定频率的时脉讯号CLK5，在本实施例中，时脉讯号CLK5的频率例如为24.567MHz，这个频率是无法用第二实施例中的频率设定电路产生出来的。接下来，使得频率设定电路404将频率设定电路402送来的讯号再乘以Q除以P后，使得特定频率锁相回路400会产生时脉讯号CLK4，而Q和P都为正整数。
第四实施例请参阅图5所示，是依照本发明第四实施例的时脉产生器方块图。在本实施例中，本发明的时脉产生器包括了多频锁相回路300和特定频率锁相回路400。其中多频锁相回路300和特定频率锁相回路400是同时接收预定频率讯号fI而产生时脉讯号CLK1、CLK2、CLK3、CLK4和CLK5，其个别的工作原理在以上实施例已经说明过，在此不再赘述。
第五实施例请参阅图6所示，是依照本发明第五实施例的时脉产生器方块图。在本实施例中，是将第一实施例中的频率多工电路200和第二实施例中的多频锁相回路300，组合成本发明的时脉产生器。其个别的工作原理请参阅第一实施例和第二实施例，在此不再赘述。
第六实施例请参阅图7所示，是依照本发明第六实施例的时脉产生器方块图。在本实施例中，本发明的时脉产生器是包括了频率多工电路200、多频锁相回路300和特定频率锁相回路400，是接收输入时脉讯号T1和预定频率讯号fI，以产生时脉讯号CLK3、CLK4、CLK5、CLK6、CLK7、CLK8和CLK9。其中，CLK9的频率就是预定频率讯号fI的频率，在本实施例中，预定频率讯号fI的频率例如为14.318MHz。另外在本实施例中，频率设定电路302是将多频锁相回路300所接收的预定频率讯号fI之频乘以5乘以8乘以27以后，分别送入频率设定电路304、306和308。
其中，频率设定电路304是将频率设定电路302送来的时脉讯号的频率除以2X1除以3Y1除以5Z1。此外，频率设定电路306是将频率设定电路302送来的时脉讯号的频率除以2X2除以3Y2除以5Z2，而频率设定电路308则是将频率设定电路302送来的时脉讯号的频率除以2X3除以3Y3除以5Z3。前述的X1、X2、X3、Y1、Y2、Y3、Z1、Z2、Z3皆为正整数。而频率多工电路200、多频锁相回路300和特定频率锁相回路400个别详细的工作原理，上述实施例都已经提过，因此本发明在此不再赘述。
在以上六个实施例中，提出了本发明可以变化的方式，但是并不以此限定本发明非要如此设计。只要时脉产生器是用锁相回路组成，并且可以用一个固定的预定频率讯号，来产生多个时脉讯号的输出，即符合本发明的精神。因此熟习此技艺者，可以依照实际需要来做变化。例如图8所示，其是依照本发明的一较佳实施例的较省电的时脉产生器方块图。在图8中，每一个输出的时脉讯号都输入至例如多工器81的开关电路，并且每一个开关电路都例如多工器81所示，接收输出致能讯号O-EN来决定是否将时脉讯号CLK3、CLK4、CLK5、CLK6、CLK7、CLK8和CLK9输出。当时脉产生电路在省电模式时，输出致能讯号O-EN可控制将所有的开关电路的输出关闭，以节省电力的损耗。
综上所述，本发明因为将所需要的时脉讯号，整理出一个最小公倍数的规则，因此只需要使用一个固定的预定频率讯号，就可以产生不同的时脉讯号。也因为本发明只需要使用一个固定的预定频率讯号，相对地，所要用到的石英晶体也只需一个，因此使得本发明的时脉产生器的体积和价格都大幅度的降低。
另外，本发明的时脉产生器内的频率多工电路，在展频控制器闲置的时候还可以输出时脉讯号，而不会随的闲置造成浪费。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种时脉产生器，其特征在于其包括一频率多工电路，包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号，进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，且N及M为正整数；以及一多工器，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出一第三时脉讯号；以及一多频锁相回路，用以接收该预定频率讯号，输出一第四时脉讯号与一第五时脉讯号，其中，该第四时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第五时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
2.根据权利要求1所述的时脉产生器，其特征在于其中所述的多频锁相回路更包括接收该预定频率，输出一第六时脉讯号，该第六时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
3.根据权利要求1所述的时脉产生器，其特征在于其更包括一第一开关模组，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组依据该输出致能讯号以决定是否将该第三时脉讯号输出；以及一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组依据该输出致能讯号以决定是否将该第四时脉讯号输出。
4.根据权利要求3所述的时脉产生器，其特征在于其中所述的第一开关模组和该第二开关模组包括一多工器。
5.一种时脉产生器，其特征在于其包括一频率多工电路，包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号，进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，且N及M为正整数；以及一多工器，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出一第三时脉讯号；一多频锁相回路，用以接收该预定频率讯号，输出一第四时脉讯号与一第五时脉讯号，其中，该第四时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第五时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数；以及一特定频率锁相回路，用以接收该预定频率讯号，获得一特定频率讯号，而输出一第六时脉讯号，其中，该第六时脉讯号的频率等于该特定频率讯号的频率乘以Q除以P，且Q及P皆为正整数。
6.根据权利要求5所述的时脉产生器，其特征在于其中所述的多频锁相回路更包括接收该预定频率，输出一第六时脉讯号，该第六时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
7.根据权利要求5所述的时脉产生器，其特征在于其更包括一第一开关模组，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组依据该输出致能讯号以决定是否将该第三时脉讯号输出；一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组依据该输出致能讯号以决定是否将该第四时脉讯号输出；以及一第三开关模组，是接收该第六时脉讯号和该输出致能讯号，且该第三开关模组并一据该输出致能讯号以决定是否将该第四时脉讯号输出
8.根据权利要求7所述的时脉产生器，其特征在于其中所述的第一开关模组、该第二开关模组和该第三开关模组包括一多工器。
9.一种时脉产生器，包括一频率多工电路，其特征在于该频率多工电路包括一展频控制器，用以使该频率多工电路接收一输入时脉讯号来进行一展频处理，而获得一第一时脉讯号；一内部锁相回路，用以使该频率多工电路接收一预定频率讯号，而获得一第二时脉讯号，其中，该第二时脉讯号的频率等于该预定频率讯号的频率乘以N除以M，N及M为正整数；以及一多工器，用以从该第一时脉讯号与该第二时脉讯号二者择一，而输出该第三时脉讯号。
10.根据权利要求9所述的时脉产生器，其特征在于其更包括一第一开关模组，是接收该第三时脉讯号和一输出致能讯号，且该第一开关模组并依据该输出致能讯号以决定是否将该第三时脉讯号输出；以及一第二开关模组，是接收该第四时脉讯号和该输出致能讯号，且该第二开关模组并依据该输出致能讯号以决定是否将该第四时脉讯号输出。
11.根据权利要求10所述的时脉产生器，其特征在于其中所述的第一开关模组和该第二开关模组包括一多工器。
12.一种时脉产生器，包括一多频锁相回路，其特征在于该多频锁相回路接收一预定频率讯号，输出一第一时脉讯号与一第二时脉讯号，其中，该第一时脉讯号的频率等于该预定频率讯号的频率乘以T除以U，该第二时脉讯号的频率等于该预定频率讯号的频率乘以T除以V，而T、U及V皆为2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
13.根据权利要求12所述的时脉产生器，其特征在于其中所述的多频锁相回路更包括接收该预定频率，输出一第三时脉讯号，该第三时脉讯号的频率是该预定频率讯号的频率乘以T除以W，而W是2X、3Y与5Z三者的任二者的乘积的倍数，且X、Y及Z皆为正整数。
14.根据权利要求12所述的时脉产生器，其特征在于其更包括有一特定频率锁相回路，用以接收该预定频率讯号，获得一特定频率讯号，而输出一第四时脉讯号，其中，该第四时脉讯号的频率等于该特定频率讯号的频率乘以Q除以P，且Q及P皆为正整数。
15.根据权利要求14所述的时脉产生器，其特征在于其中所述的特定频率讯号的频率是24.576MHz。
全文摘要
本发明是关于一种时脉产生器，其包括频率多工电路、多频锁相回路和特殊频率锁相回路。其中频率多工电路是接收预定频率讯号和需要作展频处理的输入时脉讯号后，产生第一时脉讯号和第二时脉讯号，并选择其中之一来产生第三时脉讯号。而多频锁相回路接收预定频率讯号后会产生第四、第五和第六耐脉讯号。特定频率锁相回路则接收了预定频率讯号后，会产生第七时脉讯号和第八时脉讯号。因此，本发明只需要一个输入频率讯号，就可以产生多数个输出时脉讯号。
文档编号H03L7/06GK1665139SQ200410006930
公开日2005年9月7日 申请日期2004年3月1日 优先权日2004年3月1日
发明者刘纯芝, 薄占平 申请人:仁宝电脑工业股份有限公司