专利名称：扬声器的制作方法
技术领域：
本发明涉及用实际上可能是模拟的或数字的电信号发声的扬声器。
背景技术：
常规模拟扬声器的操作依靠由某种类型的机电电动机来驱动的振动膜(通常是单片振动膜)的运动，虽然扬声器曾经尝试过使用静电、压电和电离器件，但动圈是最普通的。从整体上讲，模拟扬声器尝试通过与平滑变化的模拟电信号近似同步地推动振动膜的全部或一部分来再现所需的声音，该模拟电信号通常被解释成代表扬声器的听众应该听到的瞬时声压。此类模拟扬声器的固有限制部分地涉及所使用的振动膜的硬度、振动膜的质量、可从具有足够带宽的机电电动机获得的功率的线性和效率；以及对振动膜摆幅(throw)的限制。这些因素和其它因素相结合，使得模拟扬声器只能以低效率和相当高的失真度来操作。
随着通常以16位二进制格式的有用高质量数字音频材料(通常具有接近于0.002％的固有失真度)的流行，很明显，在收听再现的声音(包括收音机、电视机、密致盘片(CD)和数字磁带)时，对音频质量的限制因素是接近于1％失真度(差500倍)操作的现有模拟高保真扬声器系统。近来电子设备的趋势已倾向于减少功耗，不只是减少功率消耗量，而且要降低设备的工作温度，从而允许实现超小型化和高可靠性以及便于携带，而且允许以小电池操作。此外，在0.3％到1％的电声效率水平下操作的线性模拟功率放大器/扬声器组合已与这种潮流脱节了。最后，虽然随着数字收音机和电视机的出现，使得数字音频源材料变得日益普及并不断增加，但用于再现数字源材料的常规高保真系统都需要在系统中的某个部分包含数字-模拟转换器(DAC)，以产生应用于模拟扬声器的模拟信号。DAC本身产生的噪声和失真还加到系统中已出现的噪声和失真中，而且也增加了额外的成本。
为了开发出克服上述模拟扬声器的某些或所有限制因素的数字扬声器设计，已进行了一些尝试。这些尝试分成几类伪数字扬声器，包括驱动标准模拟扬声器的数字信号处理器；动圈数字扬声器，具有抽头式“音圈”；压电和静电驱动器，其中把振动膜的面积分成具有二进制相关表面积的不同区域；以及脉宽调制放大技术，它实际上是一种数字放大器技术。
先前为建立数字扬声器系统而进行的所有尝试都假设二进制数字代码是数字信号媒体，不仅仅是在器件的输入端(实际上，这是一个理想的假设)，而且也在输出换能器处。这实际上引起了严重的技术问题。
在有符号的n位系统中，用于输出最低位(LSB)的换能器工作于比最高(无符号)位(MSB)小2n-2倍的功率电平。由于扬声器件所必需的机械性质，所以宽的动态范围给LSB和MSB换能器所使用的器件类型带来严重的设计限制，从而使器件的匹配非常困难。在二进制加权的换能器(或换能器阵列)系统中，在代码从具有许多连续的低阶零或1的值变到具有许多连续的低阶1或零的下一个电平(升或降)的点处，引起严重的瞬变问题。在此代码点变化中产生多个声学转换，即使代码变化只表示信号幅度中最好几乎听不见的最低位的变化，这将不可避免地产生相当大的声能。
除了所述的切换瞬变问题以外，还存在与零到1和1到零的代码变化有关的电平误差。这是因为在实际系统中，换能器不易精确匹配，从而无法使最高位换能器准确地在有效功率或幅度上比共同作用的所有低位换能器之和大一个最低位。
人们不会不知道扬声器具有许多换能器组成的阵列，这些阵列产生独立且单独馈送的压力脉冲，但在过去这是以二进制数字信号进行的，如Stinger的4,515,997号美国专利，鉴于上述原因，它实际上没有获得成功。没有人以一元数字信号这样做，因为人们还没有预见到它们在这些方面的优点。如Nubert的4343807 A1号丹麦专利，已使用电压采样信号而不是分立的时间采样信号来确定，在已达到一系列电压阈值时应选通以一维或二维阵列排列的相同换能器的哪个瞬时号码，但该专利没有揭示对二进制(或其它)数字代码进行一元编码，它也不能用于把使各种换能器触发的电压电平转换成合适的声压级，而是在换能器中触发接近瞬时三维的音量变化或恒定的行程，于是在触发器的边沿产生一系列正负压力脉冲，而不是具有适当极性的连续脉冲，其最终结果是不产生有用的声功率。Nubert描述了其发明的操作完全根据某些电压水平下发生的事件，这本身并未揭示规则时间采样的数字信号，例如，快闪ADC能进行数字化而不需要规则(在某些情况下，任意)时钟信号。在Nubert的揭示中未清楚地指明在存在数字输入信号的情况下如何实现对各个换能器的控制，尤其是，未清楚地指明如何把这些数字输入信号编码成为任何所需的形式。Nubert揭示了使用恒定行程的换能器的想法，但没有揭示恒压的脉冲换能器。
现有数字扬声器设计未妥善解决的另一个问题是产生所需的声音输出波形的换能器的动态范围和合适的驱动波形。
在已有技术中有众所周知的二进制-一元编码器。5,313,300(Rabile)号美国专利中描述了从能对不太宽的二进制字进行编码的一元子编码器合成宽二进制字的用于视频DAC的这种编码器的技术。描述的该技术使用以类似于树状结构互连的小型一元编码器的“层”，以附加选通方框进行最终一元转换。把此设计扩展到较大输入二进制位宽所存在的问题是，所有一元子编码器之间的互连系统变得很复杂，且不能顺从总线结构方式(因为其树状分层或级联性质)。此外，5,515,300号美国专利的设计预先假定存在一元子编码器方框，虽然揭示了用于整个复合编码器的真值表，但没有描述此种子编码器的操作(也没有真值表)，因此其实际性质是不清楚的。
众所周知的数字脉宽调制PWM，例如Kirn的4,773,096号美国专利，它使用时钟振荡器来驱动数字计数器(其输出端连到数字幅值比较器的一个输入端)，以把一系列数字输入字转换成一系列PWM波形，该波形的连续平均值近似于一系列数字输入字的值。然而，此装置没有象这里所揭示的一样把单个数字输入脉冲转换成PWM斜波信号。
Rogers的5,287,531号美国专利揭示了一种装置，通过对一系列串行输入/输出移位寄存器(SISOSR)进行菊花链接，以从计算机总线中的一系列插入卡中读取数据，每张卡读取一个数据，并按序将其内容计入控制微处理器。然而，以此方案从每张卡中检索到的数据量完全受到安装在每张卡上SISOSR尺寸的限制，而且不能单独地把信息写入每张卡，也不能存储信息或对卡进行控制。很明显，Roger的器件通过读取来自SISOSR(插在离控制微处理器最远的总线端部，且其数据配置成不同于可插入总线的任何有效卡所产生的数据并被处理器这样认为)的伪数据来检测总线上的器件数，该器件不在专用线上产生指示检测到的总线上最后一个器件的独特逻辑脉冲。
说明书、摘要和权利要求书中所使用的术语的定义一个一元的数字(digit)也可采用两个值0、1中的任一个值，或者可定义为只采用单个值1，然后用它不存在表示0，这多少类似于罗马数字表示法。除了以1的整数次幂来代替2或10的整数次幂以外，一元整数位置表示法类似于二进制或十进制位置表示法。由于1的所有正整数次幂都等于1，所以很清楚，用一元表示法，所有的数字都具有相同的权，该权是单位一，且一元位置表示法中一元数字的位置是无关的，只有其值1或0，或其存在或不存在具有某种意义。于是，在一元位置整数中从右数第四个一元数字表示因子1或0乘以13＝1，右面的第一个一元数字表示因子1或0乘以10＝1。因此，例如，110102＝1×14+1×13+0×12+1×11+0×10＝110+110+0+110+0＝310它在数字中只是一个1位数字。于是，数字的位置在一元数字中变得无关紧要。因此，在位置表示法中用作位置监护人的0在一元情况下是无关的，所以不需要0。于是，我们只需要把数字110101准确地写作1111，两种表示法都具有十进制值310。
术语十进制的数字没有专用名称。通常把“二进制数字”的语句简化为“位”。同样，通常把“一元数字”简化为“单元”。然而，由于单词“单元”因不熟悉的作用而容易与其更常用的意思混淆，我们使用了语句“一元数字”。
发明内容
一种扬声器包括一些基本上相同的换能器，每个换能器配置成把电学扬声器输入信号转换成声输出，其中每个换能器可相互独立地被分立时间采样的数字信号驱动，这些信号表示将由扬声器产生的声音，其特征是每个换能器可以预定采样速率被一元数字信号驱动，此扬声器还包括以预定采样速率把非一元数字输入信号转换成多个一元数字信号的编码器装置，每个换能器在一元数字驱动信号脉冲的持续时间产生近似恒定的压力脉冲。
本发明可附加地包括脉冲成型装置，用于把一元数字信号转换成适于所使用的换能器类型的各种正方形和非正方形分布的脉冲信号。换能器最好是相同的，在一个较佳实施例中，每个换能器都为双极性，能依据所加的一元信号的极性含义产生正负压力变化。
在一个较佳实施例中，换能器以两维的阵列排列。每个换能器的形状可以嵌成两维的棋盘花样，例如，可以是三角形、方形、矩形或多边形。在此情况下，可任意设置换能器之间的间隔。此外，每个换能器的形状可以不嵌成棋盘花样，例如可以是圆形或椭圆形，邻近换能器之间设置间隔。可通过在第一换能器阵列后面设置另一个换能器阵列，第二阵列中的每个换能器位于第一阵列中相应的间隔后面，使它们排列成三维，如此来开发第一阵列换能器中所存在的间隔。可重复此处理，以提供具有任意层数的组合换能器阵列。
由于换能器阵列以两维或三维方式分布于空间，所以通过依据阵列中任意特定换能器位置改变换能器数量，使听众可远离换能器，其结果是由换能器同时发出的声脉冲将在不同时间到达听众的位置。通过引入依据换能器离听众的距离对换能器的输入信号进行差分延迟的延迟装置来校正此结果，从而使对扬声器发生变化的单个输入信号而引起的所有换能器的声脉冲同时到达听众的位置。此外，可对延迟装置进行调节，以依据选中并可变的听众位置改变所加的延迟。
如本发明所述的各个换能器还可以包括以两维或三维阵列排列的两个一组、三个一组、四个一组或一般的N个一组(N＞＝1)的独立换能器元件，每个换能器元件包括被同一一元信号驱动并位于阵列中的N个一组的换能器元件，从而每个N个一组整体的重心位置尽可能靠近阵列的垂直或水平中心线，或者在三维阵列的情况下尽可能靠近阵列的前后中心平面，如此把从扬声器感觉到的声音局限在阵列中心附近尽可能小的范围内。此技术使得可构成包括换能器阵列的大型数字扬声器，其中阵列的空间范围可与听众离扬声器的距离相比拟，而仍旧可产生此扬声器是一个接近于阵列中心的有限位置的小空间声音源的错觉。
换能器阵列所产生的输出声音是各个换能器所产生的单个声音的相加效应。单个换能器不能再现所需的声音。在对每个换能器的驱动电平固定的情况下，启动较少数目的换能器将再现较轻的声音，而不是较响的声音。把输入信号编码成一元格式的结果是从N编码里产生M编码，这里N是输入信号所表示的不同电平的数目，也是所需换能器的最大数目，M是瞬时输入信号电平，也是由该输入信号电平启动的换能器的数目。
从所获输出声压的观点看，在一元编码数字扬声器系统中，由于所有的换能器都具有相同的单位输出功率电平或“权重”，所以无论在总共N个换能器的组中接通哪些M个特殊换能器来产生有效的最大输出声压级MN都没有关系。于是，在从整个阵列中选择换能器小组方面可获得很大的自由度，这些小组可用于以各种方式增强性能。
与相同输入信号电平有关的换能器最好在阵列中相互靠近，从而获得高度集中的声源效果，尤其是在低幅度的再现声音的场合中。
为了减少扬声器发射超过人们听力极限的频率范围(例如，大于约20KHz的频率)的声波(超声波发射)，可在输出换能器阵列和收听空间之间加上声波低通滤波器。这可通过在声波输出换能器和收听空间之间放置适量材料来实现，该材料在超过20KHz的范围内具有强的吸声能力，在低于该频率时具有低的吸声能力。
可通过尽可能提高数字采样速率来减少扬声器的超声波发射。可从密致盘片和其它普通声源获得的标准数字音频材料具有40KHz到50KHz范围内的采样速率。当以此采样速率再现20KHz的音频输入信号时，在输入信号的每个周期内仅产生两个或三个样品。如果对声学输出换能器自始至终都保持同一个采样速率，则大部分声能将在低于100KHz的频率下发射，少量的声能在较高频率下发射。如果采样速率提高到例如100KHz，则将在更高的频率下产生最低频的强超声波，并成比例地减小其幅度。本发明还可包括数字插入装置，以提高扬声器输入信号的采样速率。在本发明中，在进行数字-模拟声转换后，使用插入处理以减轻声学滤波，而不是电学滤波的要求。
编码器装置可具有相应于一元信号数目和换能器数目的多个并行输出端。为了在时间上压缩一元信号并使编码器装置具有更少的输出端(极限为单个输出端)，另一个布局是使一元信号重新构成并行流应用于换能器。
依据本发明的扬声器组件最好包括连接在编码器装置和换能器之间的换能器驱动器，此换能器驱动器把来自编码器装置的一元输出信号转换成合适的电流和电压电平，以驱动换能器。
扬声器组件最好附加控制换能器驱动波形形状的脉冲成型装置，此脉冲成型装置可提供偏离于标称正方形标准数字脉冲的驱动脉冲。当换能器超出适于用作数字扬声器元件的操作速度范围时，如果其动态范围由阻力或粘滞拉力所决定，则正方形驱动脉冲接通时将提供基本上恒速的操作，于是将产生近似于方波(恒定)的脉冲输出压力。当换能器动态范围由类似于弹力的回复力(柔顺力)所决定时，一般是换能器低于其共振频率操作且具有低阻尼，则脉冲成型装置可提供线性斜坡形驱动脉冲。当换能器的动态范围由惯性力所决定时，一般是换能器高于其共振频率操作并具有低阻尼，则脉冲成型装置可提供双极性脉冲形驱动脉冲，该脉冲包括与输入脉冲前沿一致的短脉冲以及与输入脉冲后沿一致的反极性的第二短脉冲。当由此三种情况组成换能器的动态范围时，脉冲成型装置可提供这样的驱动脉冲波形，从而在每个输入脉冲的周期内产生基本上恒定的脉冲输出压力。脉冲成型装置可提供上述一些或所有脉冲形状的任意组合并可附加地直接与换能器驱动装置组合成一个合成结构。此外，脉冲成型装置可以插在编码器装置和换能器驱动器装置之间。另一个变形是可把脉冲成型装置插在换能器驱动器装置和换能器之间。
为了在产生正方形驱动脉冲时保持数字脉冲驱动电子装置的高功率，可用脉宽调制技术(PWM)来实现脉冲成型装置，其中换能器驱动脉冲的有效形状是在一元输入脉冲周期内产生有许多周期且快速变化的正方形波形的平均值，为了产生适于换能器动态范围的有效脉冲形状，其传号-空号比必须连续变化。
一个较佳实施例中的编码装置可具有分组装置，用于把n个输入二进制数字或位(如果输入是二进制数字)分成k组n/k位；还可具有数目相应于k的多个编码器，每个编码器具有n/k个输入位和数目少得多的逻辑门，则换能器驱动器也具有一些附加的门。
在另一个较佳实施例中，以模的方式建立从n个输入二进制(例如)位中产生N个(这里N＝2n-1，或如果把n个输入位中的一位用作符号位，则N＝2n-1-1)一元信号的编码装置，从而把一些相同的编码子模块连接到数据总线，该总线用于输送表示要再现成声音的输入电信号的全部输入二进制(例如)数据字。每个编码子模块被设计成对P个一元数字进行编码，这里P＜N，通常有Q个这样的模块，从而P×Q＝N，这些子模块在被启动而成为编码器以前，通过控制总线向它们发送控制信号以及通过数据总线或控制总线向它们发送编程数据进行预编程，从而在编程后每个Q子模块响应于不同组的P个输入信号电平，并只把该组的P个输入信号电平编码成为P个一元输出信号。其累积结果是把所有N个可能的输入信号电平编码成为P×Q＝N个一元输出信号，但它没有平滑n位二进制(例如)到一元编码器的复杂性，而是使用便于设计和大量制造的Q个相同的模块，而且也便于扩展到不同数目的输入信号位n。通过使Q个编码器子模块的每一个包含触发器并使控制总线连接在模块之间以使Q个触发器互连，从而形成一串行输入移位寄存器，从而使编程系统变得及其简单。编程时，在对移位寄存器进行初始化清零后，对如此形成的移位寄存器的输入端引入单个访问(access)脉冲AP(未示出)，此移位寄存器实际上分布于所有的Q个编码器子模块之间，然后由控制总线上的公共时钟信号每次通过移位寄存器的一个触发器对该寄存器进行定时。因为在编程期间只有一个AP引入触发器的输入端，所以在每个时钟脉冲已把它移到下一级后，只有一个模块可包含此AP，因此，如果用每个模块中的触发器来启动编程的模块，则只有当模块包含AP时，才可通过例如在公共数据总线上引入编程信息，并在所有模块的公共控制总线上发出一编程脉冲(其中，只有在其触发器中包含AP的模块将响应于该编程指令)，依次对每个模块进行独立编程。于是，利用时钟信号使AP通过Q个模块进行移位(每次一个模块)，并在每次移位操作后发出编程信息，即使模块在逻辑上是相同的且没有硬件独特的地址，也能用该模块特定的信息对整个模块链的每个模块进行编程。此模块编程技术广泛地应用于连接到公共总线的任意可编程模结构，且它的使用并不限于这里提出的数字扬声器设计。
可通过采用编码方案以外的符号信息，并结合编码器的输出控制换能器驱动器或脉冲成型装置，以直接控制输出信号的符号，来简化把一种格式(例如二进制)的数字输入转换成一元数字输出的编码装置，这里输入格式表示带符号的量。在二进制-一元编码器具有n个输入位的情况下，这里输入位中的一位是符号位，如果其它的n-1位被馈送到无符号的n-1位二进制-一元编码器，且2n-1-1个一元数字输出信号与输入二进制符号位一起被馈送到换能器驱动器，则可减少大量电路且不损失信息。
可以逻辑AND方式，以叠加在来自一元编码器输出端和任意脉冲成型电路的驱动信号上的高频信号对换能器进行选通和阻断，可调节换能器所发射的声输出脉冲的有效幅度而仍保持高效率，这里高频信号的传号-空号比可从0连续变化到1。这虽然类似于PWM，但它是对扬声器电路所产生的附加调制。改变换能器所发射的声输出脉冲有效幅度的另一个或可能的附加方法是改变提供给换能器驱动器电路的电源电压，利用PWM技术使此方法也可获得高效率。这两种技术都赋予扬声器音量控制的功能，而在扬声器系统的输出端右边产生音量控制的有效衰减时保持可能有的最高信噪比，从而对信号同样地衰减任意内部产生的噪声。
可使用上述章节中所述的方法减少一元数字扬声器所需的换能器的数目，而不减少声音输出的有效分辨率。这最好通过在扬声器组件中装入功率控制装置来实现，这些装置诸如上述章节中所述，可依据输入信号的幅度动态地改变每个换能器的输出功率。功率控制装置可包括数字延迟器件，能在其最低频率下在输入信号的至少半个周期中以n位的全输入信号分辨率(例如，如果对输入信号进行二进制编码)进行存储；存储装置，用于在输入信号被存入延迟器件的持续期内存储输入信号所获得的最大幅度；一装置，用于选择在p个位构成的组的最高位位置中包含1而不包含0的p个最高的连续输入信号位(p＜＝n)，且不计入传递给一元编码器的符号位；以及依据存储装置中获得的最大幅度选择换能器的输出功率电平的装置，选出的功率电平得以通行，并从数字延迟器件中读出所存储的输入信号。在此情况下，能把＜＝p个位编码成为驱动2p个输出换能器的一元编码信号的数字扬声器可产生n位(p＜＝n)的动态范围，而避免提供n位二进制-一元编码器和输出系统所需的附加电路和换能器的额外的复杂性。
为了允许通过本发明主题的扬声器来再现模拟信号源以及数字信号源，可在扬声器组件中再装入模拟-数字转换器，以实现此功能。
为了提供正负压力变化，可设置分离的正负压力换能器或以双极性方式驱动相同的换能器。为了再现静音，关闭所有的换能器，从而它们是静止的。为了产生正压力，使换能器的前表面相对于关闭状态向外移动。为了产生负压力，使换能器的前表面相对于关闭状态向内移动。如果来自二进制-一元解码器输出的分离一元数字信号表示正和负压力，则可把这些信号加到分离的正-压力和负-压力产生换能器，或以推-拉或双极性方式驱动各个换能器，即使一对一元信号驱动一个换能器。对于给定分辨率的数字扬声器而言，此方案把所需的换能器数目减少了一半。此外，二进制-一元编码器可以省略二进制输入信号的符号位，并把它分别用于控制来自被编码器的(正)一元输出所驱动的声换能器压力脉冲的极性。对于给定分辨率的数字扬声器，此方案同样把换能器数目减少了一半。
实际的此类数字扬声器可能需要大量换能器，例如，为了处理8位的二进制输入，需要256个声压级表示。因为0级不需要压力，所以该级不需要换能器。因此，在此例中需要255个换能器(最大值)。如果以上述双极性方式驱动换能器，则有128个换能器就够了。一般，对于处理n位二进制输入的系统，需要2n-1个单极性或2n-1个双极性换能器。为此目的虽可使用分立的换能器，但使用集成的多个换能器来减少成本和制造复杂性更有利。例如，如果要使用静电换能器，可生产大量面积相等的电极，每个电极单独连接到一个具体换能器件的各个一元数字信号，于是产生一个换能器阵列。如果要使用压电换能器，则可把一片压电材料分隔成大量面积相等的区域，每个区域具有它自己的电极，这些电极分别连接到不同的一元数字信号，从而形成一换能器阵列。同样，若要使用电磁换能器，用一组分别连接的电线，最好是用印刷电路技术在公共衬底上制造这些电线，每根电线在器件的磁场内产生相同的安匝效应并分别连接到不同的一元数字信号，从而形成换能器阵列。可以双极性或推-挽方式操作所有这些阵列结构，从而阵列的每个换能器元件分别连接到两个不同的一元数字信号或一个一元数字信号和符号控制位以产生正负输出压力。所有这些阵列结构所具有的一大优点是需要多个相同的元件，这有助于匹配和简化制造。
附图概述
图1是示出依据本发明的数字扬声器中各种基本元件之间关系的方框图。
图2示出单极性3位二进制-一元转换器的逻辑。
图3示出3位偏移二进制-一元转换器的简单逻辑。
图4示出用成对反极性含义的一元信号推-挽(双极性)驱动换能器的方法。
图5示出具有典型的复杂~(n-1)2n简单逻辑门的n位单极性二进制-一元编码器基本的输入和输出。
图6示出用两个(n/2)位二进制-一元编码器以及一些附加的简单逻辑组装n位单极性二进制-一元编码器的方法。
图7示出图6所示附加的简单逻辑方框10中一个方框的细节。
图8示出由连到总线的多个相同逻辑模块构成并被总线控制器编程的可定标和可扩展的基于总线的二进制-一元编码器。
图9详细示出图8中总线连接模块中一个模块的结构，该模块把加到其上的特定范围的输入信号编码成为一元。
图10示出装入图8中每个模块15的简化触发器逻辑的细节，以使每个模块可被图8所示的总线控制器13单独编程。
图11示出一例的一元信号波形及用于具有各种动态特性的声换能器的有关适宜驱动波形，以产生大致为正方形的声脉冲。
图12示出用于数字脉宽调制(PWM)系统的简化逻辑，根据一元信号和符号(极性)信号产生线性的斜坡形PWM波形。
图13示出把作为图12所示系统元件的计数器和幅度比较器互连的常规方式。
图14示出由具有图13所示互连方式的图12电路所产生的典型PWM波形。
图15示出把图12的计数器和幅度比较器互连的改进方法。
图16示出应用于图12电路时由图15的互连方式所产生的改进PWM波形。
图17示出用于产生驱动具有惯性所决定动态范围的换能器所使用的双极性脉冲的简单逻辑电路。
图18示出图17所示电路的典型波形。
图19以剖面示出如何以三维方式堆叠多个两维换能器阵列，以便在每个阵列中设置间隔允许声音通过时形成更紧凑的声源。
图20以平面图示出与图19相似的布局。
图21示出换能器紧凑的两维阵列排序，每个换能器靠近与相邻信号电平有关的换能器。
图22示出为了补偿听众到换能器的路径长度差，把差分信号延迟加到阵列中每个换能器的方法。
图23示出如何使图22所示的延迟系统成为动态或静态可变和可编程。
图24以方框图示出一种系统，以从输入信号中选择最高的非零位子集，并把它们加到一些一元换能器上，从而既保持所需的输入-输出关系，也保持可能的最高分辨率。
图25以方框图示出一种扬声器，该扬声器应用了这里所述的某些发明和设计方法。
工业应用性本发明主题的数字扬声器可应用于当前使用模拟扬声器的所有场合，包括在民用和商业设备中再现音乐、话语和其它声音，这些设备包括收音机、电视机、记录CD和磁带放音机、音乐中心、高保真音响系统、有线广播系统、扩声系统、室内剧场、电影院、剧场、背景音乐系统、乐队、便携式声音再现设备、汽车内娱乐系统和耳机中的迷你形式。
此数字扬声器设计在这些应用中较之现有扬声器设计的优点包括再现的质量更高而失真更低；结构因子比大多数音箱模拟扬声器更平坦；因为采用的是数字电路而不是模拟电路，所以具有更高的稳定性；不需要独立的线性功率放大器；重量更轻；更便于携带；更便于制造并保持高的质量标准；可把批量产生技术应用于换能器阵列组装；效率更高，因此功耗更低，且从电池电源获得更长的操作时间；成比例的设计允许以统一的方式平衡所需的精度与成本和复杂性，因为可通过增加更多同精度的元件来实现更低的失真；在输入信号为零时可产生实际为零的输出噪声(即，非常高的信噪比)。
本发明的较佳实施方式图1示出本发明基本的创新。在n个输入信号路径上的输入缓冲器1处接收到某种表示声压波形的数字输入信号。此数字信号可以是任意的数字代码形式(例如，串行或并行形式的二进制代码、十进制代码)。虽然本发明不限于此输入格式，但为了说明，假设是一种n位的二进制代码输入信号，这里n位中的一位是表示输入信号极性的符号位。输入缓冲器1对输入信号呈现均一的阻抗，并在把n个并行二进制位提供给编码器2前进行一些必要的电平转换和/或串并行的转换。编码器2把n位的二进制输入代码编码成为N个一元信号，其中的一个信号是一元符号或极性信号，表示其余的N-1个一元信号是否表示正或负的量，这里N＝2n-1，编码的主要功能是当n位输入信号的(正)幅度等于M时，则N-1个非符号一元信号中的M个信号将被接通(即，逻辑1)，而其余的信号断开(即，逻辑0)。把来自编码器2包括符号信号的N个输出信号加到换能器驱动器3，驱动器3把来自编码器2的N个一元逻辑信号转换成具有适当电流、电压、脉冲形状和极性的N-1组信号，以分别驱动图1的4处集中所示的N-1个声学输出换能器，换能器驱动器3连到这些换能器。N-1组信号中的每一组信号可以是所有N-1个换能器共享公共反回线(未示出)的单个双极性信号，或者可以是一对推-挽信号。换能器基本上都相同的第N-1组声学输出换能器4把电学驱动信号转换成均一的声压脉冲，每个脉冲的幅度为a，极性如输入符号位所示。由于编码器2的作用是在数字输入信号具有幅度M时启动N-1个非符号一元信号中的M个信号，每个信号导致发射幅度为a的声压脉冲，所以换能器阵列的总发射压力幅度是M×a＝A。于是，图1所示系统的输出总声压具有与输入信号相同的极性，并且当数字输入信号具有幅度M时具有幅度M×a，从而可靠地再现作为声音的数字电学输入信号，尽管依据换能器数目N-1有一些量化噪声。
输入缓冲器1是简单的，将不再对其作进一步的描述。将对n位有符号的二进制输入情况示出将要实现的解码功能的定义。则编码器2将具有n个二进制输入b0、b1、b2、...bn-1和N个输出u0、u1、u2、...uN-1，这里N＝2n-1。输出u0将是一元输出符号信号，表示其幅度在其余的N-1个输出中被编码的一元输出数字是正还是负。定义u0＝bn-1，这里二进制输入bn-1是输入信号的符号位。其余的n-1个二进制输入b0、b1、b2、...bn-2表示一个无符号的二进制数字，其幅度V可以在0和2n-1-1＝N-1的范围内。其余的N-1个一元输出u1、u2、...uN-1定义为u1＝0，如果V＜i，否则u1＝1，对于0＜i＜N则，如果V＝0(它＜1)，则所有的一元输出都为零。否则，当输入二进制幅度＝V时，有V个一元输出具有值1，这里0＜V＜N。
于是，简单地把符号位从输入位bn-1直接传送到输出一元符号位u0。其余的电路实质上实现n-1位单极性的二进制-一元编码器。图2示出3位形式的单极性二进制-一元编码器，其真值表如下所示。在标为i/p的一栏中也示出模拟输入值所表示的十进制的值十进制---二进制--------------------一元输出---------------
应注意，此3位的一元编码器在逻辑上不等价于在最普通的逻辑体系(例如，74xx138)中通常获得的N选一编码器或解码器。它进行N选M编码，0＜M≤N。
图3示出3位偏移二进制-一元编码器5。在此情况下，没有这样的输入符号位。而是，在把二进制代码解释成双极性信号(偏移二进制代码)时，需要把此代码定义为表示零输出声压。对于3位偏移二进制系统，这通常取作代码0112或1002。下表示出如何把此代码编码成为一元信号，其中的一些信号表示正压力输出，而另一些表示负压力输出，这里我们已假设代码1002表示零。
十进制---二进制--------负输出----- ---正输出---
在此真值表中，i/p以十进制给出，表示双极性输入信号的电平，位0到2在二进制中是相同的内容。一元数字输出op1到op4将用于驱动负压力换能器，而一元数字输出op5到op7将用于驱动正压力换能器。从真值表中可看出，当正压力输出op5到op7中的任一个接通(值1)时，负压力输出op1到op4中没有一个是接通的(值1)。例如，如果op1与op5配对，op2与op6配对，op3与op7配对，每一对驱动双极性压力换能器的相对两侧，则可看出，换能器将依据表中的代码适当地产生正或负压力阶跃，而不在正负输出之间产生相互干扰。即，由其值同时等于1的一个正和一个负信号不能驱动任一个换能器。于是，相对于用每个一元输出来驱动各个换能器的情况，所需的的换能器数目可以减半。
图4示出如何把编码器5的输出对加到声换能器6，以提供双极性驱动从而产生双极性压力波输出。如上所述，op1与op5配对以驱动一个换能器，op2&op6以及op3&op7进行同样的配对，op4可用于附加换能器7的单极性驱动，或干脆不用，因为没有与其配对的匹配正输出信号。一般，对于n位偏移二进制输入，将由编码器获取2n-1个一元数字输出，这些输出中的一个输出将不能配对，留下2n-2个一元信号。这些信号将形成2n-1对，并可通过一些换能器驱动电路加到相同数目的音频换能器上。
另一种偏移二进制是2的补码二进制。2的补码-一元双极性编码器的真值表如下所示
在实际的数字扬声器中，需要对8位或更多位的二进制数字进行编码。这就增加了编码器的复杂性，至少从某种程上说，必须产生大量输出，且相应地增加了门的数目。如果要使各个门本身尽量保持简单，也将增加选通电平。应注意，如果通过编码器的绝对总延迟总共小于~1毫秒，则通常没有影响。不同输入-输出路径的相对延迟则有些影响，因为在理想的编码器中，所有的输出将同时改变。通过使输入和每个输出之间的选通电平保持相同，可很好地接近这样的情况。
应注意，可用标准方法来优化以上对编码器给出的所有逻辑电路。所提出的电路只是为了举例说明，而不试图减少所使用的门的数目。
由于向双极性编码器的扩展不成问题，所以以下只考虑单极性编码器。在强力(brute-force)单极性二进制-一元编码器(即，根据其真值表的逻辑关系实现的编码器)中，简单门的数目继而其复杂性大致随被编码的单极性二进制输入的位数以指数增加(对于n位单极性二进制数字，简单门的数目为(n-1).2n)，所以值得考虑设法减少这种编码系统的复杂性。单极性一元编码方案要求在所表示的数字输入数字具有幅值为M时，M个一元输出应该是接通的。例如，图5示出一n位的单极性二进制输入解码器8，这里n是偶数。可认为n个输入信号是2组n/2个位。可认为2n-1个输出以及虚0(零)输出是2n/2组2n/2个输出(注意2n/2×2n/2＝2n)。强力n位编码器可具有(n-1).2n数量级的门。图6所示的方案使用两个n/2位的编码器9，在它们之间等分n个二进制位11，在逻辑方框10中只有极少的简单附加门。在此例的逻辑方框10中，在总共2n/2个门中仅示出4个门，每个门驱动2n/2-1个一元输出端并具有相同数目的标准输入端，每个输入端接通一个输出端。此外，2n/2个逻辑方框10中的每个方框设有一ALL输入端，在该输入端接通时，它接通此逻辑方框的所有输出端，而不管其它任何输入端的状态；此外，还有一ENABLE输入端，如果任一个一元输入端能接通其相应的输出端，则ENABLE输入端必须接通。除了图9所示相对位置中每个2n/2逻辑方框10的2n/2-1个输出端以外，还使用上部编码器9的2n/2-1个一元输出端。综上所述，n位单极性二进制-一元编码器总共需要2n/2-1+(2n/2-1)(2n/2)＝2n-1个输出端。如果以强力方式实现，则每个n/2位编码器9具有(n/2-1).2n/2数量级的门，所以两个编码器将具有~(n/2-1).2n/2+1个门。这比强力n位编码器中的门数少得多。例如，如果n＝10(良好音质的合理值)，则(n-1).2n＝9216是强力10位一元编码器的大概门数，而(n/2-1).2n/2+1＝26＝256是强力5位一元编码器的大概门数，一对这样的编码器只需要512个门，这比9216少得多。于是，因为以此方式制造的编码器简单得多，而且可使用多个同样的器件(在此例中，是两个n/2位的编码器)，所以可大大地减少成本。此分解方案不限于这里为举例说明所述的n~(n/2乘以2)方案。也可以许多其它方式对输入位进行分组，仍可实现减少门数和整个复杂性。例如，如果n是3的倍数，则可把n个输入位分成3组n/3(例如，如果n＝12，则具有(12-1).212＝45056级门的单个编码器，可用三个4位的编码器替代)，一般，当n是k的倍数时，则可把输入位分成k组n/k。
图7示出m个输入端的逻辑方框10，这些方框包含用以提供ALL和ENABLE功能的额外选通。对一m个输入端的逻辑方框，大致需要2m个简单门。所需的选通非常简单，因为需要多个这样的单元(对于上例，在10位二进制输入被分解成两组5位时，需要32(＝25)个逻辑方框，每个方框具有32个输出端)，可大大减少其单元成本。
在图8中示意地示出用于实现n位二进制-一元编码器的不同方案，这里通过总线控制器13把n位二进制输入信号12加到公共数据和控制总线14，总线14与15处所示一系列r个相同的编码器子模块m1、m2、m3...mr相连，每个子模块具有16处所示以G1、G2、G3、...Gr分组的p个经编码的一元输出。总线结构的性质使得能把可变数目的相同模块15加到总线14，以提供可变位宽的二进制-一元编码方案。在操作中，总线控制器13在电源接通或复位时间，通过控制和数据总线14对所有模块15进行初始化，给每个模块15一个专用地址。在初始化后，在12处馈送到总线控制器的n位二进制数据并行地传到所有的子模块15，依据每个模块独特的地址(如上所述被总线控制器初始化)，每个模块15把独特范围内的n位二进制输入信号值解码成为p个一元输出，总共有p.r个一元输出。在一个示例中，p是2的整数次幂，例如p＝2q，而且如图9所示实现子模块15，在这里看到把总线14的n位二进制输入数据部分分成两个位组21和22，总线14的组21包括q个低位数据位，组22包括n-q-1个高位数据位(不包括数据的符号位)。q个低位数据位21被馈送入q位单极性二进制-一元编码器18，它们在23处被转换成p个输出一元信号，依次连到逻辑方框20的uin输入端。逻辑方框20在其输入端uin处的p个一元信号23和在其输出端uout处的p个一元信号16之间起到开关的作用，且由两根输入线All和Enable控制。如果All输入端接通(逻辑1)，则所有的p个一元输出端16都接通，而与方框20的其它所有输入端无关。如果Enable输入端接通，则p个一元输出端16中的每个输出端都处于p个一元输入端23中相应一个输入端的状态，从而给出直通的选通功能。最后，如果All或Enable都不接通，则断开所有的p个一元输出端16。总线14的n-q-1个高位数据位(不包括数据的符号位)22连到锁存器17和幅值比较器19。由来自控制方框25的信号控制锁存器，方框25接着通过总线信号24连到数据和控制总线14，该总线信号24使总线控制器13在系统初始化时间通过下述的机理(如以下图10所示)把独特的值装入每个锁存器17。在操作中，在初始化后，连续地把存储在锁存器17中的馈送到n-q-1位幅值比较器19的输入端B的n-q-1位的值与馈送到幅值比较器19的输入端A的数据和控制总线14的上部n-q-1根数据线(不包括符号位)上的值相比较。把比较器19的A＞B输出连到逻辑方框20的All输入端，而把比较器19的A＝B输出连到逻辑方框20的Enable输入端。此电路的实际效果是每当二进制输入数据的值小于锁存器17中的值(考虑其位的含义)时，则子模块15的p个一元输出端都不接通。每当二进制输入数据的值大于保存在锁存器17中的值(考虑其位的含义)，则方框15的p个一元输出端都接通。最后，当二进制输入数据的值等于保存在锁存器17中的值(考虑其位的含义)时，则由编码器18把剩下的q个低位位对p个一元输出端编码成为0。如果有r个这样的子模块15并联到总线14，其中每个子模块以其各个锁存器17中的不同值进行编程，则整个组件将根据需要把n位二进制输入值完全编码到p.r个一元输出线上。此结构具有的优点是简单、模块化和便于扩展到更大数目的相同模块15和更大数目的输入位n。
图10示出了一种一般的方法，用于使多个相同的模块在并行总线结构上互连，而且即使在模块不包含硬线独特的识别代码时，也可提供独立地控制每个模块的装置。在图10中，27表示使多个模块并联的数据和/或控制总线，它类似于例如图8和9所示的数据和控制总线14。总线27中的一根线分别如26和32所示，这根线在总线上35处所示的每个模块连接位置处中断。总线在总线控制器方向上的末端(例如图8中的13)示为33，控制线26在该方向连到标准D型触发器30的D输入端并朝向总线上的下一个模块，该触发器的Q输出端如此连接，从而驱动远离总线控制器的总线的线32。触发器30的时钟和复位控制输入端连到29和28所示合适的总线控制线。每当模块中的线31处于逻辑1时，该模块将响应于总线线27上的编程信息，否则它将忽略该信息(由于模块中未示出的其它电路被线31所控制)。在操作中，为了分别和独立地控制总线27上具有图10所示控制电路的所有模块，总线控制器(在图10中未示出)首先在线28上发出复位信号，该信号把每个模块中的触发器30清零，其后控制器把Din线26置于逻辑高电平，此线26只连到总线上的第一个模块。然后，总线控制器在时钟线29上发出单个时钟脉冲，对每个触发器30进行计时。由于先前对所有的触发器30进行复位，所以除了第一个触发器以外，总线上所有的触发器都接收到来自总线线32上的前一个触发器30的Q个输出端的D个输入信号，只有总线上的第一个触发器30将以逻辑1计时，其它的所有触发器都以逻辑0计时。在该点，总线控制器把Din控制线26置于逻辑0，并发出专用于第一个总线模块的任何所需控制信号。只有模块1将响应于此控制信息，因为只有该模块的线31处于上述的逻辑高电平。其后，总线控制器在Din控制线26上保持逻辑0，并在线29上发出连续的时钟脉冲，这些脉冲的作用是把一个模块的线31上的逻辑高电平移到下一个模块的触发器30中，而在其它地方移入逻辑零，整个结构的操作类似于串行移位寄存器，在连续的时钟脉冲之间，总线控制器对目前被其控制线31启动的一个模块发出编程和控制信息，该控制器目前在如此形成的移位寄存器结构中保持单个脉冲。如果需要，总线控制器还可通过只连到总线上最后一个模块中的线32的空闲线连接到控制总线的远端(远离总线控制器)，总线控制器以此方式通过等待移位寄存器中移位通过脉冲的到来，可确定是否已对总线上的所有模块进行编程，也可计算所存在的模块数目，这对想要进行灵活编程的可变模块结构是有用的。
由于图1的换能器4可从数字扬声器中的电信号产生外部声(声学)功率，所以考虑到输出换能器的效率，换能器驱动器3必须把数字信号电平升高到足以产生所需输出声功率的功率电平。所需的电平将取决于所使用的换能器的类型，诸如压电、静电、动圈磁和磁阻型换能器。在数字逻辑方面，换能器驱动器3是简单的脉冲放大器。实际上，也可需要它们产生一定的脉冲成型，以补偿换能器4的传输功能，从而保持近似正方形的声压脉冲形状。
图11示出沿水平轴作为时间函数的五个电波形36、37、38、39和40，36表示在符号信息组合后从二进制-一元编码器中可获得的典型双极性一元电信号，该信号相应于作为本发明主题的数字扬声器一个换能器的所需压力输出。示出的波形部分包围着时间0和时间A之间需要零压力的周期，从时间A到时间B需要恒定的正压力，从B到C需要压力为零的另一个周期，接着从C到D需要压力恒定为负的周期，其后需要压力为零。对一次近似，换能器的振动膜必须以恒速移动以产生恒定的压力，并以零速产生零压力，因此波形37表示换能器产生36所示压力分布所需的速度(不是位置)分布与时间的关系。对于振动膜上的主反作用力是在产生声音时阻止空气移动而引起的阻力或粘滞力的换能器来说，波形37表示实现36中所需压力波形的合适的力-时间分布，继而它通常也是合适的电驱动波形，所以在此情况下，实质上不需要脉冲成型。对于振动膜上的主反作用力是正比于可能由振动膜悬吊而产生的振动膜偏转的回复力的换能器来说，波形38表示实现36中所需压力波形的合适的力-时间分布，其中可看出该分布是由相反斜率的A和B以及C和D之间的恒定斜率部分以及其它地方的零斜率恒定电平组成的，因为此恒定斜率相应于力的线性增加，从而随时间而转移，导致这些周期中近似恒定的压力输出。对于振动膜上的主反作用力是换能器移动部分和夹带空气的质量而引起的惯性力的换能器来说，波形39表示实现36中所需压力波形的合适的力-时间分布，其中在时刻A处，产生在时刻A’终止的短周期的正驱动力，以给换能器的运动质量提供正脉冲动量，其后，质量以近似于恒定的正速度滑动到时刻B，直到时刻B’都给出一个短的负脉冲，以使质量快速静止，其后在时刻C处，给出一个更短的负脉冲直到C’，以给运动质量提供一负脉冲动量，接着是以基本上恒定的负速度滑动的周期，直到时刻D，在D处再次加上短的正脉冲，直到时刻D’，以使运动质量静止。对于具有混合动态范围的换能器，其中主导力是上述三种力的组合，则可加上包括37、38和39的某种适当线性组合的合成驱动波形，它是40处所示的一个例子，以根据需要产生正方形声脉冲压力输出。
在标准脉冲放大器中，可以高的电学效率产生波形37。也可以下述方式利用具有高频脉冲波形的脉宽调制(PWM)以高的电学效率产生波形38。图12示出一种新的数字PWM斜波发生器，它包括高频时钟发生器41(其周期比47处的最小脉宽Un短得多)，该发生器把52处的并行二进制输出QR馈送给k位二进制计数器42的时钟输入端，继而该输出被馈送到k位二进制幅值比较器43的两个并行二进制输入端(在此例中为B)中的一个输入端。数字分频器44也连到时钟41，51处所示44的输出端d连到AND门45的两个输入端中的一个。47所示用作图11中38处例子的成型为斜波的一元信号Un连到AND门45的另一个输入端，其结果是每当Un处于逻辑1时，分频器44的d端时钟脉冲连到k位二进制升/降计数器46的时钟输入端，这些脉冲从AND门45的输出端发出，否则AND门的输出端处于逻辑低电平。升/降计数器46把其升/降控制输入端连到数字扬声器电路的符号位(或一元符号信号)，在时钟脉冲到达其输入端时确定计数器46是否进行增计数或减计数。设置计数器46的复位输入端，以在启动时把计数器设定在半全计数(例如，如果k等于10，从而46具有102310＝11111111112(二进制)的最大计数，则设置复位端把计数器设定在51110＝01111111112)，复位端也连到49处所示的外部信号Res，例如该信号是在系统初始化时或者可能是在来自一元输出Un的所需输出信号等于零的其它时间由总线控制器13发出的。升/降计数器46的k位并行二进制输出Q1连到比较器43的并行二进制输入端A，从而比较器相对于42的输出QR的幅值连续地确定46的输出Q1的幅值，每当Q1＞QR时，则比较器43的输出端A＞B处于逻辑高电平。为了简化，没有示出数据同步的细节。此逻辑电路的效果是在复位时间以后(即，在Res脉冲已从电路方框外部发送到49后)以及在Un保持逻辑低电平时，计数器46在半-全计数处保持静态，而计数器42在其整个k位计数范围以周期P＝2k/f循环计数，这里f是数字时钟41的频率，于是输出在50所示的从43的输出端A＞B处得到的PWM，准确地要花费在逻辑低电平和逻辑高电平各一半的时间。因此，此输出50具有周期P和1∶1的传号-空号比。从此状态开始，当Un达到逻辑高电平时，则计数器46根据符号输入的状态，以分频时钟信号51所确定的恒定速率从其初始半全计数进行增计数或减计数，从而计数器46Q1处以并行二进制获得的瞬时输出值V以每秒f/D个计数的速率随时间线性变化，这里D是时钟分频器44的分频比。如果计数器42的时钟速率f比f/D大(即，如果D＞＞1)，则可假设V在计数器42的周期P中基本上恒定，在此情况下，对于周期P的V/(2k-1)部分，PWM信号50将为高电平，这里0≤V≤(2k-1)，这是信号50要成为V的线性脉宽调制表征所需要的精确条件。可示出，即使在条件f＞＞f/D不保持的情况下，该电路仍可在输出50处产生线性的脉宽调制信号。由于在Un处于逻辑1时，值V随时间线性增加或减少(根据符号是否处于逻辑高还是低电平)，PWM输出50的有效值(在与周期P一样长的或更长周期中，它只是输出50的时间平均值)在Un接通时是一线性斜波，在Un断开时是一静态值，这是产生图11的38处所示类型的波形所需的精确条件，用以驱动弹性限制的换能器，以产生净正方形数字声脉冲输出。实际上，进行附加的电路精简是有用的，其一是使计数器46构成一闭端计数器，从而当它达到最大或最小计数时，将不再翻转而是保持在其最终计数值处，直到计数方向(升或降)颠倒而且下一个时钟脉冲到达。这明显地提高了PWM发生器的稳定性。不需要从所示计数器42所使用的同一时钟41得到计数器46上的时钟输入clk，即使这也有助于稳定性。通过使时钟41与数字扬声器输入-数据采样时钟实现同步，并且每当控制总线上输入数据字的值为零时，独立地驱动Res输入49为高电平，可在应用此电路的数字扬声器中实现附加的稳定性。此外，对于数字扬声器的应用，计数器46的全计数周期(即T＝2kD/f)必须大于或等于被扬声器真实再现所需的最低频率音频信号的半周期，对于20Hz的较低截止频率为，25毫秒。在把此PWM发生器应用于数字扬声器时，应注意，可在分配给各别一元输出Un的大量独立PWM发生器中共享电路元件41、42和44，因此可明显地减少部件。应注意，产生脉宽调制波形的数字方法可应用于数字扬声器以外适于使用PWM的任何地方。
PWM系统的一个共同要求是用低通滤波器系统来减少最终输出驱动波形中的高频开关噪声。PWM时钟速率越接近于要求在低通滤波输出中再现的最高调制频率，则低通滤波器制造起来更复杂且更昂贵。现在描述不使用额外的元件对扩大图12所示PWM发生器的这一频率比实现最大化的方法。图13更详细地示出把k位字逻辑器件诸如两个k位计数器42和46互连到k位幅值比较器43的常规方法，这里可看出，把示为q0、q1、q2...的计数器46和42的最低位(LSB)输出端连到示为A0、A1、A2...和B0、B1、B2…的比较器43的LSB输入端，而把其余的位以同一次序直到通过最高位(MSB)pk-1连到Ak-1和Bk-1。此连接方法导致在50处的PWM输出波形具有2k/f的脉冲周期，这里f是计数器42的时钟频率，k是该计数器中的位数。作为一个例子，对于k＝3的简单情况，如果计数器46的输出所表示的值(假定为静态)是1012＝510，则图14在52示出在输出50处的期望波形，其传号∶空号比为5∶3，在51处示出计数器42的时钟输入信号，并把每个时钟脉冲上方计数器42’的计数状态标为0、1、2、...7、0等。因为当计数器42处于前五个状态0到4时，其输出小于在此例中值5处假定为静态的计数器46的输出，所以获得波形52，所以对于这些状态比较器的A＞B输出处于逻辑高电平，其后此输出在计数器42’周期的其余时间内变低电平。如图15所示，在电路的改进形式中，可看到已颠倒了计数器42的k位输出与比较器43的k位输入之间的位连接次序，从而现在计数器qk-1的MSB位连到比较器43的LSB输入端B0，对这些器件之间的其它位连接进行这一位次序颠倒，直到把q0连到Bk-1。位颠倒的效果是在以常规的位次序进行观察时，改变在比较器43的Bi(0≤i＜k)输入端上所看到的计数序列，其中B0是此比较器输入端的最低位。先前所给出例子(k＝3，这里计数器46的输出端上具有值5)的实际计数序列如图16中的53所示。在变化电路中从50输出的PWM如图16中的54所示，这里可看到，虽然该输出仍具有先前布局所需5∶3的平均传号-空号比(如图14中的52处所示)，但它现在在计数器42的一个周期中由三个循环构成，而不仅仅是一个循环。这的确是减少低通滤波效应所需的结果。对于本领域内的熟练技术人员很明显的是，此提高PWM输出波形的有效脉冲速率的新技术一般可应用于所有的脉宽调制设备，并不限于这里提出的数字扬声器的发明中。因此，除了这里所示的位连接以外，42和43之间位连接的其它重新排序也是有用的，但可看出，位颠倒排序在PWM输出状态的整个范围内给出了最大数目的输出转换。尤其是，位颠倒排序在50处产生一个输出，当计数器46处于半-全计数时，该输出在每个时钟脉冲上对计数器42进行转换，它是此电路最大的可能输出频率，具有50％或1∶1的传号-空号比。
图17示出的一种数字方法用于产生图11中39所示的波形，以驱动有限质量(惯性支配)的声换能器，这里58处的一元输入信号Un和符号信号通过一对异或门59和62以及倒相器64如此驱动一对触发器57和60的时钟输入端Clk，从而在Un信号的前沿在一个触发器的D输入端以逻辑1计时，并在该信号的后沿在另一个触发器的D输入端以逻辑1计时，其触发响应于与符号信号有关的边沿。在所示的结构中，当符号处于逻辑低电平时，则触发器57被Un的前沿(上升沿)计时，触发器60被后沿(下降沿)计时。使Un的前沿和后沿与55处时钟信号Clock(其波形如图18中65处示意所示)的上升沿同步，该时钟信号通过倒相器56加到触发器57和60的复位输入端R。此结构得到的效果是，当Un处于高电平(见图18的波形66)时，如67所示，触发器输出端中的一个也处于高电平，然后在半个时钟循环(Clock的)以后复位到0，接着在Un处于低电平时，如68所示，另一个触发器输出端在Clock的半个循环中处于高电平，然后也处于低电平。如果如图17所示用两个触发器输出端Q1和Q2以推-挽方式直接或通过换能器驱动器电路来驱动一个换能器63，则由图18中69处所示的它们的差信号来驱动该换能器。此波形的确是如图11中39处所示，为了产生纯净的声脉冲而驱动惯性支配的声换能器所需的波形。
因为是用大量脉冲而不是以平滑的模拟波形来合成数字扬声器的输出，所以将存在正常听力范围以外的频率分量，听力范围一般估计在~20Hz到~20KHz。由于人们一般听不到这些分量，所以可简单地忽略这些分量。然而，在20KHz到60KHz范围的响亮声音可使家畜产生一定程度的惊慌和紧张，所以需要尽可能减少这些发射。
一个途径是把声学低通滤波器置于输出换能器阵列上，以直接在产生这些频率的点上吸收这些频率。有一种材料可提供所需的滤波，它在超过~20HKz时具有很强的吸声能力，而在低于~20KHz时实际上是透音的。
第二个途径是尽量减少换能器本身的高频发射。即便在操作的最高频率处，保证使数字扬声器的分辨率(以位或一元数字衡量)保持尽可能高，可实现此方法。Nyquist定理告诉我们，为了以数字样品充分地再现20KHz的正弦波形，需要以至少40KHz的频率进行采样。实际上，只能以理想的低通滤波器来实现从如此少的样品(即，在以nyquist速率进行采样时，每个循环只有2个样品)中再现正弦波形。反之，我们如果以比nyquist速率高得多的速率进行采样，则可大大降低对滤波的要求。如果可以合适的高采样速率获得数字输入信号，则除了在整个数字扬声器中保持该采样速率以外，不需要做任何事。然而，如果想要从CD中得到以~44KHz采样的数字音频信号来驱动实际的数字扬声器，则需要插入数字样品以产生更高的采样速率。在较高质量的CD机中在某种程度上已进行此处理，以在把数字信号转换成电学模拟信号作进一步放大时，减轻对滤波的要求。这里，我们建议在低采样速率的数字输入信号上进行类似的处理，以保证来自数字扬声器数字换能器的声音输出信号含有较少的伪高频内容。
这种在输出换能器处使用一元代码的数字扬声器的设计，保证了各个换能器在正弦波输出的每个循环中只接通和断开一次，而与数字输出的分辨率无关，从而可以任何程度进行此数字插入处理，而不增加输出换能器在其频率响应方面的规定。如果使用二进制、三进制或以其它数目(大于或等于2)为基准的数字编码，则无此独立性了。
为了尽量缩短听众与扬声器各个换能器元件之间的路程差，需要尽量缩小换能器阵列的空间范围。较佳的布局把换能器放置成尽可能紧凑的两维布局来进行，从这一观点出发，规则的圆形、六边形和正方形阵列形状接近于最佳。减少换能器数目给定的阵列空间范围的第二个方法是减小换能器本身的口径。于是，在一个较佳实施例中使用小口径换能器构成的紧凑两维阵列。
减少此路程差的另一个较佳方法也是可能的，如果换能器本身的前后很薄，则通过换能器的多层三维布置甚至可进一步缩小阵列大小，即把换能器的前面两维阵列置于其后面的一个或多个其它两维阵列前，使来自后面阵列的声音通过前面阵列元件之间的空隙或换能器本身的通孔。如果换能器必须为圆形(例如，由于其构成方法所致)，则在圆形器件的规则阵列中必然会有空隙，因为某一尺寸的圆周不镶嵌成棋盘花纹。则此多层两维布局变得很有吸引力，即使在使用大量换能器时，也允许构成非常紧凑的阵列。把连续的两维阵列错开使得后面换能器的中心与前面换能器阵列中的空隙或孔对准。示出三维换能器阵列侧面图的图19和正视图的图20说明了这些原理。为了同步听众从三维的不同层中接收的声脉冲，最好把差分数字延迟加到每一层的信号中，以补偿它们与听众的不同距离(见以下说明)。
因为一元数字代码没有特殊的位置意义，所以我们可自由地以任意合适的空间方式把换能器驱动器的一元数字输出连到阵列中的换能器上。因为与较响的声音相比，可以总数较少的换能器来再现较轻的声音，所以最好把与相邻输入信号电平相关的换能器实际上邻近输出换能器阵列。在此方式中，在所有的声音输出电平上，使声源的整个尺寸尽可能保持紧凑。此外，如果把再现任意特殊声级所使用的换能器组的几何中心保持得尽可能靠近整个阵列的几何中心，则明显的声源位置将以再现声级的变化而变得很不突出。于是，较佳的换能器与换能器驱动器的互连方式包括集中在阵列的几何中心(如果使用多层阵列，则明显地扩展为三维)上的紧凑螺旋形。图21示出圆形换能器六边形两维阵列的特殊情况的原理，在每个圆形换能器中示出涉及该换能器接通时对特定输入电平的数字。它可以直接扩展到正方形阵列和其它规则的两维和三维阵列结构。
为了使听众耳朵&大脑可适当地汇合来自数字扬声器的脉冲阵列，从而重新构成所需的声音，使来自输出阵列中不同换能器的声音脉冲以正确的时间关系到达(即，作为换能器呈现的原始输入信号部分处于同样的相对时间)是很重要的。由于换能器阵列在空间中以两维或三维分布，所以离扬声器不太远的听众将受到他们在阵列中其相应换能器空间位置的影响，不时地听见不同的声音脉冲。换能器Ti(i＝1、...N)一般离L有一特有距离D-di，这里D是最近的换能器到L的距离。所有换能器Ti在时间t同时发出的在L处脉冲的到达时间ti将为ti＝t+(D+di)/c[这里，c为声速]，这一般对于每个换能器是不同的。
通过把差分数字时间延迟加到每个换能器，对于任意给定听众的位置L，可完全修正此不理想的效果，并可大致修正宽范围内的听众位置。图22示出这是如何实现的-把左边来自编码器的N个一元信号中的每一个信号馈送到产生如此选择的延迟t1、t2、...tN的独立数字延迟线73tj＝tMAX-(D+dj)/c。这里tMAX＝(D+dMAX)/c，dMAX是dj的最大值，tj是离L为D+dj距离处换能器Tj的适当延迟值。由于每个换能器的信号是一位或一元数字信号，所以延迟器件可以非常简单(例如，1位宽的移位寄存器或适当寻址的RAM存储元件)。如此排列延迟，使最靠近收听位置的换能器延迟最多，那些离它最远的换能器延迟最少或完全没有延迟，从而给来自远距换能器的声音‘领先一步’。实际上，可把所加的延迟量化到适当延迟时间的最接近整数倍(例如，对于20Khz输出信号上10％的最大误差，为5微秒)。于是，在每个换能器驱动器路径中具有200KHz时钟和可变长度的真实或合成移位寄存器的数字延迟系统可满足了。它可与换能器驱动电路集成在一块ASIC(专用集成电路)中，并可在驱动器芯片中对特定换能器和听众几何尺寸所需的实际延迟方式进行编程。甚至可改变此程序以在扬声器使用期间适合不同的收听位置。该程序如图23所示，这里N个一元编码输入到达77的左边，馈送到延迟为t1、t2、...到tN的N个可编程可变数字延迟发生器76中，每个数字延迟由来自数字延迟程序存储器78的信号进行控制，该存储器78接收来自输入端75的程序延迟信息。延迟发生器76的输出最终如示意图所示驱动换能器74。此程序延迟信息75可在每次使用扬声器前设定一次，或者也可在扬声器使用过程中动态地改变，它的一个应用是跟踪相对于扬声器的听众位置，并对其当前位置优化延迟分布t1到tN。
输出换能器的数字性质允许使用一种音量级控制方法，从而保证在所有的收听级都能获得最大信号分辨率和最大信噪比，在低收听级处优点尤其明显。本发明包括两种在功率产生点处放大器自身音量减少的方法，从而使噪声和信号一起减少，于是保持DLS/放大器组合的固有信噪比(snr)。
在一个较佳方法中，从可变电源电平向输出脉冲放大器供电，从而在使用较低的音量设定时产生较小的脉冲幅度。将使电源输出电压以某种方式依赖于选中的音量电平设定。在此情况下，输出功率正比于电源电压的平方，从而给出了较宽的功率输出范围而把电源电平保持在脉冲放大器的操作范围内。
在第二较佳方法中，对输出换能器驱动器实行脉宽控制，与脉宽控制相反，虽然通常在整个数字时钟循环中换能器接通或断开，但先前在整个每个数字时钟循环中接通的换能器现在在每个这样的循环的同一比例中断开。如果循环断开的比例是x％，则输出功率减少到(100-x)％。然而，除了换能器驱动器输出脉冲放大器的有限上升和下降次数所引起的限制以外，此方法允许进行非常宽范围的功率电平控制并可完全以数字方式和高的电效率来实现。
最后，如果需要优化其各自的优点，可结合使用上述两种音量或输出功率控制的方法。
上述进行音量控制和减少低电平收听噪声的方法也可用于减少DLS中所需的换能器总数，而不减少声音输出的有效分辨率。通过动态地应用作为输入信号实际电平函数的低电平收听技术来实现此方法。于是，在输入信号幅度很小时，成比例地减少每个输出换能器所提供的输出功率，在输入信号达到其最大允许值时，排列输出换能器以提供最大功率。例如，考虑具有16位有符号的二进制数字输入端，但只有1023个(＝210-1)一元输出换能器的系统。每当输入信号的幅度小到足以用10位或更少的位来表示时，最低的10个(不包括符号位)输入位连到10位的单极性二进制-一元编码器，并从此驱动所有的输出换能器，但每个换能器的输出功率从全负载减少到全功率的1/32(＝1/25)；它以基本上同一的输出分辨率再现低电平信号，就象有32767(＝215-1)个换能器一样。对于中等的输入电平，此例中编码器的10个输入位连到输入位1到10，然后2到11，直到最高输入信号电平的5到15。于是，比最大输入电平大1/32的输入信号总是被量化到10位的精度直到输出，较小信号被量化到与具有全16位DLS相同的精度。可以比全16位的系统简单得多的方式来获得16位系统的动态范围和11位系统的精度。即使在比全幅度低得多的电平再现音乐时，16位的CD数字系统听起来足够准确，这个事实表明适中的声音质量不需要全16位的精度。然而，它对于动态范围是必需的。上述方案通过有效地使用数字信号的浮点表示法来提供这两个特征。
图24示出实现此方案的可能方法，可以理解这里给出的例子不排除其它方法。这里，用一个m位的数字扬声器来再现n位的二进制输入信号88，m＜n。n位的输入信号88被馈送到79处的数字缓冲存储器M，该存储器能存储处于其最低频率(例如，对于20Hz的低频极限为50ms)的至少半个循环的输入信号。该信号88同时被馈送到85处的比较器C和86处的最大值存储锁存器X，从而在此半个循环中，在最大值锁存器86中存储相继更大的输入值。81处的过零检测器在每个输入半循环的结尾提供一个信号。在该点处，最大值锁存器86中的值表示缓冲器79中所存储的最大信号有多大，该缓冲器也包含要被再现的数字输入样品(由于它们被缓存在79中，所以被延迟了)。在下半个循环中，这些存储的样品从79中读出，并被扬声器再现，同时存储用于下半个循环的新值。在此半个循环的结尾，把86中的值锁存到84处的位数寄存器B中，该寄存器输出一个0到n-m范围内的整数(同上，这里m＜n)。此数目用于选择在此半个循环中输出换能器驱动器83的功率电平(如上所述，这可以用脉宽调制技术或电源电压改变技术，或它们的组合加以控制)。该数目也用于选择无符号输入位0到n-2中的哪个位将从缓冲器79传送到82处的二进制-一元编码器U’。由80处的m位宽、n-m路的选择器方框S进行此选择，它从缓冲器79里取出其数字信号输入(n位宽)，并把这些位中的m位送到一元编码器82。由来自寄存器84的信号确定它该选中哪些位。它总是选择m位宽的邻近位组，具有在位0到位n-m范围内选中的最低输出位以及在范围m-1到n-2范围内选中的最高输出位，此例中位n-1是符号位。
现在将通过参照图31的例子描述具有上述许多特征的本发明的特殊实施例，在图31中，把n个二进制位构成的数字输入信号加到输入缓冲器1，92处它的一个任选模拟输入端连到模拟-数字转换器90，从而产生p个二进制输出位，这里p≤n，缓冲器1和转换器90的输出端连到由96处用户的输入所控制的数字选择器/混频器89的输入端。依据用户的输入，把某种组合的输入信号以n位二进制形式从混频器89传送到数字插入器97，其中在n位数据被传送到信号延迟存储和幅值检测器95以前，任意地提高输入信号的有效采样速率，在95中，输入信号被延迟一段达到被再现最低音频的半个周期的时间，并确定用那个延迟信号的峰值来产生控制信号91和93。然后被延迟的n位二进制信号数据被传送到被信号91控制的m位(n-m)路选择器(这里m≤n-1)，该选择器发出连到二进制-一元编码器2的输入端的m个输出二进制(无符号)位。符号位从延迟存储器95直接连到98处所示的编码器2。存储器95和选择器80的作用是如此选择m位并加上n位输入信号的符号，从而在m位的小组中包含具有引导1的m个最高的相邻非符号位。编码器2把m个二进制位和符号位转换成N个一元信号，这里N＝2n-1，N个一元信号中的一个信号是符号或极性信号。然后N个一元信号被馈送到被延迟编程器78所控制的可变长度数字延迟产生器76，其中可调节N个一元信号中的各种差分延迟，以相对于收听位置补偿换能器4的位置，编程器78的操作模式可由96处的用户来改变。然后让可能被延迟的N个一元信号通过脉冲成型器99，该成型器99可把正方形的输入脉冲(不是符号信号)改变成适用于所使用换能器4的类型的不同脉冲形状，其后把N个一元信号传送到N-1换能器驱动器3，该驱动器驱动N-1个换能器4，后者提供声脉冲，这些脉冲的组合构成再现的输出声音。换能器驱动器3由来自功率电平控制器94的信号来控制，该控制器94继而由来自95中幅值检测器的输入93来控制，也可由可能包括音量级选择的用户输入来控制。此控制信号对驱动器3的作用是在换能器4被脉冲信号启动时改变提供给每个换能器4的平均输出功率，从而在存在固定电平的输入信号时，可改变来自换能器4阵列的平均功率电平。
权利要求
1.一种扬声器，包括一些基本上相同的换能器，每个换能器用于把电学扬声器的输入信号转换成声学输出，其中每个换能器可相互独立地被分立时间采样的信号所驱动，这些信号表示将由扬声器产生的声音，其特征在于还包括提高输入信号的采样速率的数字插入装置；把数字信号电平提高到足以产生输出声功率的功率水平的脉冲放大器；以及能对至相关联的换能器的信号进行延迟的延迟装置。
2.如权利要求1所述的扬声器，其特征在于具有依靠换能器与收听者的距离来区别地延迟至所述换能器的输入信号的延迟装置。
3.如权利要求2所述的扬声器，其特征在于延迟装置是可调的和/或可编程的。
4.如以上权利要求中任一项所述的扬声器，其特征在于脉冲放大器使用脉宽调制技术。
5.如以上权利要求1到4中任一项所述的扬声器，其特征在于还包括脉宽调制装置。
6.如以上权利要求1到4中任一项所述的扬声器，其特征在于还包括脉冲成型装置。
7.如以上权利要求中任一项所述的扬声器，其特征在于来自所有换能器的声学输出脉冲的平均幅度是可通过改变至换能器驱动电路的电源电压大小而调节的。
8.如以上权利要求中任一项所述的扬声器，其特征在于换能器以二维阵列排列。
9.一种用于对包括数据位和符号位的数字输入信号进行脉宽调制的数字脉宽调制发生器，其特征在于包括升/降数字计数器，所述升/降计数器的时钟输入由所述数字输入信号的数据位选通而接通和断开，所述升/降计数器的升/降输入由所述数字输入信号的符号位来控制；第二数字计数器，所述第二数字计数器由一恒定速率的时钟信号来连续定时；数字幅值比较器，所述数字幅值比较器用于比较所述两个计数器的输出，从而由幅值比较器的大于或小于输出提供脉宽调制输出信号，当所述数字输入信号的数据位处于逻辑一时所述脉宽调制输出信号的平均值为斜波，而当所述数字输入信号的数据位处于逻辑零时所述平均值为静态值，所述斜波的斜率由数字输入信号的符号位的极性来确定。
10.如权利要求9所述的数字脉宽调制发生器，其特征在于所述两个计数器的输出连到幅值比较器的输入，所述两个计数器的输出的最低有效位连到幅值比较器的最低有效位输入，其后按照位权有效性的次序。
11.如权利要求9所述的数字脉宽调制发生器，其特征在于升/降计数器的输出连到幅值比较器的输入，升/降数字计数器的输出的最低有效位连到幅值比较器的输入的最低有效位，其后按照位权有效性的次序，以及第二计数器的输出连到幅值比较器的输入，所述位按照不同于第二计数器的输出的最低有效位连到幅值比较器的输入的最低有效位且其后按照位权有效性的次序的顺序。
12.如权利要求9所述的数字脉宽调制发生器，其特征在于升/降计数器的输出连到幅值比较器的输入，升/降数字计数器的输出的最低有效位连到幅值比较器的输入的最低有效位，其后按照位权有效性的次序，以及第二计数器的输出连到幅值比较器的输入，第二计数器的输出的最低有效位连到幅值比较器的输入的最低有效位，其后按照位权有效性的次序。
13.如权利要求9到12中任一项所述的数字脉宽调制发生器，其特征在于还包括AND门，所述AND门具有接收频分形式的恒定时钟速率信号的第一输入、接收数字输入信号的数据位的第二输入以及连到升/降计数器的时钟输入的输出。
14.如权利要求9到13中任一项所述的数字脉宽调制发生器，其特征在于升/降计数器是闭端计数器。
15.如权利要求9到14中任一项所述的数字脉宽调制发生器，其特征在于所述数字输入信号与所述恒定速率时钟信号同步。
16.一种数字脉宽调制发生器，其特征在于包括升/降数字计数器、数字幅值比较器和第二数字计数器，其中所述幅值比较器比较以常规方式连到该幅值比较器的这两个计数器的计数的相对大小，其中所述两个计数器的最低有效位输出连到比较器的最低有效位输入且其后按照位权有效性的次序，当第二计数器由一恒定速率时钟信号连续定时且升/降计数器的升/降输入由时钟输入信号的符号位所控制时，以及当升/降计数器的时钟输入根据是否存在一元输入信号选通而接通或断开时，由幅值比较器的大于或小于输出来提供脉宽调制信号，其中脉宽调制的输出信号把一元输入上的稳定脉冲转换成输出处的脉宽调制斜波，由符号位输入的极性来确定斜波的斜率。
17.如权利要求16所述的时钟脉宽调制器，其特征在于除了第二计数器的输出以相反的位序连到幅值比较器的输入端口之一，与常规的位排序相反，尤其是所述计数器的最低有效位输出连到比较器的最高有效位输入，反之亦然，从而来自所述比较器的脉宽调制输出经第二计数器的总计数周期进行更多的转换，但仍保持所需的平均传号-空号比，继而大大方便通常所需的对脉宽调制输出的低通滤波。
全文摘要
一种扬声器具有连到数字插入器的数字输入信号端以增加有效采样速率，其输出馈送到信号延迟和幅值检测器，其后可在把输入信号加到一元编码器前减小该输入信号的短期动态范围，该编码器把数字输入信号编码成为单个一元信号，然后在这些一元信号通过换能器驱动器加到多个基本上相同的声学换能器前，对它们进行差分延迟和脉冲成型，由幅值检测器和操作人员获得的信号来控制换能器的平均功率驱动电平，以改变所产生的音量。
文档编号H03K7/08GK1575037SQ20041000684
公开日2005年2月2日 申请日期1996年3月27日 优先权日1995年3月31日
发明者安东尼·胡利 申请人:1...有限公司