专利名称：低通滤波电路及相位同步电路的制作方法
技术领域：
本发明涉及一种低通滤波电路，特别涉及在相位同步电路中，比较适合作为环路滤波器用的低通滤波电路的技术。
背景技术：
相位同步电路(以下，称为PLL(Phase Locked Loop))现在正成为半导体集成电路系统中不可缺少的构成要素，几乎所有的LSI中都安装有相位同步电路。并且，其应用范围跨越通信机器、微处理器、IC卡等多种领域。
图9表示一般的充电泵型PLL的结构。参照该图，对PLL的概要进行说明。频率相位比较器10比较提供给PLL100的输入时钟CKin和反馈时钟CKdiv的相位差，并且输出与该相位差相对应的信号UP及信号DN。充电泵电路20根据信号UP及信号DN，出入(吐出或者吸入)电流Ip。环路滤波器30将电流Ip平滑化，且作为电压Vout输出。电压控制振荡器40根据电压Vout，使PLL100的输出时钟CKout的频率发生变化。分频器50将输出时钟CKout进行N分频，且作为反馈时钟CKdiv反馈到相位比较器10。在重复以上步骤的过程中，输出时钟CKout渐渐收敛到所规定的频率，且被锁定。
环路滤波器30为前述PLL100的构成要素中特别重要的要素。可以说，PLL100的响应特性由环路滤波器30的滤波特性也就是传递特性来决定。
而根据PLL的控制理论，最好使PLL的响应带域宽度最大为输入时钟的10分之一左右的频率。根据该理论，以较低频率的基准时钟作为输入的PLL必须使环路滤波器的截止频率较低、响应带域宽度较窄。因此，以往的PLL中的环路滤波器具有较大的时间常数、也就是CR积。为了实现大的CR积，一般是使电容元件较大。
但是，使电容元件较大成为电路规模增大的要因。这会成为特别是具备多个PLL的半导体集成电路、例如微处理器等的深刻问题。并且，特别在IC卡中，从可靠性的方面考虑，必须要避免安装比卡的厚度厚的部品，因此实际上不可能采用在外部安装大型的电容元件的方法。所以，以往为了缩小环路滤波器的电容元件，采用了以下所述的方法。
第一个例子将通常串联的电容元件及电阻元件分离构成环路滤波器，且分别对这些元件提供电流，在加法电路中合计所产生的电压且输出(例如，参照特许第2778421号说明书(第3页，
图1))。这样一来，由于使提供给电容元件的电流小于提供给电阻元件的电流，因此能够维持与以往相同的滤波特性，同时，相对地实现电容元件的小型化。
第二个例子为本案发明人参与的专利申请(日本国专利申请2002-286987号)所涉及的低通滤波电路。在该低通滤波电路中，通过第1滤波器进行输入信号的滤波处理，同时，通过第2滤波器，将由流入第1滤波器的第1电流而产生的第2电流进行滤波处理，通过加法器，将在第1及第2滤波器中产生的第1及第2电压合计并且输出。这样一来，由于使产生比第1电流小的第2电流，因此能够维持与以往相同的滤波特性，同时，相对地实现第2滤波器中的电容元件的小型化。
如上所述，一般必须用电容值较大的元件作为环路滤波器中的电容元件。这会成为增大PLL全体的电路面积的要因。PLL被应用在多种实用产品中，缩小其电路规模是必须要解决的课题。
发明内容
如前述问题所鉴，本发明的课题在于对于低通滤波电路使用与前述以往技术不同的方法，在保持与以往相同的传递特性的同时，实现比以往小型化的低通滤波电路。并且，提供具备那种低通滤波电路的PLL。
为了解决前述课题，本发明所采用的方法是，作为将提供给输入端的电流平滑化且输出电压的低通滤波电路，包括拥有电容元件，且一端连接在前述输入端，另一端输出前述电压的第1部分电路；将前述第1部分电路中的所定节点的电压作为输入的电压缓冲电路；及一端连接在前述输入端，另一端连接在前述电压缓冲电路的输出端的第2部分电路。
这样一来，由于第1及第2部分电路的一端连接在低通滤波电路的输入端，因此提供给该输入端的电流分流，分别流入第1及第2部分电路。也就是说，流入第1部分电路的电流变得比提供给低通滤波电路的电流小。因此，能够相对地使第1部分电路中的电容元件小型化。并且，由于第2部分电路的另一端连接在电压缓冲电路的输出端，因此该端子的电压与第1部分电路中所定的节点的电压相等。所以，第2部分电路就好像是将第1部分电路中所定节点后面的电路部分连接在该输出端似的工作。也就是说，能够省略应该设置在第2部分电路的后面部分的电路，能够减少低通滤波电路全体的电路面积。
并且，本发明采用的方法是，在包括充电泵电路、电压控制振荡器、及输出用以将出入前述充电泵电路的电流平滑化而控制前述电压控制振荡器的电压的环路滤波器的相位同步电路中，前述环路滤波器具备拥有电容元件，一端连接在前述充电泵电路的输出端，另一端输出前述电压的第1部分电路；将前述第1部分电路中所定节点的电压作为输入的电压缓冲电路；及一端连接在前述供给泵电路的输出端，另一端连接在前述电压电压缓冲电路的输出端的第2部分电路。
这样一来，由于第1及第2部分电路的一端连接在充电泵电路的输出端，因此由该充电泵电路输出的电流分流，分别流入第1及第2部分电路。也就是说，流入第1部分电路的电流变得比提供给环路滤波器的电流小。因此，能够相对地使第1部分电路中的电容元件小型化。并且，由于第2部分电路的另一端连接在电压缓冲电路的输出端，因此该端子的电压与第1部分电路中所定的节点中的电压相等。所以，第2部分电路就好像将第1部分电路中所定节点以后的电路部分连接在该输出端似的工作。也就是说，能够省略应该设置在第2部分电路的后面部分的电路，能够减少环路滤波器全体的电路面积，甚至于能够减少相位同步电路全体的电路面积。
最好前述环路滤波器拥有用来切换前述第1部分电路中的一端与前述第2部分电路中的一端是否电气连接的开关。并且，前述开关至少在电流出入前述充电泵电路时为导通状态，而在其它时候变为非导通状态。
这样一来，能够防止在电流不出入充电泵电路时，由环路滤波器中的电压缓冲电路而产生的漏电流转入第1部分电路。因此，能够回避由该漏电流而引起的对相位同步电路输出的影响。
具体地说，在控制流出前述充电泵电路的电流的信号及控制流入前述充电泵电路的电流的信号中的一个活性化时，前述开关成为导通状态。
并且，具体地说，前述开关由相互并联的第1及第2部分开关构成。并且，前述第1部分开关在控制流出前述充电泵电路的电流的信号活性化时，成为导通状态。前述第2部分开关在控制流入前述充电泵电路的电流的信号活性化时，成为导通状态。
(发明的效果)如上所述，根据本发明，能够在保持与以往相同的滤波特性的同时，实现比以往小的低通滤波电路。并且，通过将本发明所涉及的低通滤波电路作为PLL中的环路滤波器使用，能够大幅度地减少作为PLL全体的电路面积。
并且，本发明所涉及的低通滤波电路的输出入与以往的低通滤波电路的输出入相同。因此，能够在不改变以往的PLL中的环路滤波器以外的电路部分的情况下，将本发明所涉及的低通滤波电路作为环路滤波器装入。
也就是说，本发明所涉及的低通滤波电路很容易置换以往的环路滤波器，并且，能够使置换后的PLL的电路面积大幅度地减小。
附图的简单说明图1为本发明的第1实施例所涉及的PLL的结构图。
图2为用来说明将以往的被动型低通滤波电路换成本发明所涉及的被动型低通滤波电路的电路图。
图3为本发明的第2实施例所涉及的PLL的结构图。
图4为用来说明将以往的主动型低通滤波电路换成本发明所涉及的低通滤波电路的电路图。
图5为用来说明电压缓冲电路的漏电流对PLL输出的影响的图。
图6为本发明的第3实施例所涉及的PLL的结构图。
图7为本发明的第4实施例所涉及的PLL的结构图。
图8为本发明的第5实施例所涉及的PLL的结构图。
图9为一般的PLL的结构图。
(符号的说明)100A，100B，100C，100D，100E-PLL(相位同步电路)；20-供给泵电路；30A，30B，30C，30D，30E-环路滤波器(低通滤波电路)；31A，31B-滤波电路(第1部分电路)；312-电容元件；32-电压缓冲电路；33A，33B-滤波电路(第2部分电路)；34-开关；35-开关；34A，35A-开关(第1部分开关)；34B，35B-开关(第2部分开关)；40-电压控制振荡器。
具体实施例方式
以下，参照附图对本发明的实施例加以说明。
(第1实施例)图1表示本发明的第1实施例所涉及的PLL的结构。本实施例的PLL100A具备与图9所示的PLL100中的环路滤波器30的电路结构不同的环路滤波器30A。关于这以外的结构要素由于如上所述，因此省略对其的说明。以下，对环路滤波器30A进行详细的说明。
环路滤波器30A包括作为第1部分电路的滤波电路31A、由运算放大器构成的电压缓冲电路32、及作为第2部分电路的滤波电路33A。滤波电路31A的一端及滤波电路33A的一端连接在供给泵电路20的输出端。滤波电路31A的另一端连接在电压控制振荡器40。而电压缓冲电路32的输入端连接在滤波电路31A中所定的节点。并且，电压缓冲电路32的输出端连接在滤波电路33A的另一端。
其次，对环路滤波器30A所显示的与图9的环路滤波器30相同的传递特性进行说明。
图2为用来说明将以往的被动型低通滤波电路换成本发明所涉及的被动型低通滤波电路的电路图。图2(a)所示的低通滤波电路正是图9所示的环路滤波器30。在图2(a)的低通滤波电路中，在使输入电流Ip为K倍时，通过使电阻元件301(电阻值R)的电阻值为1/K倍，并且，使电容元件302(电容值C)及电容元件303(电容值C3)的电容值为K倍，能够实现与原来的低通滤波电路完全相同的传递函数。因此，图2(a)的低通滤波电路如图2(b)所示，能够认为是将低通滤波电路(同图右)和低通滤波电路(同图左)重叠在一起而构成的电路，低通滤波电路(同图右)由电阻元件311(电阻值10R)、电容元件312(电容值C/10)及电容元件313(电容值C3/10)构成且输入电流为Ip/10，低通滤波电路(同图左)由电阻元件331(电阻值10R/9)、电容元件332(电容值9C/10)及电容元件333(电容值9C3/10)构成且输入电流为9Ip/10。
这里，如图2(c)所示，电位相同的图2(b)右边的低通滤波电路中的电阻元件311与电容元件312之间的节点电压Vn1，及图2(b)左边的低通滤波电路中的电阻元件331与电容元件332之间的节点电压Vn2通过电压缓冲电路32连接在一起，。这样一来，通过以节点电压Vn1模拟节点电压Vn2，能够省略电容元件332。也就是说，实质上能够将图2(a)的低通滤波电路中的电容元件302缩小到1/10。图1中的环路滤波器30A正是用这种方法获得的低通滤波电路。一般将图2(a)的低通滤波电路作为PLL的环路滤波器使用时，由于电容元件302占有的元件面积最大，因此通过使其小型化，能够在缩小环路滤波器全体的电路面积方面获得很好的效果。
以上，根据本实施例，能够在保持与以往相同的传递特性的同时，实现比以往小很多的被动型环路滤波器。
另外，在如上所述的例子中，虽然将图2(a)中的电容元件302缩小到1/10，通过使滤波电路31A的输入电流为Ip/100，且使滤波电路33A的输入电流为99Ip/100，还能够将电容元件302的电容值缩小到1/100。并且，当然也可以使其更小型化。并且，电压缓冲电路32也可以用运算放大器以外的元件构成。
(第2实施例)图3表示本发明的第2实施例所涉及的PLL的结构。本实施例的PLL100B是用主动型的环路滤波器30B代替第1实施例所涉及的环路滤波器30A。关于这以外的结构要素由于如上所述，因此省略对其的说明。以下，对环路滤波器30B进行详细的说明。
环路滤波器30B包括作为第1部分电路的滤波电路31B、由运算放大器构成的电压缓冲电路32、及作为第2部分电路的滤波电路33B。滤波电路31B的一端及滤波电路33B的一端连接在充电泵电路20的输出端。滤波电路31B的另一端连接在电压控制振荡器40。而电压缓冲电路32的输入端连接在滤波电路31B中所定的节点。并且，电压缓冲电路32的输出端连接在滤波电路33B的另一端。
其次，对环路滤波器30B所显示的与一般的主动型环路滤波器相同的传递特性进行说明。
图4为用来说明将以往的主动型低通滤波电路换成本发明所涉及的主动型低通滤波电路的电路图。图4(a)表示拥有将电阻元件301及电容元件302设置在负反馈部的运算放大器305的以往的一般主动型低通滤波电路。在图4(a)的低通滤波电路中，在使输入电流Ip为K倍时，通过使电阻元件301(电阻值R)及电阻元件304(电阻值R)的电阻值为1/K倍，并且，使电容元件302(电容值C)及电容元件303(电容值CX)的电容值为K倍，能够实现与原来的低通滤波电路完全相同的传递函数。因此，图4(a)的低通滤波电路如图4(b)所示，能够认为是输入电流为Ip/10的低通滤波电路(同图右)与输入电流为9Ip/10的低通滤波电路(同图左)重叠在一起的电路。输入电流为Ip/10的低通滤波电路包括电阻元件311(电阻值10R)、电容元件312(电容值C/10)、电容元件313(电容值Cx/10)、电阻元件314(电阻值R)及运算放大器315。输入电流为9Ip/10的低通滤波电路包括电阻元件331(电阻值10R/9)、电容元件332(电容值9C/10)、电容元件333(电容值9Cx/10)、电阻元件334(电阻值10R/9)及运算放大器335。
这里，如图4(c)所示，电位相同的图4(b)右边的低通滤波电路中的电阻元件311与电阻元件314之间的节点电压Vn1，及图4(b)左边的低通滤波电路中的电阻元件331与电阻元件334之间的节点电压Vn2通过电压缓冲电路32连接在一起。这样一来，通过以节点电压Vn1模拟节点电压Vn2，能够省略由电阻元件331、电容元件333及运算放大器335构成的部分。也就是说，实质上能够将图4(a)中的电容元件302缩小到1/10。图3中的环路滤波器30B正是用这种方法获得的低通滤波电路。一般将图4(a)的低通滤波电路作为PLL的环路滤波器使用时，由于电容元件302占有的元件面积最大，因此通过使其小型化，能够在缩小环路滤波器全体的电路面积方面获得很好的效果。
以上，根据本实施例，能够在保持与以往相同的传递特性的同时，实现比以往小很多的主动型环路滤波器。
另外，在如上所述的例子中，虽然将图4(a)中的电容元件302缩小到1/10，通过使滤波电路31B的输入电流为Ip/100，且使滤波电路33B的输入电流为99Ip/100，还能够将电容元件302的电容值缩小到1/100。并且，当然也可以使其更小型化。并且，电压缓冲电路32也可以用运算放大器以外的元件构成。
(第3实施例)在前述第1实施例所涉及的环路滤波器30A中，存在于构成电压缓冲电路32的运算放大器中的补偿电压(offset voltage)恐怕会对PLL输出带来影响。图5为用来说明漏电流对PLL输出带来的影响的图。如同图所示，若在电压缓冲电路32存在补偿电压Vost，则在电路产生漏电流Iost，且滤波电路31A中的电容元件因漏电流Iost一直被充电。并且，因漏电流而引起的电容元件的电压上升部分在频率相位比较器10工作时被消除。因此，由于漏电流Iost，滤波电路31A的输出电压Vout变动，伴随该输出电压Vout的变动电压控制振荡器的频率变动，增大了PLL的输出时钟的波动。
用来解决前述问题的对策是图6所示的本发明的第3实施例所涉及的PLL。本实施例的PLL100C是，在第1实施例所涉及的PLL100A的环路滤波器30A中，对于滤波电路31A及滤波电路33A，设置切换供给泵电路20的端子之间是否电气连接的开关34及35，和用来控制开关34及35的OR逻辑元件36。以下，对开关34及35，和OR逻辑元件36的工作情形进行说明。
OR逻辑元件36计算由频率相位比较器10输出的信号UP及信号DN的逻辑和。并且，开关34及35根据OR逻辑元件36的计算结果来切换导通/非导通状态。也就是说，开关34及35在信号UP及信号DN中的至少一个活性化时，成为导通状态；而信号UP及信号DN的其中一个非活性化状态时，成为非导通状态。因此，当频率相位比较器10不工作时，能够切断漏电流，使来自电压缓冲电路32的漏电流不流入滤波电路31A。所以，能够回避前述漏电流对PLL输出的影响。
以上，根据本实施例，能够回避电压缓冲电路32的漏电流对PLL输出的影响。
另外，在前述例子中，设置有两个开关34及35，也可以省略其中的一个。并且，OR逻辑元件36以信号UP及信号DN作为输入，本发明对此不作限定。至少将在频率相位比较器10工作时维持活性状态的信号作为OR逻辑元件36的输入，或者，省略OR逻辑元件36，用那种信号直接控制开关34及35，也能够获得与前述一样的效果。
(第4实施例)第3实施例的开头所述的漏电流所涉及的问题，在第2实施例所涉及的环路滤波器30B中也存在。因此，用来解决此问题的对策是图7所示的本发明的第4实施例所涉及的PLL。本实施例的PLL100D是在第2实施例所涉及的PLL100B的环路滤波器30B中，设置在第3实施例中所述的开关34及35、和OR逻辑元件36。也就是说，具备主动型的环路滤波器的本实施例所涉及的100D，也能够获得与具备主动型的环路滤波器的第3实施例的PLL100C一样的效果。
另外，在能够省略开关34及35的其中一个、也可以用其它的东西作为OR逻辑元件36的输入信号、及能够省略OR逻辑元件36等方面如上所述。
(第5实施例)图8为本发明的第5实施例所涉及的PLL的结构图。本实施例所涉及的PLL100E也是为了解决第3实施例的开头所述的漏电流所涉及的问题。本实施例的PLL100E是在第1实施例所涉及的PLL100A的环路滤波器30A中，对于滤波电路31A及滤波电路33A，设置切换供给泵电路20的端子之间是否电气连接的开关34A及34B，和开关35A及开关35B。以下，对开关34A及34B，35A及35B的工作情形进行说明。
当信号UP及信号DN中的至少一方活性化时，相互并联的开关34A及34B成为导通状态，以两个为一组起开关的作用。并且，在该由两个一组构成的开关中，开关34A及34B分别作为第1及第2部分开关工作。也就是说，开关34A在由频率相位比较器10输出的信号UP活性化时成为导通状态，而信号UP为非活性化时成为非导通状态。而开关34B在由频率相位比较器10输出的信号DN活性化时成为导通状态，而信号DN为非活性化状态时成为非导通状态。开关35A及35B也一样。
以上，根据本实施例，能够回避来自电压缓冲电路32的漏电流对PLL输出的影响。
并且，在第3实施例所涉及的环路滤波器30C及第4实施例所涉及的环路滤波器30D中，信号UP及信号DN通过OR逻辑元件36时产生了延迟，由于本实施例所涉及的环路滤波器30E不需要计算信号UP及信号DN的逻辑和，因此在控制开关34A、34B、35A及35B时没有产生延迟。所以，能够在没有时间误差的情况下使开关34A、34B、35A及35B工作，进行正常的充电泵工作。
另外，在前述例子中，设置有两个开关34A及34B、和35A及35B的两组开关，也可以省略其中的一组。并且，虽然开关34A、34B、35A和35B都以信号UP及信号DN作为输入，本发明对此不作限定。至少在频率相位比较器10工作时，通过维持活性状态的信号控制开关34A及34B、35A及35B，也能够获得与前述相同的效果。
并且，即使将本实施例所涉及的环路滤波器30E换成主动型，也能够获得与前述相同的效果。
并且，前述各个实施例都为PLL，当然本发明所涉及的低通滤波电路能够用作DLL(Delay Locked Loop)的环路滤波器。
权利要求
1.一种将提供给输入端的电流平滑化且输出电压的低通滤波电路，其特征在于包括拥有电容元件，且一端连接在前述输入端，另一端输出前述电压的第1部分电路；将前述第1部分电路中的所定节点的电压作为输入的电压缓冲电路；及一端连接在前述输入端，另一端连接在前述电压缓冲电路的输出端的第2部分电路。
2.一种相位同步电路，包括充电泵电路、电压控制振荡器、及输出用以将从前述充电泵电路出入的电流平滑化而控制前述电压控制振荡器的电压的环路滤波器，其特征在于前述环路滤波器具备拥有电容元件，一端连接在前述充电泵电路的输出端，另一端输出前述电压的第1部分电路；将前述第1部分电路中所定节点的电压作为输入的电压缓冲电路；及一端连接在前述充电泵电路的输出端，另一端连接在前述电压缓冲电路的输出端的第2部分电路。
3.根据权利要求第2项所述的相位同步电路，其特征在于前述环路滤波器拥有用来切换前述第1部分电路中的一端与前述第2部分电路中的一端是否电气连接的开关；前述开关至少在电流出入前述充电泵电路时为导通状态，而在其它时候变为非导通状态。
4.根据权利要求第3项所述的相位同步电路，其特征在于前述开关，在控制从前述充电泵电路流出的电流的信号、及控制从前述充电泵电路流入的电流的信号中的一个活性化时，成为导通状态。
5.根据权利要求第3项所述的相位同步电路，其特征在于前述开关由相互并联的第1及第2部分开关构成；前述第1部分开关，在控制从前述充电泵电路流出的电流的信号活性化时，成为导通状态；前述第2部分开关，在控制从前述充电泵电路流入的电流的信号活性化时，成为导通状态。
全文摘要
本发明公开了一种低通滤波电路及相位同步电路。本发明的目的在于对于PLL中的环路滤波器，在保持与以往相同的传递特性的同时，使其比以往小型化。PLL100A中的环路滤波器30A包括拥有电容元件，一端连接在充电泵电路20的输出端，另一端输出用来控制电压控制振荡器40的电压Vout且作为第1部分电路的滤波电路31A；将滤波电路31A中所规定的节点的电压作为输入的电压缓冲电路32；及一端连接在充电泵电路20的输出端，另一端连接在电压缓冲电路32的输出端且作为第2部分电路的滤波电路33A。在环路滤波器30A中，由充电泵电路20输出的电流分流，分别流入两个滤波电路。也就是说，在滤波电路31A中，仅仅流入由充电泵电路20输出的一部分电流。
文档编号H03L7/093GK1574638SQ200410038629
公开日2005年2月2日 申请日期2004年4月27日 优先权日2003年6月11日
发明者道正志郎 申请人:松下电器产业株式会社