专利名称：Lms自适应滤波器的制作方法
技术领域：
本发明涉及滤波器(Filter)，尤其涉及用于依据滤波器算法减小滤波器的大小而不迟滞输出的LMS(Least Mean Square(最小均方)，以下简称LMS)自适应滤波器。
背景技术：
现在正在使用的利用LMS自适应运算法则的滤波器(以下简称LMS自适应滤波器)作为能够持续更新系数的滤波器，主要用于均衡器或噪音去除器等，起到对由频道或系统自身产生的失真进行补偿的作用。
图1为普通LMS自适应滤波器的构造的示意图。
有输入信号x0、x1、x2，而且有用于系数更新的被延迟的输入信号xd0、xd1、xd2，这些信号通过迟延器传送。
即，信号x0通过第一迟延器D1生成信号x1，信号x1再通过第2迟延器D2生成信号x2进行传送；信号xd0通过第3迟延器D3生成信号xd1，信号xd1再通过迟延器D4生成信号xd2进行传送。
此时，上述第1～第4迟延器D1～D4与单位周期信号(clk)同步运行。
延迟输入信号xd0、xd1、xd2是输入信号x0、x1、x2经一定时间延迟生成的延迟信号，其延迟时间值可根据电路设计的不同而有所不同。
即，xd0也可以是x0经由一个迟延器D1而获得的信号，但也可以是经由2个迟延器D1，D2或2个以上的迟延器而获得的信号，xd1、xd2也与xd0相同。因此，在图1中，由迟延器的输入信号x0、x1、x2不被用作延迟输入信号xd0、xd1、xd2，因此分别设有输入信号和延迟信号的通道。
而且，设有接收输入信号x0、xd0并输出输出信号y0的第1分支单元T1和接收输入信号x1、xd1并输出输出信号y1的第2分支单元T2。第1分支单元T1和第2分支单元T2具有相同的构造。
第1分支单元T1由以下构成将被延迟的信号xd0与误差e相乘的第1乘法器M1；将第1乘法器M1的算术结果与前述的系数相加的第1加法器A1；与单位周期信号同步，储存第1加法器A1的输出结果并以新的系数c0进行输出的第5迟延器D5；将输入信号x0与从第5迟延器D5中输出的系数c0相乘，生成对第一分支的输出信号y0的第2乘法器M2。
而且，第2分支单元T2的构成如下将被延迟的信号xd1与误差e相乘的第3乘法器M3；将第3乘法器M3的算术结果与前述系数相加的第2加法器A2；与单位周期信号同步，储存第2加法器A2的输出结果并以新的系数c1进行输出的第6迟延器D6；将输入信号x1与从第6迟延器D6中输出的系数c1相乘，生成对第二分支的输出信号y1的第4乘法器M4。
上述LMS自适应滤波器中的系数更新过程如下在第1分支单元T1中，被延迟的输入信号xd0与误差e在第1乘法器M1中相乘，相乘得出的结果通过第1加法器A1与此前的系数相加。由第1加法器A1相加得出的值与单位周期信号同步，储存在第5迟延器D5中并进行输出，通过这个值来实现系数c0的更新。
同时，在第2分支单元T2中，被延迟的输入信号xd1与误差e在第3乘法器M3中相乘，相乘得出的结果通过第2加法器A2与此前的系数相加。由第2加法器A2相加得出的值与单位周期信号同步，储存在第6迟延器D6中并进行输出，通过这个值来实现系数c1的更新。
而且，输出结果由输入的信号与系数相乘并依次生成。
即，输入信号x0与系数c0通过第2乘法器M2相乘，生成对第1单元的输出信号y0；输入信号x1与系数c1通过第4乘法器M4相乘，生成对第2单元的输出信号y1。
如上所述，在LMS自适应滤波器中，用于每个分支的系数更新的乘法器和加法器各需要1个，用于输出的乘法器需要1个。
近来，在因地波之类的在时间性上间隔较远的媒体而存在失真(long-term-fading)的频道中，为了顺利地进行广播信号接收，有必要对失真进行补偿。
为对因时间上间隔较远的媒体而产生的失真进行补偿，必然要有相当多的用于均衡器或噪音去除器的滤波器的分支。因而具有多分支的滤波器，其大小势必非常大，实际上很难实现。
发明内容
本发明正是为了解决上述问题而设计的，其目的在于提供能够减小滤波器大小的LMS自适应滤波器。
本发明的另一目的是提供适合用于对因时间上间隔较远的媒体而产生的失真进行补偿的LMS自适应滤波器。
依据本发明设计的LMS自适应滤波器包括将输入信号x0、x1、x2与单位周期信号同步传送的第1、第2迟延器；将输入信号x0、x1、x2被延迟一定时间而获得的延迟了的输入信号xd0、xd1、xd2与单位周期信号同步传送的第3、第4迟延器；根据外部赋加选择信号，选择xd0、xd1其中之一进行输出的第1MUX(多路复用器)；将第1MUX的输出信号与误差相乘的第1乘法器；将第1乘法器的输出信号与当前系数相加的加法器；与在单位周期信号上延迟半个周期的周期信号同步，储存加法器的输出结果并进行输出的第5迟延器；与单位周期信号同步，储存加法器的输出结果并进行输出的第6迟延器；根据选择信号，选择第5、第6迟延器的输出信号中的某一个并利用其更新系数的第2MUX；根据选择信号，选择x0、x1中的某一个并进行输出的第3MUX；将经更新的系数与第3MUX的输出信号相乘，再作为对第二分支的输出信号进行输出的第2乘法器；与在单位周期信号上延迟1/4周期的同期信号同步，储存第2乘法器的输出信号，再作为对第一分支的输出信号进行输出的第7迟延器。
优选地，第1MUX的特征包括在选择信号的逻辑值为“0”的情况下，选择经延迟的输入信号xd0；在选择信号的逻辑值为“1”的情况下，则选择经延迟的输入信号xd1。
优选地，第2MUX的特征包括在选择信号的逻辑值为“0”的情况下，选择第5迟延器的输出信号；在选择信号的逻辑值为“1”的情况下，则选择第6迟延器的输出信号。
优选地，第3MUX的特征包括在选择信号的逻辑值为“0”的情况下，选择x0；在选择信号的逻辑值为“1”的情况下，则选择输入信号x1。
优选地，LMS自适应滤波器的特征包括将输入信号x0经由第1迟延器而获得经延迟的输入信号xd0。
优选地，LMS自适应滤波器的特征还包括将输入信号x1经由第2迟延器而获得经延迟的输入信号xd1。上述本发明的LMS自适应滤波器有如下效果。
现在，每个分支都需要用于系数更新的乘法器和加法器以及用于输出的乘法器；但是，在本发明中，每2个分支只需要一个。从而达到将滤波器的大小减小30％左右的效果。
这样，因为每个分支需要的大小减小了，所以具有许多分支的滤波器也变得能够实现了。因而，滤波器上具有许多分支的设计对于在时间上间隔较远的媒体进行失真补偿是很有益的。
图1为普通LMS自适应滤波器的构造的示意图。
图2为依据本发明设计的LMS自适应滤波器的构造的示意图。
图3为依据本发明的一个实施例的LMS自适应滤波器的构造的示意图。
图4为依据本发明设计的滤波器的LMS自适应同步图。
图5为依据本发明设计的滤波器的输入同步图。
附图主要部分符号说明D11～D17第1～第7迟延器MUX1～MUX3第1～第3MUX(多路复用器)M11，M12第1，第2乘法器A11加法器具体实施方式
下面就通过参照附图的实施实例对本发明的另一目的、特征和优点进行详细说明。
图2为依据本发明设计的LMS自适应滤波器的构造的示意图。
有输入信号x0、x1、x2，而且有用于系数更新的经延迟的输入信号xd0、xd1、xd2，各信号通过迟延器传送。
即，信号xd0通过第1迟延器D11生成信号xd1，信号xd1再通过第2迟延器D12生成信号xd2进行传送；信号x0通过第3迟延器D13生成信号x1，信号x1再通过第4迟延器D14生成信号x2进行传送。
上述第1～第4迟延器D11～D14与单位周期信号(clk)同步运行。
延迟信号xd0、xd1、xd2是输入信号x0、x1、x2经一定时间延迟生成的延迟信号，其延迟时间值可根据电路设计的不同而有所不同。
即，xd0也可以是x0经由一个迟延器而获得的信号，但也可以是经由2个迟延器或2个以上迟延器而获得的信号，xd1、xd2也一样。
因此，在图2中，由迟延器的输入信号不被用作延迟输入信号，分别设有输入信号和延迟输入信号的通道。
而且，包括有接收延迟输入信号xd0、xd1，根据从外部输入的选择信号sel的逻辑值选择其中之一并进行输出的第1多路复用器MUX1；将第1多路复用器MUX1的输出信号与误差信号e相乘的第1乘法器M11；将第1乘法器M11的输出结果与此前的系数相加的加法器A11；与在单位周期信号上相差半个周期的信号clk2同步，储存加法器A11的输出结果并以系数c0进行输出的第5迟延器D15；与单位周期信号同步，储存加法器A11的输出结果并以系数c1进行输出的第6迟延器D16；根据选择信号sel的逻辑值，选择c0、c1中的某一个来更新系数的第2多路复用器MUX2；接收输入信号x0、x1，并根据选择信号sel的逻辑值选择其中之一的第3多路复用器MUX3；将由第2多路复用器MUX2更新的系数与由第3多路复用器MUX3选择的输入信号相乘的第2乘法器M12；与在单位周期信号上延迟1/4的周期信号同步，储存第2乘法器M12的输出信号并作为对第一分支的输出信号y0进行输出的第7迟延器D17。对第二分支的输出信号y1是由第2乘法器M12计算出的值按原样输出而获得的。
上述的LMS自适应滤波器中的系数更新过程如下首先，经延迟的输入信号xd0、xd1由第1多路复用器MUX1选择其中的某一个。在第1多路复用器MUX1中，如果选择信号sel的逻辑值为“0”，则选择xd0；如果选择信号sel的逻辑值为“1”，则选择xd1并进行输出。
而且，第1多路复用器MUX1的输出信号在第1乘法器M11中与误差e相乘，相乘得出的值在加法器A11中与此前的系数相加。
加法器A11的输出值被分别向第5迟延器D15和第6迟延器D16输入。第5迟延器D15与在单位周期信号上相差半个周期的周期信号clk2同步，储存加法器A11的输出值并以系数c0进行输出；第6迟延器D16与单位周期信号clk同步，储存加法器A11的输出值并以系数c1进行输出。此时，c0和c1具有半个周期的相差。
从第5、第6迟延器D15，D16中输出的系数c0、c1通过第2用路复用器MUX2选择其中之一进行系数更新。第2多路复用器MUX2根据选择信号的逻辑值选择c0、c1中的某一个，在选择信号sel的逻辑值为“0”时则选择c0，在选择信号sel的逻辑值为“1”时则选择c1。
而且，输入信号x0、x1通过第3多路复用器MUX3选择其中之一并进行输出。第3多路复用器MUX3在选择信号sel的逻辑值为“0”时则选择x0，在选择信号sel的逻辑值为“1”时则选择x1并进行输出。
其次，由第2多路复用器MUX2更新的系数和由第3多路复用器MUX3选择的输入信号，通过第2乘法器M12相乘并依次生成结果。对第一分支的输出信号y0，储存在与在单位周期信号clk上相差1/4周期的信号clk1同步运行的第7迟延器D17中并进行输出；对第二分支的输出信号y1则由在第2乘法器M12中计算出的值按原样进行输出。
图3为依据本发明设计的LMS自适应滤波器的一个实施例的示意图，这是在图2的构造中，从通过第1、第2迟延器D21，D22将输入信号x0、xd1延迟后的信号中获得用于系数更新的信号xd0、xd1的构成情况。
即，输入信号x0通过第1迟延器D21生成信号x1，信号x1通过第2迟延器D22生成信号x2进行传送；而延迟输入信号xd0可从x0经由第1迟延器D21而得到的信号中获得，经延迟的输入信号xd1可从x1经由第2迟延器D21而得到的信号中获得。
经延迟的信号xd0、xd1被输入第1多路复用器MUX11，再根据选择信号sel的逻辑值选择其中之一并进行输出。
在第1多路复用器MUX11中，如果选择信号sel值为“0”，则选择xd0；如果选择信号sel值为“1”，则选择xd1并进行输出。
而且，第1乘法器M21将第1多路复用器MUX1的输出信号和误差e相乘，由第1多路复用器M21相乘得出的结果则通过加法器A21与前述的系数相加。
再次，由加法器A21相加得出的结果被分别向第3迟延器D23和第4迟延器D24输入。
第3迟延器D23与在单位周期信号上相差半个周期的周期信号clk2同步，储存加法器A21的输出信号并以新的系数c0进行输出；第4迟延器D24与单位周期信号clk同步，储存加法器A21的信号并以新的系数c1进行输出。
此时，c0和c1在经由第3迟延器D23和第4迟延器D24后具有半个周期的相差。
第2多路复用器MUX12选择c0、c1中的某一个来更新系数。第2多路复用器MUX12根据选择信号sel的逻辑值选择c0、c1中的某一个，在选择信号sel的逻辑值为“0”时选择c0，在选择信号sel的逻辑值为“1”时则选择c1。
而且，输入信号x0、x1被输入第3多路复用器MUX13，再根据选择信号sel的逻辑值选择其中之一并进行输出。第3多路复用器MUX13在选择信号sel的逻辑值为“0”时选择x0，在选择信号sel的逻辑值为“1”时则选择x1并进行输出。
再次，由第2多路复用器MUX12更新的系数和由第3多路复用器MUX13选择的输入信号，通过第2乘法器M22相乘并依次生成结果。对第一分支的输出信号y0，储存在与在单位周期信号上相差1/4周期的周期信号clk1同步运行的第5迟延器D25中并进行输出；对第二分支的输出信号y1则由在第2乘法器M22中计算出的值按原样输出。
综上所述，依据本发明设计的LMS自适应滤波器的特征在于与每1个分支都需要用于系数更新的乘法器和加法器以及用于输出的乘法器与现有构造不同，每2个分支只需要一个。
这样，如果减少构成滤波器所必须的乘法器和加法器的数目，滤波器的大小当然也会减小。
图4为关于本发明的LMS自适应滤波器的系数更新方法的同步图，是表示如同图3一样构成电路的情况的。
如果选择信号sel的逻辑值为“0”，在第1多路复用器MUX11中则选择xd0，第1乘法器M21的输出为e×xd0；在第2多路复用器MUX12中则选择c0，加法器A21的输出c变为c0+e×xd0。
而且，如果选择信号sel的逻辑值为“1”，在第1多路复用器MUX11中则选择xd1，第1乘法器M21的输出为e×xd1；在第2多路复用器MUX12中则选择c1，加法器A21的输出c变为c1+e×xd1。
再次，第5迟延单元D25与在单位周期信号上相差半个周期的信号clk2同步运行，第6迟延单元D26与单位周期同步运行。
因而，在clk2信号的上升边缘(raising edge)上，加法器A21的输出值以新的系数new c0进行输出，这个值维持到clk2信号的下一个上升边缘之前。
而且，在clk信号的上升边缘上，加法器A21的输出值以新的系数new c1进行输出，这个值维持到clk1信号的下一个上升边缘之前。
图5是依据本发明设计的滤波器的输出同步图。
参看图3，在第2多路复用器MUX12中，如果选择信号sel的逻辑值为“0”则输出c0，如果选择信号sel的逻辑值为“1”则输出c1；在第3多路复用器MUX13中，如果选择信号sel的逻辑值为“0”则输出x0，如果选择信号sel的逻辑值为“1”则输出x1。因此，第2乘法器M22的输出信号y，如选择信号sel的逻辑值为“0”，则变为c0×x0；如选择信号sel为“1”，则变为c1×x1。
此时，第7迟延器D27与和单位周期信号clk相差1/4周期的信号clk1同步，储存第2乘法器M22的输出信号y并以y0信号进行输出。而且，y1信号是由y信号按原样进行输出的，因此可与y信号同相。
如图所示，在相加时间段(summation period)中，两个分支的输出同时出现；因此，可在作为输入信号输入时的单位周期信号clk时间内，获得整个滤波器的输出信号。
以下的表1为比较现有滤波器和本发明的滤波器的大小。
表1
表1表示在利用本发明的情况下，滤波器大小比现有滤波器的大小为8310/11835≈0.7(倍)。
综上所述，本领域的技术人员应当清楚，可在不脱离本发明的技术思想的范围之内进行变化和修改。因而，本发明的技术范围并不限于实施例中所记载的内容，而应由专利申请范围来确定。
权利要求
1.一种LMS自适应滤波器，其特征在于包括将输入信号x0、x1、x2与单位周期信号同步传送的第1、第2迟延器；将输入信号x0、x1、x2被延迟一定时间而获得的延迟了的输入信号xd0、xd1、xd2与单位周期信号同步传送的第3、第4迟延器；根据外部赋加选择信号，选择xd0、xd1其中之一进行输出的第1多路复用器；将第1多路复用器的输出信号与误差相乘的第1乘法器；将第1乘法器的输出信号与当前系数相加的加法器；与在单位周期信号上延迟半个周期的周期信号同步，储存加法器的输出结果并进行输出的第5迟延器；与单位周期信号同步，储存加法器的输出结果并进行输出的第6迟延器；根据选择信号，选择第5、第6迟延器的输出信号中的某一个并利用其更新系数的第2多路复用器；根据选择信号，选择x0、x1中的某一个并进行输出的第3多路复用器；将经更新的系数与第3多路复用器的输出信号相乘，再作为对第二分支的输出信号进行输出的第2乘法器；与在单位周期信号上延迟1/4周期的同期信号同步，储存第2乘法器的输出信号，再作为对第一分支的输出信号进行输出的第7迟延器。
2.按照权利要求1所述的LMS自适应滤波器，其特征在于第1多路复用器在选择信号的逻辑值为“0”时则选择经延迟的输入信号xd0，在选择信号的逻辑值为“1”时则选择经延迟的输入信号xd1。
3.按照权利要求1所述的LMS自适应滤波器，其特征在于第2多路复用器在选择信号的逻辑值为“0”时则选择第5迟延器的输入信号，在选择信号的逻辑值为“1”时则选择第6迟延器的输入信号。
4.按照权利要求1所述的LMS自适应滤波器，其特征在于第3多路复用器在选择信号的逻辑值为“0”时则选择x0，在选择信号的逻辑值为“1”时则选择x1。
5.按照权利要求1所述的LMS自适应滤波器，其特征在于将输入信号x0经由第1迟延器而获得经延迟的输入信号xd0。
6.按照权利要求1所述的LMS自适应滤波器，其特征在于将输入信号x1经由第2迟延器而获得经延迟的输入信号xd1。
全文摘要
本发明涉及LMS(最小均方)自适应滤波器，用于在单位周期时间内获得滤波器输出信号的同时，对用于系数更新的乘法器和加法器以及用于输出的乘法器按每2个分支(tap)使用一个，以将乘法器和加法器的数目减至1/2。利用本发明则可依据滤波器算法将滤波器的大小减小30％以上而不产生迟滞输出，因此具有如下优点即使在为对时间上间隔较远的媒体进行失真补偿而在许多滤波器中需要分支的情况下，其实现也会变得容易。
文档编号H03H17/02GK1738198SQ200410053900
公开日2006年2月22日 申请日期2004年8月20日 优先权日2004年8月20日
发明者金佑灿 申请人:上海乐金广电电子有限公司