专利名称：数字预矫正电路的结构和实现方法
技术领域：
本发明大致上涉及射频(RF)功率放大器，并特别地涉及一种应用信号预矫正以线性化这些放大器，以及减少相邻信道功率(ACP)的装置和方法。
背景技术：
理想的，或理论上的射频(RF)功率放大器线性地工作，其准确无误地在它们的输出端无失真地再现放大的RF信号。但是在实际中，不幸的是，物理RF功率放大器实际上为非线性的，并且给信号增加了一定量不想要的失真，例如，互调制失真(IMD)。然后，一部分的这种IMD被视为相邻信道功率(ACP)，并且可能引起相邻信道干扰。而且，物理功率放大器传送增益和/或功率的能力有限。
RF功率放大器通常以这种方式工作和构成，以便以最低可能的成本提供足够的输出功率。一般而言，放大器的成本随着它的最大输出功率的增加而增加。所以，为了使给定的RF功率放大器的成本效率最大化，该放大器接近于饱和点工作以提供尽可能多的输出功率。接近饱和点工作的放大器提供额外的输出功率，但是通常以ACP的增加为代价，因而增加了相邻信道干扰的可能性。
特别地，接近饱和点工作的放大器增加了在放大器正常工作频率范围内不想要的IMD产物的功率。这些IMD产物在放大器的正常工作频率范围内可能妨碍RF信号的正确发送和接收。为了解决该问题，已经研发了大量的技术以减少位于放大器的工作频率范围内和位于该范围之外的来自放大信号的IMD产物。这些技术包括预矫正，前馈，以及使用非线性组件(LINC)的线性放大。以下将进一步描述预矫正技术。
近来对无线通信器件需求的增加已经导致引入新的频带以增加容量，诸如，例如欧洲电信标准化委员会开发的用于传送3G(第三代)业务的通用移动电信系统(UMTS)。现代的传输协议，诸如UMTS，要求高线性化以防止一个频带内的RF能量泄漏到其它邻近信道和/或频带内以及与邻近信道和/或频产生干扰。某些现代传输协议还具有高的峰值/平均功率比率(PAR)载波信号，这使得难以设计有效的线性放大器用于这些应用。
另一个要解决的问题是，由于频带非常接近，可能混合相邻的信道干扰。所以RF功率放大器必须以高的驱动电平工作，以实现宽带应用所要求的高线性化。由于能量从一个频带泄漏到另一个频带而产生的能量泄漏，将不合需要地降低邻近频带的信噪比(SNR)或位误码率(BER)。
实际上，对于一选择的中心频率而言，没有必要完全消除所有的ACP和/或相邻信道干扰。ACP的一定的容忍水平是可接受的。当这里关于ACP使用术语“消除”或“减少”时，应该理解为将ACP抑制到低于一定容忍水平，即使通常不能完全地消除它。
为了解决上述问题，已经研发出了预矫正电路，或，更简单而言，即预矫正器，以允许RF功率放大器在接近饱和点工作并且还具有改善的线性化，籍此减少了ACP以及相邻信道可能的干扰。一般而言，预矫正器将输入信号与放大器响应中失真乘法逆元相乘。这产生了一种预矫正信号，并且之后应用于该放大器。当放大器放大该预矫正信号时，通过对预矫正信号的预矫正消除了由于放大器响应中的非线性而引起的失真。这使得放大器线性得到了改善，特别是当放大器接近于饱和工作时。
尽管这种预矫正器解决了线性的问题，但是他们还增加了放大的成本，虽然其典型地小于采用在减少的输出电平下工作的更高功率的放大器。通常，这种预矫正器可能基于模拟或者数字的，这取决于所使用的处理类型。而且，预矫正器将把RF输入信号修改为瞬时输入信号功率(例如，幅度和相位)以及输入信号功率的变化率(例如，诸如自热的记忆效应，奇数阶失真产物，电源补偿，等等)的函数。
基于数字化的预矫正器通常使用存储器中所存储的查询表(LUT)来给输入信号提供预矫正或校正因子。由于一些基于数字化的预矫正器，根据瞬时输入信号包络(输入信号功率)和输入信号包络的变化率而进行补偿，因此通常使用第一对LUT用于幅度和相位校正(例如，其中之一用于同相(I)信号以及另一个用于正交相位(Q)信号)，而使用第二对LUT用于补偿I和Q中的记忆效应。而且，由于需要将输入信号调制到载波上，这种预矫正器通常包括调制器，以及包含了分别用于I和Q信号的幅度和相位校正因子的第三对LUT。使用这些大量的LUT显著增加了存储需求，并且因此，也增加了预矫正器和与此相关的放大器的成本。而且，多个LUT的使用也产生了大量的其它问题。
当使用许多LUT时，必须做出一些规定以组合来自表中的这些校正因子，。通过对校正记忆效应的LUT应用差分方程，加重了组合校正因子的问题。差分方程的直接解释为，将后续采样与前采样之间的差添加到电流采样或者校正因子中。典型地使用延迟电路，或时钟给采样施加期望的定序。存在的一个实际的问题在于，难以执行三个操作数函数以满足工业对许多预矫正器施加的需求。另外，使用延迟电路还增加了预矫正器的成本。
许多基于数字的预矫正器在实现上所面临的另一个问题是，处理校正因子在LUT中的存储。在利用用于特定放大器的LUT校准基于数字的预矫正器时，发送或载入系数到存储器的LUT中。通常，期望从LUT中读回这些系数以验证是否正确地载入或存储了这些系数。这种载入或读回校正因子的操作需要大量的处理时间，并且如果在放大器使用中执行上述操作，可能引起放大器输出过程中的短暂中断，或误操作。
然而另一个与LUT相关联的问题是，处理LUT的数量和/或尺寸大小。由于存储器中存储的LUT可能变得的相当大，并且存储器增加了预矫正器的成本，因此使用许多巨大的LUT来校正瞬时幅度和相位以及记忆效应，以及调制器，将会导致成本更加昂贵的预矫正器。
现有的预矫正器在这种环境下工作，即根据单个已知的调制格式来调制信号。例如，可能根据任何数量之一的调制格式调制该RF信号，这些调制格式都是现有技术中所熟知的，包括TDMA，GSM，CDMA，WCDMA，QAM以及OFDM等等。例如，WCDMA信号的带宽为3.84MHz(宽带)，CDMA信号的带宽为1.25MHz。相反，GSM信号的带宽为200KHz，TDMA信号的带宽只有30KHz(窄带)。如果信号位于PCS的频带(1920到1980MHz)内，将使用60MHz的带宽。因此，信号的带宽，根据调制格式和所使用的频带，在30KHz到3.84MHz的范围内变化。因此，由于在较大或较小的带宽上可能需要校正，LUT的数量也可能相应地变化。而且，对于ACP的要求还可能基于所使用的调制格式而变化。
所以，需要一种减少IMD的技术，用于在降低成本的同时校正瞬时幅度和相位，记忆效应，以及具有减小的存储要求和更快速的处理而不会表现出误操作的调制器。
附图简要描述附图包括在本说明书中并且构成说明书的一部分，示例了本发明的实施例并结合下文所给出的详细描述，用于解释本发明的原理。
图1为根据本发明原理的放大器系统实施例的示意图，该系统包括预矫正器，其配置用于射频(RF)功率放大器；图2为图1中所示预矫正器的更详细的示意图；图3为在图1和图2的预矫正器中应用差分方程的电路示意图；图4为用于传送校正和/或定标因子到图1和图2所示数据结构中的电路示意图；图5计算校正因子的电路示意图，该校正因子可能用于根据图4所示电路传送的定标因子，补偿图1所示的RF功率放大器的记忆效应，并位于一种数据结构中；以及图6示出了包含在图5的电路中计算校正因子所用的定标因子的消息。
具体实施例方式
参考图1到6，其中相同的数字表示相同的部件，图中示出了用于射频(RF)功率放大器的预矫正器。该预矫正器被配置用于减少RF功率放大器响应中的非线性，籍此来减少相邻信道功率(ACP)和潜在的相邻信道干扰。更具体而言，根据一个方面，本发明在数据结构中组合校正RF功率放大器中的幅度和相位误差和校正与这里所使用调制器相关联的非线性。根据本发明的另一个方面，本发明省略了校正其中所使用的调制器中的记忆效应。根据本发明的再一个方面，提供了一种用于在补偿RF功率放大器的记忆效应中应用差分方程的电路。本发明还传送定标因子到数据结构中，使用在数据结构中的多项式计算校正因子，并在数据结构中利用校正因子构成查询表，这些校正因子然后用于补偿RF功率放大器中的记忆效应。另外，本发明定标补偿记忆效应的校正因子以减少存储大小。
现在参考图1，其中示出了根据本发明原理的放大器系统的一个实施例10。放大器系统或放大器10包括RF功率放大器12和预矫正器或预矫正组件14。预矫正器14耦合至RF功率放大器或放大器组件12并且被配置用于接收RF输入信号(RF INPUT)并为该输入信号应用校正或预矫正，如预矫正信号(PREDISTORTED SIGNAL)所示。RF输入信号(RF INPUT)可能为数据流，并被转换为包括RF频率，例如载波频率所载的同相(I)分量和正交相位(Q)分量，I和Q分量相互正交，并最终用于二相调制该RF载波。这种RF输入信号(RFINPUT)，以及使用这种信号的好处在本领域中都是熟知的。
RF功率放大器12被配置用于放大预矫正信号(PREDISTORTEDSIGNAL)，如RF输出(RF OUTPUT)所示，并可能耦合至天线(未示出)，该天线用于发送RF输入信号(RF INPUT)。RF放大器12为本领域技术人员所熟知的典型的具有非线性响应的RF功率放大器，它在放大信号中增加了一定量的不想要失真，例如互调制失真(IMD)，这种IMD的一部分被认为是ACP，并且可能引起相邻信道干扰。RF功率放大器12可能配置用于使用大量已知调制格式中的任何一种来工作，这些调制格式也都是熟知的，其包括TDMA，GSM，CDMA，WCDMA，QAM，以及OFDM，等等。RF功率放大器12在它的工作频率带宽和/或导致ACP的范围的响应中表现出这种非线性，这可能超出典型地与这些已知调制格式的其中之一相关的标准。本领域的技术人员将会明白RF功率放大器的类型并不限制本发明，或所使用的调制方案。而是，本发明可等同适用于所有类型的RF放大器和调制方案以及标准，无论这些当前为已知的或者还是未知的。
预矫正器14包括数据结构16和向量调制器22，用于预矫正或应用校正因子给RF输入信号(RF INPUT)，从而以补偿或校正RF功率放大器12响应中的非线性。这种预矫正减少了ACP，正如本领域技术人员可能在RF输出所测量的，同时还减少了相邻信道干扰的可能性。
在本实施例10中，如本领域技术人员将会理解的，在现场可编程门阵列(FPGA)中可以实现数据结构16，并具有瞬间公开的好处。可替换地，可能使用专用集成电路(ASIC)。数据结构16还可能为一个或多个存储芯片，例如FPGA或其它存储器件，并可能嵌入在逻辑芯片上实施。因此，本领域的技术人员还将会理解，实际上，可能使用想要的任何形式或类型的存储器用于数据结构16，而不偏离本发明的精神。
更具体而言，向量调制器22为RF输入信号(RF INPUT)应用LUT 18a和18b中的I和Q校正因子。作为一个实际的问题，类似于放大器12，向量调制器22还具有与幅度和相位有关的非线性响应。通常，向量调制器所表现出的非线性将会显著小于RF功率放大器所表现出的非线性。但是，尽管相当的小，但是向量调制器的非线性还可能导致ACP的增加以及潜在的相邻信道干扰。
为此，预矫正器可能包括附加的具有校正因子的LUT，这些校正因子专门用于校正向量调制器中的幅度和相位非线性。加入了这些附加的LUT增加了预矫正器对存储的需求，从而增加了成本。加入附加的LUT还增加了载入校正因子到预矫正器中所必要的时间，从而增加了置位时间，这将在下文更详细地描述。正如本领域的技术人员所理解，包括附加的专门用于校正向量调制器中非线性的LUT还可能引入其它的问题和/或限制。
相反，根据一个方面，本发明识别与RF功率放大器和向量调制器相关的非线性幅度的相对差异，并在数据结构中组合RF功率放大器幅度和相位误差的校正以及其中使用的调制器相关的非线性的校正。组合上述校正成单个校正因子，这消除了对专门用于校正向量调制器中非线性的一对LUT的需求。而且，通过组合这些校正，减少了预矫正器的存储要求，以及相关的成本。同样减少了载入校正因子到存储器中所需的时间，从而减少了置位时间。
例如，如在图1的实施例10中所示，数据结构16包括一对LUT18a，18b，它们包含用于RF功率放大器12响应中的幅度和相位校正的校正因子，例如其中之一用于同相(I)18a信号分量，另一个用于正交相位(Q)18b信号分量。进一步，LUT 18a，18b中的校正因子还包括用于这里所使用的向量调制器22的幅度和相位校正。通过组合RF功率放大器12的幅度和相位校正与向量调制器22的幅度和相位校正，本发明减少了在许多预矫正器所常见的LUT的数量，以及籍此减少了存储需求。这种存储需求的减少可能导致成本节约，同时还改善了放大器系统10的响应时间，这将在下文所讨论的。
数据结构16还包括第二对LUT 20a，20b，其中分别为一个用于I并且另一个用于Q，以补偿RF功率放大器12响应中的记忆效应。RF功率放大器中的记忆效应对于本领域的技术人员而言是熟知的。通常，记忆效应产生了附加的奇数阶，例如，三次，五次，七次等等失真，这种失真还被称为IMD产物，并引起了ACP以及潜在的相邻信道干扰。例如，记忆效应可能包括，但不限制于，RF功率放大器的自热和RF功率放大器与电源的去耦。在自热中，随着RF功率放大器功率电平的增加，在RF功率放大器中所使用的器件中积聚热量。相反地，功率电平的减少造成了设备的冷却。这种器件的加热和冷却通常导致了奇数阶失真。类似地，在响应于输入信号的快速变化中，RF功率放大器中所使用的半导体器件的漏端可能被紧紧地耦合于，放大器所用电源所表现出的负载变化，这增加了奇数阶失真。本领域的技术人员将知道其它可能的记忆效应和因此正如想要的补偿的好处。
通常，期望校正RF功率放大器中的幅度和相位非线性以及记忆效应以实现最大地减少ACP。还期望校正所使用的用于应用这些校正的调制器中的幅度和相位非线性。典型地，调制器不受记忆效应的影响，因为它们通常为无源器件。在调制器的识别中也不受记忆效应的影响，并且根据另一个方面，本发明省略了对调制器记忆效应的校正。
返回到RF功率放大器中幅度和相位非线性以及记忆效应的校正，以及调制器中幅度和相位非线性的校正，一种方法是忽略RF功率放大器中记忆效应，并只仅补偿RF功率放大器和该调制器中幅度和相位非线性，并接受由于记忆效应而引起的ACP的增加。在该解决途径中，可能使用单对LUT(诸如图1所示的LUT 18a，18b)，来组合RF功率放大器和调制器中幅度和相位非线性的校正。不幸的是，这种解决途径不能实现最大地减少ACP并且不能充分地减少ACP，以满足特定调制方案所规定的标准。但是，这种解决途径可能满足一些调制方案相关的标准，并根据本发明可能实现它。
另一个解决途径是，使用三对LUT，每一个对都分别地专门用于校正RF功率放大器中的I/Q幅度和相位非线性，RF功率放大器中的记忆效应，以及调制器中的幅度和相位非线性。由于根据具体的信号不能预测差别，所以这种解决途径假设需要独立的LUT。因此，根据本发明的这样一个实施例，图1和图2中的每一个都将具有附加对LUT。
但是，已经发现在与校正RF功率放大器中记忆效应相关联的LUT中，校正值的范围相当小。另外，与校正RF功率放大器记忆效应相关的校正因子，与RF功率放大器和调制器中幅度和相位非线性相关的校正因子相比，其幅度也相当小。因此，本发明的一个实施例在第一对LUT例如18a，18b中，组合RF功率放大器的幅度和相位校正与调制器的幅度和相位校正，同时使用第二对LUT，例如20a，20b来补偿RF功率放大器的记忆效应。
关于如何选择校正因子，放大器系统10还包括耦合器24。耦合器24耦合至预矫正器14并接收RF输入信号(RF INPUT)。耦合器24被配置用于采样一部分RF输入信号(RF INPUT)功率，以便预矫正器14可以将RF输入信号(RF INPUT)修改为瞬时输入信号功率和该输入信号功率变化率的函数，正如下文所述。本领域的技术人员将会理解预矫正器14，在其它实施例中，可能可替换地包括耦合器24，而不偏离本发明的精神。
现在参考图2，提供了如图1所示预矫正器14的更详细的示意。应该注意到包括耦合器24是为了简化说明。如图2所示例，预矫正器14包括数据结构16，包络检测器26，模数转换器(ADC)28，微分电路30a，30b，加法器32a，32b，数模转换器(DAC)34a，34b，以及向量调制器22。数据结构16包括第一对LUT 18a，18b和第二对LUT 20a，20b，如上述参考图1所描述的。微分电路30a，30b和加法器32a，32b分别为电路36a，36b的一部分。
在工作中，耦合器24耦合RF输入信号(RF INPUT)的采样部分至包络检测器26。包络检测器26根据RF输入信号(RF INPUT)的采样部分产生表示瞬时输入信号包络的模拟信号，并耦合该模拟信号至ADC28。ADC28转换模拟信号为数字信号。ADC28耦合表示瞬时输入信号包络的数字信号至数据结构16，其中该信号被耦合至LUT 18a，20a，18b，20b并用于选择适当的校正因子。基于表示RF输入的该信号，根据查询表原理访问该表以获得想要的校正因子。
LUT 18a，20a，18b，20b分别为位于电路36a和36b内的加法器32a，微分电路30a，和加法器32b及微分电路30b提供选择的校正因子。微分电路30a，30b被配置用于为连续的校正因子应用差分方程，籍此来根据输入信号功率的变化率预矫正RF输入信号(RFINPUT)。即，微分电路30a，30b提供考虑到放大器无能力的校正因子以快速地改变输出功率电平。造成放大器无能力迅速改变输出电平的原因可能是由于，例如，放大器中有源器件的自热，放大器中有源器件与电源的去耦，等等。这些原因通常被称为记忆效应。因此，应用这种差分方程允许校正放大器所表现出的记忆效应。
加法器32a，32b配置用于组合来自LUT 18a，18b与瞬时输入信号功率相关的幅度和相位校正的校正因子，与来自LUT20a，20b用于应用差分方程所推导得出的校正，并与输入信号包络变化率相关的校正因子。所以，加法器32a，32b输出数字信号，该信号基于瞬时输入信号包络和输入信号功率的变化率进行补偿，并将这些信号分别耦合至DAC 34a，34b。
DAC 34a，34b转换数字信号为模拟信号，并耦合模拟信号至向量调制器22。向量调制器22配置用于组合模拟信号和RF输入信号(RF INPUT)，还被耦合来提供预矫正信号(PREDISTORTED SIGNAL)，该信号用于补偿RF功率放大器诸如图1所示的RF放大器12中的非线性，籍此来减少ACP和潜在的相邻信道干扰。
现在参考图3，根据本发明的第二方面，在补偿RF功率放大器中的记忆效应时提供应用差分方程的电路40。
差分方程的直接解释为向当前采样(例如，采样2)，或校正因子添加后续采样(例如，采样3)或校正因子和前采样(例如，采样1)，或校正因子之差，以获得新采样或校正因子(例如，采样4，这里采样(3-1)+2＝4)。典型地使用延迟电路，或时钟为这些采样应用想要的排序。
现有技术中存在的一个实际的问题是，难以利用当前的延迟电路执行快速三操作数函数以满足以下要求，例如，置位时间或在工业上对许多预矫正器强加的规范RF功率放大器所需的时间。使用延迟电路还增加了预矫正器的成本。
电路40解决现有技术中的问题并提供唯一和直接的应用差分方程以减少延迟，并且还减少了相关的成本。如图3所示的电路40，还可能用作图2中所示电路36a，36b的替代。为了更清楚地显示与图2中所示的电路40的连接，LUT 18a，18b，20a，20b以及DAC 34a，34b也包括在图3中。
如图所示，电路40包括减法器42，延迟电路44a，44b，以及加法器46。延迟电路的一个实例为触发器。其它类型的延迟电路对于本领域的技术人员而言也是显而易见的。
如本领域的技术人员所理解，时钟(未示出)耦合至延迟电路44a，44b，以用于提供定时和/或延迟校正因子或LUT 18a，18b，20a，20b的采样。
本领域的技术人员还将会理解，在数字预矫正器中，诸如图1和图2中所示的预矫正器14，采样RF输入信号(RF INPUT)并基于该采样选择校正因子。所以，在时间的任何给定点上，将会有输入信号(RF INPUT)的一个采样以及用于该采样的相应校正因子。所以，在以下讨论中，术语校正因子和采样相对于LUT可以交替地使用，但是应该明白来自LUT的校正因子或采样都是基于RF输入信号的相应采样。
在工作中，来自LUT 18a，18b的采样耦合至减法器42。同理，来自LUT 20a，20b的采样耦合至延迟电路44a和加法器46。延迟电路44a延迟应用LUT 20a，20b的采样，并耦合该采样至减法器42。减法器42从LUT18a，18b的下一个采样(例如，采样3)中减去LUT20a，20b的当前采样(例如，采样2)。这在数学上在采样表中建立了3-2。该差值结果被耦合至延迟电路44b。延迟电路44b延迟一个采样的减法结果。下一个采样减去当前采样(或例如，3-2)然后变为当前采样减去前一个采样(或例如，2-1)。延迟的结果然后耦合至加法器46。应该注意到，下一个采样，例如采样3，现在从LUT 20a，20b耦合至加法器46。加法器46将当前采样减去前一个采样(例如，2-1)之差与下一个采样(例如，采样3)相加以获得新的采样或校正因子(例如，采样4)。具体而言，采样2-1+3＝4，并且该结果耦合至DAC 34a，34b。因此，电路40实现了应用差分方程但是以这种方式解决了现有技术中的问题。例如，本发明减少了延迟和相关的成本，需要更少的延迟电路，例如，触发器。
现在参考图4，本发明的其它方面处理在数据结构的LUT中存储校正因子的问题。在数据结构的LUT中存储校正因子还可以称为校准LUT和/或使用包含LUT的数据结构的放大器系统。例如，再次参考图1，可以选择LUT 18a，18b，20a，20b中存储的校正因子以最小化或减少ACP，如在RF功率放大器12的输出端(RF OUTPUT)所测量的。对于RF功率放大器12而言，LUT 18a，18b，20a，20b中的校正因子是特定或具体的，如增益和相位响应特性典型地在RF功率放大器之间变化。建立对于RF功率放大器12特定的这些校正因子，用于最小化或减少ACP，并用于校准放大器或放大器系统10。
一种在LUT中存储校正因子的现有技术的方法是每次一个一个地串行传送各个校正因子到存储器中。不幸的是，这种方法存在各种缺点。例如，一次一个地将每个校正因子一个一个地传送到存储器中需要相当大量的时间。如果RF放大器在传送过程中工作，在传送的持续时间内在RF放大器的输出端可能产生失真。这种失真可能为，并通常称为“毛刺”。所以，传送时间影响了这种“毛刺”的持续时间。传送时间还指示所需用于规范RF功率放大器的时间，例如置位时间。因此，期望将校正因子传送到LUT中所必须的时间最小化，从而最小化毛刺和减少置位时间。
相反，本发明不是串行传送用于补偿放大器记忆效应的每个单独的校正因子，而是传送与多项式系数相关的定标因子到存储器中。这种多项式描述了通常在LUT中可发现的用于校正RF功率放大器记忆效应的校正因子。本发明然后使用定标因子利用多项式计算存储器中记忆效应的校正因子。一旦计算出校正因子，他们将用于构成LUT(诸如图1和图2所示的LUT 20a，20b)，然后将其存储在存储器中。本发明的该方面最小化了传送用于记忆效应的校正因子所必须的时间，由于实际上，只传送定标因子。本发明的该方面从而最小化了毛刺并减少了置位时间。
例如，描述通常在LUT中可发现的用于校正RF功率放大器中记忆效应的校正因子的多项式可能为Wx2+Yx4+(偏移)的格式。而且，根据本方面的这一方面，处理在LUT中存储校正因子，这样的一个多项式可能被定标或偏移。当定标或偏移这样的一个多项式时，正如所示，将多项式的最小值设定为零。这种定标或偏移是可能的，因为校正记忆效应取决于校正因子之差，所以使用上述的差分方程，并且不使用校正因子的实际值。而且，由于通常需要较小的存储空间来存储较小的值，所以本发明减少了存储用于校正放大器中记忆效应的校正因子所必须的存储要求。
仍参考图4，其中示例了用于传送校正和/或定标因子到数据结构16中的电路50的示意图。再者，数据结构16包括LUT 18a，18b，20a，20b，这些LUT包含的校正因子用于校正RF功率放大器和其中所用调制器的瞬时幅度和相位以及RF功率放大器中的记忆效应，诸如图1中所示的RF功率放大器12和调制器22。由定标因子并基于描述校正因子的多项式计算这些用于记忆效应的校正因子并将之储存到LUT 20a，20b中。而且，如上所述来定标或偏移这样的一个多项式。数据结构16还包括至少一个电路74，该电路配置用于计算和定标或偏移用于记忆效应的校正因子。将结合图5提供并描述这种电路74的一个实例。耦合至电路50的处理器58，可能被用于提供校正和定标因子。
电路50包括串行数据链路52，双端口缓冲器54，以及传送控制器56。用于所有这些器件的各个实例在本领域中都是已知的。通常，电路50耦合至处理器和数据结构，诸如处理器58和数据结构16。更具体而言，如图4进一步所示例的，电路50耦合至LUT 18a，20a，如图1和图2所示。本领域的技术人员将理解，LUT 18b，20b也可以耦合至电路50。但是为了简化说明，LUT 18b，20b并不包括在电路中，这是因为对LUT 18b，20b的解释说明本质上与对LUT 18a，20a的解释相重复。但是，ADC28包括在电路中。
串行数据链路52耦合至处理器58，并被配置用于接收和发送校正和/或定标因子，正如下文将描述的。处理器58可能位于数据结构16的外部，如图4所示例，但是可替换地包括如图1和图2所示的预矫正器14。
处理器58通常配置用于在数据结构16中从LUT 18a，18b，20a，20b载入和读取校正和/或定标因子。载入校正和/或定标因子到LUT中允许校准LUT，如上所述以及将要进一步所述的，但是读取校正因子使得保证了校正因子被正确地载入或存储到了存储器中。
例如，LUT 18a，20a分别包括读和写端口60a，60b以及62a，62b。每个端口60a，60b，62a，62b分别包括地址和数据部64a，64b，66a，66b，68a，68b，70a，70b。
串行数据链路52还耦合至双端口缓冲器54，传送控制器56以及LUT 18a，20a。双端口缓冲器54包括一个写端口54a和一个读端口54b。更具体而言，串行数据链路52从处理器58传送校正和/定标因子到写端口54a并从读端口54b读回校正因子。读端口54b耦合至LUT 18a的写端口60b的数据输入DATA 66b和电路74。电路74耦合至LUT 20a的写端口62b的数据输入DATA70b，并被配置用于计算用于记忆效应的校正因子，正如将结合图5所描述的。计算的校正因子然后用于构成LUT 20a，20b。
传送控制器56还分别耦合至双端口缓冲器54的读端口54b和LUT 18a，20a的写端口60b，62b的地址ADDR 66a，70a，并配置用于寻址端口和控制校正和/或定标因子的传送。通过耦合串行数据链路52和传送控制器56的控制线72初始化校正和/或定标因子传送。
一旦在数据结构16中存储了校正因子，ADC28将分别耦合至LUT18a，20a的读端口60a，62a的地址ADDR 64a，68a，并且依次地，从用于提供预矫正信号的数据输出DATA 64b，68b耦合存储在数据结构16中的该校正因子至，诸如图1和图2所示的向量调制器22。应该理解，载入校正和/或定标因子可能与RF功率放大器的操作同时进行，诸如图1和图2所示的RF功率放大器12。
现在参考图5和图6。图5示例了利用存储器内部的多项式，诸如图1-4所示的数据结构16计算用于补偿RF功率放大器中记忆效应的校正因子的电路74。即，电路74的输出用于构成LUT 20a，20b或提供补偿RF功率放大器所表现出的记忆效应的校正因子的其它LUT。电路74还定标或偏移多项式，正如这里将要描述的。图6示例了在计算校正因子中使用的包含定标因子的消息。
首先参考图6，消息86包括两个12位长字或带符号定标因子(W1，Y1)76a，76b，如分别由符号位88a，88b所示。除了符号比特88a，88b，每个字(W1，Y1)76a，76b还包括幅度部分90a，90b。例如，每个字(W1，Y1)76a，76b可能被转换为三个8位长段，正如所示，当它们应用于8位长系统时，诸如如图1所示的系统10。而且，字(W1，Y1)76a，76b还可能与同相(I)校正相关，而其它带符号的定标因子，例如，(W2，Y2)76c，76d，如图5所示，可能与正交相位(Q)校正相关并以类似的方式传送。
本领域的技术人员将会理解，其它长度的字，无论带符号或无符号的都可能用于定标因子而不偏离本发明的精神。而且，根据本领域技术人员的需要，这些字可能以除了8比特以外的段而传送。
字(W1，Y1和W2，Y2)76a-d分别对应于数据结构16中的LUT20a，20b，并可能用于计算校正因子，这些校正因子将被存储在数据结构16的LUT 20a，20b中。这种计算可能基于描述如上所述的，用于校正RF功率放大器中记忆效应的校正因子之间关系的多项式。这些字为多项式的系数或定标因子，该多项式用于为记忆效应提供校正因子。例如，字(W1，Y1和W2，Y2)74a-d可能由处理器58接收并通过电路50耦合至电路74，如图4所示以及以上所描述的。
现在参考图5，示例了用于计算数据结构16内校正因子的电路74的示意图。另外为了进一步示例包括在图5中的还有，数据结构16内的LUT 20a，20b和传送控制器56。
电路74包括时钟80，计数器82，乘法器84a-d，加法器86a，86b和反相器87。所有上述结构的实例对于本领域的技术人员而言都是熟知的。时钟80耦合至计数器82并配置用于使计数器82进行计数。计数器82基于传送控制器56的输入开始计数，如图4所示。例如，当用于8位长系统时，计数器82可能被配置从0到255，例如0，1，2，…255进行计数，之后计数器82停止工作。
计数器82通常耦合该计数至乘法器84c和LUT 20a，20b。更具体而言，例如，计数器82耦合该计数至LUT 20a的写端口62b的地址(ADDR)70a，并在将校正因子写入到LUT 20a中使用该计数寻址写端口。耦合中间计数器82和LUT 20a之写端口62b的地址(ADDR)70a的反相器87，允许交替使能寻址LUT 20a，20b。本领域的技术人员将会理解，LUT 20b还可能包括可写入校正因子的具有地址的写端口；但是，为了简化说明起见并不包括这种写端口，因为这种说明本质上与LUT 20a的说明相重复。
乘法器84c还配置用于平方该计数。所以，在实例中，如果计数为从0到255，例如0，1，2，3，…，255，那么平方的计数为0，1，4，9，…65025。乘法器84c将该平方的计数耦合至乘法器84a，84d。乘法器84d被配置用于平方已平方的计数，即增加计数到四次方。所以，跟随该实例，增加到四次方的计数为0，1，16，81，…4228250625。
包含定标因子的字还耦合至乘法器84a，84b。例如，如结合图6所示例和描述的，字(W1，Y1)76a，76b和(W2，Y2)76c，76d可交替地耦合至乘法器84a，84b。这种交替的耦合可能通过使用切换开关75a，75b来实现，该开关分别耦合中间字(W1，Y1)76a，76c和(Y1，Y2)76b，76d和乘法器84a，84b，并且还耦合至传送控制器并受传送控制器56的控制。字(W1，Y1，W2，Y2)76a-d，可能从结合图4所示和描述的处理器58和电路50耦合。
乘法器84a，84b还配置用于将字(W1，Y1，W2，Y2)76a-d内的带符号定标因子分别与平方的计数和四次方的计数相乘。因此，如果带符号定标因子为12位长，例如11位加一符号位，平方的计数为0，1，4，9，…65025，或16位长，并达到四次方的计数为0，1，16，81，…4228250625，这些乘法的乘积为48位或更多。乘法器84a，84b截取这些乘积为12位，仅仅使用12位最高有效位，这在表示物理量的数字系统中为通常的作法。乘法器84a，84b分别耦合12位乘积，例如Wx2+Yx4，至加法器86a，86b，这里x为计数。
另外耦合至加法器86a的为一个偏移77。如本领域的技术人员将会理解，偏移77可能类似于字(W1，Y1，W2，Y2)，被从处理器58通过电路50传送到数据结构16，如图4所示。再者，使用偏移允许将多项式的最小值设定为零，籍此减少了LUT 20a，20b所需的存储大小。加法器86a将偏移77与12位乘积相加，例如来自乘法器84a的Wx2，并耦合产生的表达式例如，Wx2+(偏移)至加法器86b。
加法器86b将来自乘法器84b的12位乘积，例如，Yx4加到加法器86a的表达式，例如Wx2+(偏移)，从而产生的表达式为Wx2+Yx4+(偏移)。加法器86b耦合产生的表达式作为校正因子，例如，Wx2+Yx4+(偏移)，至LUT 20a，20b，其中基于计数器82的相应寻址，并通过传送控制器56控制实现交替的使能，这些校正因子被存储。LUT20a，20b现在每一个都包含256个12位的校正因子。所以，电路74允许计算数据结构中可能用于校正RF功率放大器中记忆效应的校正因子。
所以，如上所述，本发明提供了用于RF功率放大器的预矫正器。这种预矫正器减少了RF功率放大器响应中的非线性，籍此减少了ACP和潜在的相邻信道干扰。更具体而言，本发明在数据结构中组合了RF功率放大器中幅度和相位误差的校正和与这里所用调制器相关的非线性的校正。本发明还省略了用于这种调制器中记忆效应的校正。本发明还提供了一种新颖的电路，用于应用差分方程补偿RF功率放大器中的记忆效应。本发明还传送定标因子到数据结构中，使用数据结构内的多项式计算校正因子，并利用数据结构内的校正因子构成查询表，这些校正因子然后用于补偿RF功率放大器中的记忆效应。本发明还定标补偿记忆效应的校正因子以减少存储大小。所以，本发明解决了现有技术中所提到的这些缺点，以及其它未涉及到的。通过这样，本发明提供了一种减少存储需求和置位时间的预矫正器，同时减少了预矫正器的成本。
在不偏离本发明精神和范围基础上可以对所示例的实施例作出各种其它的修改。所以，本发明在于其后所附的权利要求书。
权利要求
1.一种配置用在RF功率放大器上的预矫正器，该预矫正器包括向量调制器，配置来用于接收RF输入信号，并使用校正因子对该RF输入信号施加校正；耦合至所述向量调制器并存储所述校正因子的数据结构；所述数据结构的校正因子，用于补偿RF功率放大器和所述向量调制器响应中的幅度和相位的非线性。
2.根据权利要求1的预矫正器，该数据结构包括第一对查询表，其中之一用于同相(I)信号分量以及另一个用于正交相位(Q)信号分量，被配置用于存储RF功率放大器和所述向量调制器的幅度和相位校正因子。
3.根据权利要求2的预矫正器，该数据结构还包括第二对查询表，其中之一用于同相(I)信号分量以及另一个用于正交相位(Q)信号分量，并且被配置用于存储校正因子以补偿RF功率放大器响应中的记忆效应。
4.根据权利要求3的预矫正器，还包括一个耦合到所述第一和第二对查询表其中至少之一的微分电路，并且该微分电路被配置为在补偿RF功率放大器的记忆效应时，用于对所述校正因子应用差分方程。
5.根据权利要求4的预矫正器，所述微分电路包括耦合到第一对和第二对查询表的减法器，被配置用于将第一对查询表的当前校正因子中减去一个第二对查询表中的前一个校正因子；耦合在第二对查询表和所述减法器中间的第一延迟电路，其被配置用于延迟第二对查询表中的校正因子；耦合至所述减法器的第二延迟电路，其被配置用于延迟当前校正因子和前一个校正因子之差；以及耦合至所述第二延迟电路和所述第二对查询表的加法器，被配置用于将当前校正因子和前一个校正因子之差与下一个校正因子相加，以获得用于补偿所述RF功率放大器中记忆效应的校正因子。
6.根据权利要求4的预矫正器，还包括耦合至所述向量调制器和所述查询表的耦合器，被配置用于接收RF输入信号，并采样一部分RF输入信号，以及基于RF输入信号的采样部分从所述查询表中选择校正因子；其中预矫正器修改作为瞬时输入信号包络和输入信号包络改变速率的函数将的RF输入信号。
7.根据权利要求6的预矫正器，还包括包络检测器，该检测器布置在所述耦合器和所述查询表中间，并被配置用于产生表示来自于所述RF输入信号采样部分的所述瞬时输入信号包络的模拟信号。
8.根据权利要求7的预矫正器，还包括一个布置在所述包络检测器和所述查询表中间，并配置用于转换模拟信号为数字信号的模数转换器。
9.根据权利要求3的预矫正器，还包括一个配置用于传送校正因子到所述数据结构中的电路。
10.根据权利要求3的预矫正器，该电路还配置用于传送定标因子到所述数据结构中，该数据结构被配置用于根据一个多项式来由所述定标因子计算校正因子，以存储在所述第二对查询表中。
11.根据权利要求10的预矫正器，其中所述多项式的格式为Wx2+Yx4，W和Y为定标因子。
12.根据权利要求10的预矫正器，其中所述数据结构还配置用于定标计算出的校正因子。
13.根据权利要求10的预矫正器，所述第一电路包括配置用于接收和发送校正和定标因子至少其中之一的串行数据链路；耦合至所述串行数据链路和所述数据结构的双端口缓冲器；以及，耦合至所述串行数据链路，所述双端口缓冲器，以及所述数据结构，并配置用于控制传送所述校正和定标因子至少其中之一的传送控制器。
14.根据权利要求10的预矫正器，第二电路包括配置用于接收与第二对查询表相关联的第一定标因子的第一乘法器；配置用于接收与第二对查询表相关联的第二定标因子的第二乘法器；耦合至所述数据结构并配置用于提供计数和基于该计数寻址包括所述数据结构的第二组查询表的计数器；耦合至所述计数器和第一乘法器并配置用于平方该计数的第三乘法器；耦合至所述第二和第三乘法器并配置用于平方该平方的计数，并将计数增加到其四次方的第四乘法器；其中所述平方的计数和四次方的计数与第一和第二乘法器组合以计算校正因子。
15.一种放大器系统，该系统包括RF功率放大器；和耦合至RF功率放大器的预矫正器，该预矫正器包括配置用于接收RF输入信号并使用校正因子对该RF输入信号施加校正的向量调制器；耦合至所述向量调制器并存储所述校正因子的数据结构；所述数据结构的校正因子补偿RF功率放大器和向量调制器响应中的幅度和相位的非线性。
16.根据权利要求15的放大器系统，该数据结构包括第一对查询表，其中之一用于同相(I)信号分量以及另一个用于正交相位(Q)信号分量，并被配置用于存储所述RF功率放大器和向量调制器的幅度和相位校正因子。
17.根据权利要求16的放大器系统，该数据结构还包括第二对查询表，其中之一用于同相(I)信号分量以及另一个用于正交相位(Q)信号分量，并且被配置用于存储校正因子以补偿所述RF功率放大器响应中的记忆效应。
18.根据权利要求17的放大器系统，该预矫正器还包括一个耦合到第一和第二对查询表其中至少之一的微分电路，并且该微分电路被配置用于在补偿所述RF功率放大器的记忆效应时，对所述校正因子应用差分方程。
19.根据权利要求18的放大器系统，所述微分电路包括耦合到第一对和第二对查询表，并被配置用于将第一对查询表的当前校正因子减去一个第二对查询表中的前一个校正因子的减法器；耦合在第二对查询表和减法器中间，并配置用于延迟第二对查询表中的校正因子的第一延迟电路；耦合至减法器并配置用于延迟当前校正因子和前一个校正因子之差的第二延迟电路；以及耦合至第二延迟电路和第二对查询表，并配置用于将当前校正因子和前一个校正因子之差与下一个校正因子相加，以获得用于补偿RF功率放大器中记忆效应的校正因子的加法器。
20.根据权利要求18的放大器系统，该预矫正器还包括耦合至所述向量调制器和所述查询表的耦合器，其被配置用于接收所述RF输入信号并采样一部分所述RF输入信号，以及基于RF输入信号的采样部分从查询表中选择校正因子；其中预矫正器修改作为瞬时输入信号包络和输入信号包络改变速率的函数的RF输入信号。
21.根据权利要求20的放大器系统，该预矫正器还包括包络检测器，该包络检测器布置在耦合器和查询表中间，并被配置用于产生表示来自于RF输入信号采样部分的瞬时输入信号包络的模拟信号。
22.根据权利要求21的放大器系统，该预矫正器还包括一个布置在包络检测器和查询表中间并配置用于转换模拟信号为数字信号的模数转换器。
23.根据权利要求17的放大器系统，该预矫正器还包括一个配置用于传送所述校正因子到所述数据结构中的电路。
24.根据权利要求23的放大器系统，该电路还配置用于传送定标因子到所述数据结构中，该数据结构配置用于根据基于多项式的定标因子，计算校正因子，以存储在第二对查询表中。
25.根据权利要求24的放大器系统，其中所述多项式的格式为Wx2+Yx4，W和Y为定标因子。
26.根据权利要求24的放大器系统，其中所述数据结构还配置用于定标计算出的校正因子。
27.根据权利要求24的放大器系统，所述第一电路包括配置用于接收和发送校正和定标因子至少其中之一的串行数据链路；耦合至所述串行数据链路和数据结构的双端口缓冲器；以及，耦合至串行数据链路，双端口缓冲器，以及数据结构，并配置用于控制校正和定标因子其中至少之一的传送的传送控制器。
28.根据权利要求24的放大器系统，所述第二电路包括配置用于接收与第二对查询表相关联的第一定标因子的第一乘法器；配置用于接收与第二对查询表相关联的第二定标因子的第二乘法器；耦合至所述数据结构的计数器，其被配置用于提供计数，并基于该计数寻址包括该数据结构的第二组查询表；耦合至所述计数器和第一乘法器并配置用于平方该计数的第三乘法器；耦合至第二和第三乘法器并配置用于平方已平方的计数，并将计数增加到其四次方的第四乘法器；其中将所述平方的计数和增加到四次方的计数与第一和第二乘法器组合以计算校正因子。
29.一种在具有第一和第二对查询表的预矫正器中使用的电路，该电路包括耦合到第一对和第二对查询表的减法器，其被配置用于将第一对查询表的当前校正因子减去一个第二对查询表中的前一个校正因子；耦合在第二对查询表和减法器中间的第一延迟电路，其配置用于延迟第二对查询表中的校正因子；耦合至减法器的第二延迟电路，被配置用于延迟当前校正因子和前一个校正因子之差；以及耦合至第二延迟电路和第二对查询表的加法器，被配置用于将当前校正因子和前一个校正因子之差与下一个校正因子相加，以获得用于补偿RF功率放大器中记忆效应的校正因子。
30.一种RF功率放大器所使用的数据结构，包括用于存储校正RF功率放大器中记忆效应的校正因子的查询表；该数据结构被配置用于使用一个多项式来计算校正因子并构成查询表。
31.根据权利要求30的数据结构，该数据结构被配置用于接收定标因子并将定标因子应用到多项式中以计算校正因子。
32.根据权利要求31的数据结构，该数据结构还被配置用于接收一个偏移，并偏移所述多项式以减少查询表所需的存储器大小。
33.根据权利要求31的数据结构，还包括一个计数器，配置该一个计数器用于基于一个计数来寻址所述查询表。
34.根据权利要求31的数据结构，还包括一个耦合至所述计数器并被配置用于初始化计数的传送控制器。
35.根据权利要求31的数据结构还包括切换开关，被配置用于在两个定标因子之间进行选择；和传送控制器，被配置用于控制该切换开关。
36.根据权利要求31的数据结构，还包括计数器，被配置用于提供一个计数；和耦合至所述计数器的乘法器，被配置用于平方该计数。
37.根据权利要求36的数据结构，还包括一个耦合至第一乘法器的第二乘法器，被配置用于将定标因子乘以所述平方的计数。
38.根据权利要求37的数据结构，还包括一个耦合至第二乘法器的加法器，被配置用于将一个偏移与定标因子和所述平方的计数之乘积进行相加。
39.根据权利要求37的数据结构，还包括一个耦合至第一乘法器的第二乘法器，被配置用于平方所述已平方的计数。
40.根据权利要求39的数据结构，还包括一个耦合至第二乘法器的第三乘法器，被配置用于将定标因子与所述四次方的计数相乘。
41.根据权利要求39的数据结构，还包括一个耦合至第三乘法器的加法器，被配置用于将一个偏移与定标因子和所述四次方的计数之乘积进行相加。
42.一种校准放大器系统的方法，该方法包括在数据结构中载入用于校正RF功率放大器和调制器响应中幅度和相位非线性的校正因子。
43.根据权利要求42的方法，还包括传送定标因子到所述数据结构中；和根据数据结构中的定标因子，计算用于校正RF功率放大器响应中记忆效应的校正因子。
44.根据权利要求43的方法，其中基于一个多项式进行该计算。
45.根据权利要求44的方法，其中所述多项式的格式为Wx2+Yx4，并且W和Y为定标因子。
46.根据权利要求43的方法，其中该多项式被定标。
47.一种预矫正应用到RF功率放大器的信号的方法，该方法包括在数据结构中存储用于校正RF功率放大器和向量调制器响应中非线性的校正因子；利用向量调制器接收RF输入信号；采样一部分所述RF输入信号功率；基于一部分所述RF输入信号从所述数据结构中选择校正因子；和利用所述向量调制器在RF输入信号中应用该校正因子。
48.根据权利要求47的方法，其中在第一对查询表中存储校正因子，该校正因子用于校正RF功率放大器和向量调制器响应中的非线性。
49.根据权利要求47的方法，还包括传送定标因子到数据结构中；计算用于校正RF功率放大器响应中记忆效应的校正因子；和在第二对查询表中存储用于校正RF功率放大器响应中记忆效应的该校正因子。
50.根据权利要求49的方法，还包括对所述校正因子应用差分方程，以便所述预矫正信号校正RF功率放大器和调制器中的幅度和相位非线性以及RF功率放大器中的记忆效应。
51.根据权利要求49的方法，其中基于一个多项式进行该计算。
52.根据权利要求51的方法，其中多项式的格式为Wx2+Yx4，并且W和Y为定标因子。
53.根据权利要求49的方法，其中所述计算定标所述多项式。
全文摘要
配置一种包括调制器的预矫正器，用在RF功率放大器上或者用于放大器系统，该放大器系统结合了用于放大器和调制器响应中幅度和相位非线性的数据结构校正因子。根据传送到该数据结构中的定标因子，还可以在数据结构内计算用于RF功率放大器响应中记忆效应的校正因子。这种计算可能基于一个定标的多项式。还可以包括为校正因子应用差分方程的电路。
文档编号H03F1/26GK1607722SQ200410068728
公开日2005年4月20日 申请日期2004年9月6日 优先权日2003年10月6日
发明者罗伯特·埃弗里斯特·约翰逊, 斯瑞德哈尔·阿鲁纳恰拉姆 申请人:安德鲁公司