专利名称：滤波装置的制作方法
技术领域：
本发明涉及一种滤波装置，能够获得除去视频图像系统数字信号处理等使用的低通用数字滤波器的输出中产生的过冲以及下冲后的滤波器输出。
背景技术：
以往，例如在视频图像系统的数字信号处理中，公知有除去视频图像信号的高频成分的低通(通过低频成分)用的滤波装置。
图2是表示视频图像系统数字信号处理中所用的以往的滤波装置的构成图。
该滤波装置包括，滤波长度例如为5级的低通用的FIR(FiniteImpulse Response)数字滤波器10，以及限制该滤波器输出的最大值和最小值的限制电路。
FIR数字滤波器10的构成如下由将n位数字输入信号Y[n-1:0]按顺序逐位延迟的5级级联连接(串联连接)后的触发器(Flip-flop以下称之为“FF”)11-0～11-4组成的移位寄存器；对由各级的FF11-0～11-4锁存后的内部锁存数据w0[n-1:0]～w4[n-1:0]分别乘以规定的滤波系数A(0)～A(4)的5个乘法电路12-0～12-4；将各乘法电路12-0～12-4的输出信号按顺序相加后输出滤波器输出信号Limit_in[n-1:0]的4级级联连接的加法电路13-1～13-4。
滤波系数A(M)(其中，M＝0，1，2，3，4)决定数字滤波器10的频率特性，由(1)式计算出。
A(M)＝((ωp*T)/π)*S((n-L)*ωp*T)…(1)其中，ωp*T＝2π*(Fp/Fs)S(x)＝sin(x)/x
ωp通带边缘角频率Fp通带边缘频率Fs采样频率L群延迟限制电路20是基于固定的最大值Max[n-1:0]及最小值Min[n-1:0]，输出对数字滤波器10的输出信号Limit_in[n-1:0]的最大和最小进行了限制后的信号Limit_out[n-1:0]的电路。关于固定的最大值Max[n-1:0]及最小值Min[n-1:0]，例如在作为视频信号(video signal)的复合(合成)信号、分离(separate)Y(亮度)信号、绿同步(SyncOn Green)信号中，最小值Min[n-1:0]大多设定成被称之为同步芯片(シンクチツプ)电平的水平同步信号的“L”电平(低电平)即-40IRE。最大值Max[n-1:0]，根据视频的CCIR601工业标准，大多设定成被许可电平100IRE以上。这里IRE(Institute of RadioEngineers)是表示视频图像信号的相对比的单位。视频图像信号部分被定义为0～100IRE。
图2的滤波装置的动作如下。
当作为视频图像信号的数字输入信号Y[n-1:0]被输入后，该输入信号Y[n-1:0]由各级FF11-0～F11-4锁存后逐位进行延迟。从各级FF11-0～F11-4输出的内部锁存数据w0[n-1:0]～w0[n-1:0]通过各乘法电路12-0～12-4分别乘以系数A(0)～A(4)。这些乘法运算结果通过加法电路13-1～13-4顺序相加，从最末级的加法电路13-4输出高频成分被除去后的输出信号Limit_in[n-1:0]。
若输出信号Limit_in[n-1:0]的最大值比规定值还大、或者该输出信号Limit_in[n-1:0]的最低值比规定值还小，则由于对后级的电路会造成不良影响，故该输出信号Limit_in[n-1:0]的最大值和最小值，通过限制电路20被限制在固定的最大值Max[n-1:0]及最小值Min[n-1:0]内。通常，固定的最大值Max[n-1:0]设定得比输出信号Limit_in[n-1:0]的最大值还要大，固定的最小值Min[n-1:0]设定得比输出信号Limit_in[n-1:0]的最小值还要小，所以该输出信号Limit_in[n-1:0]原封不动地通过限制电路20，以信号Limit_out[n-1:0]输出。
在图2的滤波装置中，滤波器10的长度越长越好，理想的是无限大。但是，例如在半导体集成电路上搭载滤波器10的情况下，由于物理上的限制，有必要中止滤波器的长度。用于计算滤波系数A(M)(M＝0，1，2，3，4)的式1，因为包含SIN函数所以存在滤波系数A(M)成为负数的情况。滤波长度被切短、在滤波系数A(M)中存在负数的滤波器10，就将滤波系数A(M)的权重增大。这样，当输入信号Y[n-1:0]的波形，在时间上由一定的状态急速地上升、或者下降的情况下，限制电路20的输出信号Limit_out[n-1:0](＝Limit_in[n-1:0])就会发生过冲或下冲。
图3～图5是说明图2的滤波装置中的过冲和下冲的发生原因的图，其中图3是输入信号Y[n-1:0]从0到N(单位为任意)变化的情况下图2的各乘法电路12-0～12-4的输出信号与滤波器10的输出信号Limit_out[n-1:0](＝Limit_in[n-1:0])之间的关系的波形图，图4是图2的内部锁存数据w0[n-1:0]～w0[n-1:0]与滤波器10的输出信号Limit_out[n-1:0](＝Limit_in[n-1:0])之间关系的波形图，图5是表示图2的输入信号Y[n-1:0](虚线曲线)和输出信号Limit_out[n-1:0](＝Limit_in[n-1:0])(实线曲线)的波形图。
例如，图2的滤波装置的传递函数H(z)如式2所示。
H(Z)＝-0.092*Z(-2)+0.302*Z(-1)+0.58*Z(0)+0.302*Z(+1)+-0.092*Z(+2)…(2)在图3、图4的时间单位T0～T2中，输入信号Y[n-1:0]为“0”，滤波器10的输出信号Limit_in[n-1:0]也是“0”。在时间单位T3中输入信号Y[n-1:0]向N变化。在时间单位T4中，乘法电路12-0的输出就成为“-0.019*N”。因为其他的乘法电路12-1～12-4的输入信号w1[n-1:0]～w4[n-1:0]为“0”，所以输出也为“0”。因而，滤波器10的输出信号Limit_in[n-1:0]就成为“-0.019*N”，变得比“0”小并原样通过限制电路20，而发生图5所示的下冲22。由于滤波系数A(M)其合计值为“1”来进行计算，所以在时间单位T7中，在只有乘法电路12-4的输入信号w4[n-1:0]为“0”的情况下，滤波器10的输出信号Limit_in[n-1:0]就成为“N*1.092”，变得比N大并原样通过限制电路20，而发生图5所示的过冲21。
如图4所示，过冲21的值比内部锁存数据w0[n-1:0]～w4[n-1:0]还要大，下冲22的值比锁存数据w0[n-1:0]～w4[n-1:0]还要小。在输入信号Y[n-1:0]从N向0进行变化的情况下也同样如此。
在作为视频图像信号的复合信号中，过度的过冲21和下冲22会使电视接收机的垂直水平同步检测误动作，使图像变得不稳定。另外，发生亮度成分向颜色成分向蔓延，而存在引起画质降低的可能性。图2的滤波装置中，因为限制电路20所用的最大值Max[n-1:0]和最小值Min[n-1:0]是固定的，所以就无法除去大于等于所设定的最小值Min[n-1:0]、不足最大值Max[n-1:0]的过冲21和下冲22。
以往，作为像这样的除去过冲21和下冲22的技术，有例如前述专利文献1、2那样的提案。
在专利文献1中，记载了具有下述构成的数字滤波装置的技术，第1低通滤波器(以下称之为“LPF”)，由具有比较陡急的截止特性，对输入数字图像数据进行滤波的FIR数字滤波器组成；第2LPF，由具有比较缓和的截止特性，对前述输入数字图像数据进行滤波的FIR数字滤波器组成；混合单元，其混合分别由前述第1和第2LPF进行滤波后的数字图像信号；阶梯(step)检测单元，检测前述输入数字图像信号的阶梯状的数值变化；控制单元，根据前述阶梯检测单元的阶梯检测输出，控制由前述混合单元产生的来自前述第1和第2LPF的数字图像信号的混合比。在此数字滤波装置中，平坦频带较宽而且能够抑制过冲。
在专利文献2中，记载了具有下述构成的数字滤波装置的技术，第1数字滤波器，使滤波系数的抽头(タツプ)数增加来进行输入信号的滤波处理；第2数字滤波器，使用必要的最小限的抽头数进行前述输入信号的滤波处理，产生减轻过冲和泄漏的信号；检测前述输入信号的有变化部分的高通滤波器(以下称之为“HPF”)；边界信号生成单元，以同步信号为基准，在前述输入信号的有效部分和消隐期间的边界范围发生以一定的斜率进行变化的边界信号；复合信号生成单元，接收来自前述HPF和前述边界信号生成单元的信号输出判定信号；合成单元，输入来自前述第1和第2数字滤波器的信号，基于前述判定信号，在前述输入信号没有变化的部分及前述输入信号的有效部分与消隐期间的边界部分主要输出来自第2数字滤波器来的信号，在除此以外的部分主要输出来自第1数字滤波器来的信号。根据该装置，就可以抑制在滤波处理之际所发生的过冲。
但是，在与以往滤波装置相关的技术中，存在诸如下述(a)～(c)那样的问题。
(a)在专利文献1的装置中，为了获得一个滤波器效果，具备第1和第2LPF，通过混合单元来控制混合比，所以芯片面积增大，而且，基本上仅在第1和第2LPF间切换，所以无法完全地除去过冲。
(b)在专利文献2的装置中，具备HPF，通过边界信号生成单元、复合信号生成单元以及合成单元，在边界面置换成其他信号来控制混合比，所以芯片面积增大，而且，虽然使用了从亮度信号除去副载波频率成分的滤波器，但该滤波器带来不良影响宁可不要。
(c)为了除去在图2的滤波装置中产生的过冲21和下冲22，在暂且适用了专利文献1、2的技术情况下，因为需要增加滤波器10的数目等措施，所以不但芯片面积增大而且难以除去过冲21和下冲22而不使电路构成复杂化。
日本专利特开平8-79558号公报[专利文献2]日本专利特开2002-94358号公报发明内容本发明的目的就是解决这样的现有技术的问题，提供一种以比较简单的电路构成，在抑制芯片面积增大的同时，能够确切地抑制过冲和下冲的滤波装置。
本发明的技术方案提供一种具备数字滤波器、最大值·最小值检测电路和限制电路的滤波装置。
上述数字滤波器具有级联连接的M(其中，M是大于等于2的正整数，为取决于所希望的滤波器的特性的值，在需要陡急特性的情况下有必要加大M的值。)级的单位延迟元件，其在输入n位(n为正整数)数字输入信号后，对前述数字输入信号逐位顺次延迟；M个乘法电路，分别连接到前述各级的单位延迟元件的输出侧，对前述各级的单位延迟元件的输出信号分别乘以规定的滤波系数；级联连接的(M-1)级的加法电路，其与前述的M个的乘法电路的输出侧相连接，顺次相加前述各乘法电路的输出信号后输出滤波器输出信号。
前述最大值·最小值检测电路，是从前述M级的单位延迟元件内的输出信号群中检测出最大值和最小值并输出最大值检测信号以及最小值检测信号的电路。进一步的，前述限制电路，是输入从前述第(M-1)级的加法电路输出的前述滤波器输出信号，基于前述最大值检测信号限制并输出前述滤波器输出信号的最大值，同时基于前述最小值检测信号，限制并输出前述滤波器输出信号的最小值的电路。
根据上述本发明的技术方案，通过从滤波器内的单位延迟元件的输出信号群中检测出限制电路所用的最大值和最小值，就能够完全除去过冲和下冲。
根据上述本发明的技术方案，输入到最大值·最小值检测电路的单位延迟元件的输出信号群，与抽头数无关用三个点数就足够，所以就能够确切地除去过冲和下冲而不会使最大值·最小值检测电路和限制电路的电路构成那么复杂。
图1是表示本发明的实施例1的滤波装置的构成图。
图2是表示以往的滤波装置的构成图。
图3是表示图2的各乘法电路12-0～12-4的输出信号和滤波器10的输出信号之关系的波形图。
图4是表示图2的内部锁存数据和滤波器10的输出信号之关系的波形图。
图5是表示图2的输入信号和输出信号的波形图。
图6是表示图1中的最大值·最小值检测电路40的构成图。
图7是表示图1中的限制电路50的构成图。
图8是表示图1的内部锁存数据和限制电路50的输入输出信号之关系的波形图。
图9是表示图1的输入信号和输出信号的波形图。
图10是在图1中具有n+1个抽头数的FIR数字滤波器30的构成图。
图11是图10的FIR数字滤波器30的输入输出波形图。
图12是表示滤波抽头数31的情况下以往的滤波装置的输出信号波形与实施例1的滤波装置的输出信号波形之对比的图。
具体实施例方式
本发明的滤波装置具备数字滤波器、最大值·最小值检测电路和限制电路。
前述数字滤波器具有级联连接的(M+1)(其中，M是大于等于2的正整数)级的单位延迟元件(例如FF)，其在输入(n+1)位(其中，n为正整数)数字输入信号后，对前述数字输入信号逐位顺次延迟；(M+1)个乘法电路，分别与前述各级的单位延迟元件的输出侧连接，对前述各级的单位延迟元件的输出信号分别乘以规定的滤波系数；级联连接的M级的加法电路，其与前述的(M+1)个乘法电路的输出侧相连接，顺次相加前述各乘法电路的输出信号并输出滤波器输出信号。
对于在前述数字滤波器中产生的过冲和下冲，前述过冲的值比前述(M+1)级的单位延迟元件内的输出信号群的值还大，前述下冲的值比前述(M+1)级的单位延迟元件内的输出信号群的值还小。利用此特征，在本发明中通过前述最大值·最小值检测电路，从前述第{[(M-1)/2]-1}级的单位延迟元件的第1输出信号、前述第[(M-1)/2]级的单位延迟元件的第2输出信号以及前述第{[(M-1)/2]+1}级的单位延迟元件的第3输出信号之中检测最大值和最小值，向前述限制电路输出最大值检测信号和最小值检测信号。前述限制电路，输入从前述第n级加法电路输出的前述滤波器输出信号，根据前述最大值检测信号，限制并输出前述滤波器输出信号的最大值，同时根据前述最小值检测信号，限制并输出前述滤波器输出信号的最小值。
前述最大值·最小值检测电路例如由以下装置构成第1比较装置，其比较前述第1、第2、第3的输出信号的大小；第1选择装置，基于前述第1比较装置的比较结果，选择前述第1、第2、第3输出信号内的最大的输出信号并进行输出；第2比较装置，比较前述第1、第2、第3输出信号的大小；第2选择装置，基于前述第2比较装置的比较结果，选择前述第1、第2、第3输出信号内的最小的输出信号并进行输出。
实施例1(构成)图1是表示本发明的实施例1的滤波装置的构成图。
该滤波装置是视频图像系统的数字信号处理等使用的装置，由以下装置构成，滤波器长度是M级(例如n＝0，1，2，3，4的5级)低通用的FIR数字滤波器30；最大值·最小值检测电路40，其检测该FIR数字滤波器30的内部锁存数据(例如三个w1[n-1:0]，w2[n-1:0]，w3[n-1:0])的最大值Max[n-1:0]和最小值Min[n-1:0]；限制电路50，其根据检测出的最大值Max[n-1:0]和最小值Min[n-1:0]，输出对该FIR数字滤波器30的输出信号Limit_in[n-1:0]的最大和最小进行了限制后的输出信号Limit_out[n-1:0]。
FIR数字滤波器30由以下装置构成由将n位的数字输入信号Y[n-1:0]逐位顺序延迟的5级级联连接的单位延迟元件(例如FF)31-0～31-4组成的移位寄存器，对由各级的FF31-0～31-4锁存后的内部锁存数据w0[n-1:0]～w4[n-1:0]分别乘以规定的滤波系数A(0)～A(4)的5个乘法电路32-0～32-4，将各乘法电路32-0～32-4的输出信号依次相加后输出滤波器输出信号Limit_in[n-1:0]的4级级联连接的加法电路33-1～33-4。滤波系数A(M)(其中，M＝0，1，2，3，4)，与以往同样决定数字滤波器30的频率特性，由(1)式计算出。
图6是表示图1中的最大值·最小值检测电路40的构成图。
该最大值·最小值检测电路40由以下装置构成，检测所输入的三个内部锁存数据w1[n-1:0]、w2[n-1:0]、w3[n-1:0]之中的最大值Max[n-1:0]的最大值检测电路，检测所输入的三个内部锁存数据w1[n-1:0]、w2[n-1:0]、w3[n-1:0]之中的最小值Min[n-1:0]的最小值检测电路。
最大值检测电路具有比较所输入的三个内部锁存数据w1[n-1:0]、w2[n-1:0]、w3[n-1:0]内的两个内部锁存数据w2[n-1:0]、w3[n-1:0]的大小的比较器41，根据该比较器41的比较结果选择两个内部锁存数据w2[n-1:0]、w3[n-1:0]之中较大一方的选择器42，比较内部锁存数据w1[n-1:0]和比较器42的选择结果的大小的比较器43，根据该比较器43的比较结果选择内部锁存数据w1[n-1:0]和选择器42的选择结果的较大一方，并输出最大值Max[n-1:0]的选择器44。这里由比较器41、43组成第1比较装置，由选择器42、44组成第1选择装置。
例如，比较器41具有输入两个内部锁存数据w2[n-1:0]、w3[n-1:0]的两个输入端子a、b，以及输出比较结果的输出端子c，当(输入端子a的数据)≥(输入端子b的数据)时，输出端子c的信号成为“H”电平(高电平)，当(输入端子a的数据)＜(输入端子b的数据)时，输出端子c的信号成为“L”电平(低电平)。选择器42，当输出端子c的信号是“H”电平时，选择“1”侧的数据w2[n-1:0]并输出，当输出端子c的信号是“L”电平时，选择“0”侧的数据w3[n-1:0]并输出。比较器43具有输入内部锁存数据w1[n-1:0]和选择器42的选择结果的两个输入端子a、b，以及输出比较结果的输出端子c，当a≥b时，c＝“H”，当a＜b时，c＝“L”。选择器44当输出端子c的信号是“H”电平时，选择“1”侧的数据w1[n-1:0]并输出，当输出端子c的信号是“L”电平时，选择“0”侧的选择器42的输出数据并输出。
最小值检测电路由以下装置构成，比较所输入的三个内部锁存数据w1[n-1:0]、w2[n-1:0]、w3[n-1:0]内的两个内部锁存数据w2[n-1:0]、w3[n-1:0]的大小的比较器45，根据该比较器45的比较结果选择两个内部锁存数据w2[n-1:0]、w3[n-1:0]之中的较小一方的选择器46，比较内部锁存数据w1[n-1:0]和比较器46的选择结果的大小的比较器47，根据该比较器47的比较结果选择内部锁存数据w1[n-1:0]和选择器46的选择结果的较小一方，并输出最小值Min[n-1:0]的选择器48。这里由比较器45、47组成第2比较装置，由选择器46、48组成第2选择装置。
例如，比较器45具有输入两个内部锁存数据w2[n-1:0]、w3[n-1:0]的两个输入端子a、b，以及输出比较结果的输出端子c，当a≥b时，c＝“H”，当a＜b时，c＝“L”。选择器46当c＝“H”时其反转选择“0”侧的数据w3[n-1:0]并输出，当c＝“L”时，反转选择“1”侧的数据w2[n-1:0]并输出。比较器47具有输入内部锁存数据w1[n-1:0]和选择器46的选择结果的两个输入端子a、b，以及输出比较结果的输出端子c，当a≥b时，c＝“H”，a＜b时，c＝“L”。选择器48当c＝“H”时其反转选择“0”侧的选择器46的选择结果并输出，当c＝“L”时，反转选择“1”侧的内部锁存数据w1[n-1:0]并输出。
图7是表示图1中的限制电路50的构成图。
该限制电路50具有，比较器51，比较滤波器输出信号Limit_in[n-1:0]和最大值Max[n-1:0]的大小，当Limit_in[n-1:0]＞Max[n-1:0]时，输出比较结果“H”电平，当Limit_in[n-1:0]≤Max[n-1:0]时，输出比较结果“L”电平；选择器52，当该比较器51的比较结果是“H”电平时选择“1”侧的最大值Max[n-1:0]并输出，当该比较器51的比较结果是“L”电平时选择“0”侧的滤波器输出信号Limit_in[n-1:0]并输出，在该选择器52的输出侧连接比较器53和选择器55，在该比较器51、55的输出侧连接AND门54。
比较器53对选择器52的选择结果Limit_w[n-1:0]和最小值Min[n-1:0]的大小进行比较，当Min[n-1:0]＞Limit_w[n-1:0]时输出比较结果“H”电平，当Min[n-1:0]≤Limit_w[n-1:0]时输出比较结果“L”电平。AND门54求比较器53的比较结果和比较器51的比较结果的反转值的逻辑积。选择器55当AND门的输出信号是“H”电平时，选择“1”侧的最小值Min[n-1:0]并输出，当AND门的输出信号是“L”电平时，选择“0”侧的选择结果Limit_w[n-1:0]并输出Limit_out[n-1:0]。
(图1的整体动作)例如，若作为视频图像信号的数字输入信号Y[n-1:0]被输入滤波器30，此输入信号Y[n-1:0]由各级FF31-0～31-4锁存后逐位进行延迟。从各级的FF31-0～31-4输出的内部锁存数据w0[n-1:0]～w4[n-1:0]通过各乘法电路32-0～32-4分别与滤波系数A(0)～A(4)相乘。这些乘法运算结果由加法电路33-1～33-4顺次进行相加，从最末级的加法电路33-4输出除去高频成分后的输出信号Limit_in[n-1:0]。
图8是表示图1的内部锁存数据w0[n-1:0]～w4[n-1:0]和限制电路50的输入输出信号Limit_in[n-1:0]、Limit_out[n-1:0]之关系的波形图，图9是表示图1的输入信号Y[n-1:0](虚线曲线)和输出信号Limit_out[n-1:0](实线曲线)的波形图。
在图8的时间单位T0～T2中，输入信号Y[n-1:0]为“0”，滤波器30的输出信号Limit_in[n-1:0]也是“0”。在时间单位T3中输入信号Y[n-1:0]向N变化。在时间单位T4中，乘法电路32-0的输出就成为“-0.019*N”。由于其他的乘法电路32-1～32-4的输入信号w1[n-1:0]～w4[n-1:0]是“0”，所以其输出也是“0”。因而，滤波器30的输出信号Limit_in[n-1:0]就为“-0.019*N”，变得比“0”还小而发生下冲22。由于滤波系数A(M)其合计值为“1”来进行计算，所以在时间单位T7中，在只有乘法电路32-4的输入信号w4[n-1:0]外“0”的情况下，滤波器30的输出信号Limit_in[n-1:0]就成为“N*1.092”，变得大于N而发生过冲21。
过冲21的值比内部锁存数据w0[n-1:0]～w4[n-1:0]还要大，下冲22的值比内部锁存数据w0[n-1:0]～w4[n-1:0]还要小。在输入信号Y[n-1:0]从N向0变化的情况下也同样如此。在本实施例1中，利用此特征，最大值·最小值检测电路40从内部锁存数据w1[n-1:0]，w2[n-1:0]，w3[n-1:0]，w4[n-1:0]中检测出最大值Max[n-1:0]及最小值Min[n-1:0]，并输出至限制电路50。
在限制电路50中，使用由最大值·最小值检测电路40检测出的最大值Max[n-1:0]及最小值Min[n-1:0]，与滤波器30的输出信号Limit_in[n-1:0]进行比较。
亦即，在图8的时间单位T4中，由于滤波器30的输出信号Limit_in[n-1:0]中发生的下冲22，是比检测出的最小值Min[n-1:0]还小的值，故限制电路50选择该最小值Min[n-1:0]，并作为Limit_out[n-1:0]进行输出。在时间单位T7中，由于滤波器30的输出信号Limit_in[n-1:0]中发生的过冲21，是比检测出的最大值Max[n-1:0]还大的值，故限制电路50选择该最大值Max[n-1:0]，并作为Limit_out[n-1:0]进行输出。在其他的时间单位T5，T6，T8，……等，因为滤波器30的输出信号Limit_in[n-1:0]比检测出的最大值Max[n-1:0]还小，比检测出的最小值Min[n-1:0]还大，所以限制电路50选择滤波器30的输出信号Limit_in[n-1:0]，并作为Limit_out[n-1:0]进行输出。
据此，如图9所示，滤波器30内发生的过冲21和下冲22就被除去。
(最大值·最小值检测电路40所必要的抽出点位置和点数)图10是在图1中具有M+1(其中M＝2K+1)个抽头数(即以K为中心的对称运算系数)的FIR数字滤波器30的构成图。图11(1)～(4)是图10的FIR数字滤波器30的输入输出的波形图。图12(a)、(b)是表示滤波抽头数31的情况下以往的滤波装置的输出信号波形与实施例1的滤波装置的输出信号波形之对比的图。
在图10的滤波器30中，输入M+1级的FF31-0～31-M中的各级的输出信号的运算电路34由M+1个乘法电路32-0～32-n和M级的加法电路33-1～33-M构成。在具有M+1抽头数的滤波器30的情况下，输入到最大值·最小值检测电路40的抽出点位置是第{[(M-1)/2]-1}级的FF31-(K-1)的输出，第[(M-1)/2]级的FF31-K的输出以及第{[(M-1)/2]+1}级的FF31-(K+1)的输出，从图12可知与抽头数M+1无关，用三个点数就足够。下面说明其理由。
图11所示的滤波器30具有K的相位的延迟。即，输入信号Y[n-1:0]在K个相位后被输出。图11(1)、(2)、(3)、(4)是主要的输入波形和x时间之后的滤波器输出的波形。通过滤波器30后的信号成为高频区域的噪声被衰减后的波形。在输入波形是图11(1)的情况下，t1时刻的信号在x时间后的滤波器输出电平比t1时刻的电平还小，但是不大于t0时刻、t2时刻的电平。在输入波形是图11(2)的情况下，t1时刻的信号在x时间后的滤波器输出电平比t1时刻的电平还大，但是不小于t0时刻、t2时刻的电平。在图11(3)、(4)的情况下，t1时刻的信号在x时间后的滤波器输出电平处于时刻t0和t2的信号电平之间。亦即，t1时刻的信号在x时间后的滤波器输出电平在时刻t0、t1、t2的滤波器输入电平的最大值、最小值之间。
如前所述，在FIR数字滤波器30中，输入信号Y[n-1:0]在K个相位后(即x时间后)被输出，此输入信号Y[n-1:0]作为K级后的FF31-K的输出信号被锁存。FIR数字滤波器30是具有以K为中心的对称运算系数的滤波器，在具有M+1抽头数的情况下，K与M的关系用M＝2K+1来表示。即，输入到最大值·最小值检测电路40的抽出点位置，在具有M+1抽头数的滤波器30的情况下，是第{[(M-1)/2]-1}、第[(M-1)/2]、以及第{[(M-1)/2]+1}级的FF31-(K-1)，FF31-K，以及FF31-(K+1)的输出。
(实施例1的效果)(1)根据本实施例1，通过从滤波器30内所保持的内部锁存数据中检测出限制电路50中使用的最大值Max[n-1:0]和最小值Min[n-1:0]，就能够完全地除去过冲21和下冲22。
(2)由于输入到最大值·最小值检测电路40的内部锁存数据，与抽头数无关，三个点数就足够，所以就能够确切地除去过冲21和下冲22而不会使最大值·最小值检测电路和限制电路的电路构成那么复杂。
实施例2本发明不局限于实施例1，可以有各种变形。作为变形例的实施例2，例如可以有诸如下面的(A)～(D)那样的装置。
(A)图1的FF31-0，……也可以由其他的电路元件等的单位延迟元件构成。
(B)图6的最大值·最小值检测电路40，也可以由其他的逻辑电路等构成。
(C)图7的限制电路50，也可以由其他的逻辑电路等构成。
(D)图1的滤波装置依照输入信号Y的位数来变更滤波器30的抽头数即可。
产业上利用可能性本发明的滤波装置能够利用在视频图像系统信号处理以外的各种数字信号处理中。
权利要求
1.一种滤波装置，其特征在于具备数字滤波器、最大值·最小值检测电路以及限制电路，所述数字滤波器具有，级联连接的M级单位延迟元件，在输入n位数字输入信号后，对前述数字输入信号逐位顺次进行延迟，其中M为大于等于2的正整数，n为正整数；M个乘法电路，分别连接到前述各级的单位延迟元件的输出侧，对前述各级的单位延迟元件的输出信号分别乘以规定的滤波系数；以及级联连接的(M-1)级加法电路，与前述M个乘法电路的输出侧相连接，顺次相加前述各乘法电路的输出信号并输出滤波器输出信号，所述最大值·最小值检测电路，从前述M级单位延迟元件内的输出信号群中检测出最大值和最小值并输出最大值检测信号和最小值检测信号，所述限制电路，输入从前述第(M-1)级的加法电路输出的前述滤波器输出信号，基于前述最大值检测信号限制并输出前述滤波器输出信号的最大值，同时基于前述最小值检测信号限制并输出前述滤波器输出信号的最小值。
2.一种滤波装置，其特征在于具备数字滤波器、最大值·最小值检测电路以及限制电路，所述数字滤波器具有，级联连接的(M+1)级单位延迟元件，在输入(n+1)位数字输入信号后，对前述数字输入信号逐位顺次进行延迟，其中M为大于等于2的正整数，n为正的整数；(M+1)个乘法电路，分别连接到前述各级的单位延迟元件的输出侧，对前述各级的单位延迟元件的输出信号分别乘以规定的滤波系数；以及级联连接的M级加法电路，与前述的(M+1)个的乘法电路的输出侧相连接，顺次相加前述的各乘法电路的输出信号并输出滤波器输出信号，所述最大值·最小值检测电路，从前述第{[(M-1)/2]-1}级的单位延迟元件的第1输出信号、前述第[(M-1)/2]级的单位延迟元件的第2输出信号以及前述第{[(M-1)/2]+1}级的单位延迟元件的第3输出信号之中检测出最大值和最小值，并输出最大值检测信号和最小值检测信号，所述限制电路，输入从前述第M级的加法电路输出的前述滤波器输出信号，基于前述最大值检测信号限制并输出前述滤波器输出信号的最大值，同时基于前述最小值检测信号限制并输出前述滤波器输出信号的最小值。
3.根据权利要求1或权力要求2所述的滤波装置，其特征在于前述单位延迟元件由触发器构成。
4.根据权利要求2所述的滤波装置，其特征在于前述最大值·最小值检测电路由下述装置构成第1比较装置，比较前述第1、第2、第3输出信号的大小；第1选择装置，基于前述第1比较装置的比较结果，选择前述第1、第2、第3输出信号内的最大的输出信号并进行输出；第2比较装置，比较前述第1、第2、第3输出信号的大小；以及第2选择装置，基于前述第2比较装置的比较结果，选择前述第1、第2、第3输出信号内的最小的输出信号并进行输出。
全文摘要
本发明提供一种以简单的电路构成在抑制芯片面积增大的同时，确切地抑制过冲和下冲的滤波装置。输入信号(Y)通过低通用的FIR滤波器(30)内的各级(FF31－0～31－4)锁存后逐位延迟。从各级(FF31－0～31－4)输出的锁存数据(w0～w4)通过各乘法电路(32－0～32－4)分别乘以滤波系数A(0)～A(4)。这些乘法运算结果由加法电路(33－1～33－4)顺次相加并输出除去高频成分后的输出信号(Limit_in)。由最大值·最小值检测电路(40)从数据(w1～w4)检测出最大值(Max)和最小值(Min)。限制电路(50)利用检测出的最大值(Max)和最小值(Min)，限制滤波器输出信号(Limit_in)的最大值和最小值。
文档编号H03H17/06GK1753306SQ20051005917
公开日2006年3月29日 申请日期2005年3月24日 优先权日2004年9月21日
发明者伊波康, 秋山隆明 申请人:冲电气工业株式会社