专利名称：分量编码器及其编码方法和双输入Turbo编码器及其编码方法
技术领域：
本发明涉及通信系统中的信道编码技术，尤指一种分量编码器及其编码方法和双输入Turbo编码器及其编码方法。
背景技术：
现代通信系统为了提高数据在无线传播环境中的传输可靠性，对抗数据传输过程中出现的可能错误，通常会在发射端使用前向纠错码(FEC)对传输的数据进行编码处理。比如Turbo码，就是一种高纠错能力的信道编码方法，采用Turbo码进行编码的编码器称为Turbo编码器。Turbo编码器在大多数数据传输系统中得到广泛应用，如3G、DVB-s2、WIMAX系统等。
一般，Turbo编码器由两个或多个相同的分量编码器构成，各分量编码器输入的待编码信息比特完全相同，只是输入顺序通过Turbo编码器中交织器的交织而发生改变。图1是IEEE802.16d/e标准中的双输入Turbo编码器的组成原理图，该双输入Turbo编码器应用在WIMAX系统和DVB-s2系统中。如图1所示，双输入Turbo编码器包括一个CTC交织器、分量编码器1、分量编码器2、和复合器，其工作原理描述如下将待编码信息比特序列分解成编码块，每个编码块设为2N个信息比特，每个编码块的连续2个信息比特组成一组，共组成N组信息比特对{A(n)，B(n)}，其中，n＝1，2......，N，N为预设正整数。N组信息比特对{A(n)，B(n)}以正常的输入顺序输入到分量编码器1中进行编码，编码后得到校验比特Y1(n)和W1(n)；同时，N组信息比特对{A(n)，B(n)}经过Turbo编码器中的交织器后改变信息比特的位置，得到交织信息比特对{A′(n)，B′(n)}，然后交织信息比特对{A′(n)，B′(n)}输入到分量编码器2中进行编码，编码后输出校验比特Y2(n)和W2(n)。分量编码器编码1和分量编码器2输出的校验比特，与信息比特对{A(n)，B(n)}通过复合器合并输出编码后的码字序列给接收端。
需要说明的是，图1只是原理示意图，实际使用中分量编码器1和分量编码器2可以共用一个分量编码器，只需采用开关控制器控制该分量编码器先后对信息比特对{A(n)，B(n)}和交织信息比特对{A′(n)，B′(n)}进行编码即可。
图2是现有技术分量编码器组成原理图，如图2所示，分量编码器由寄存器S1～S3，加法器ADD1～ADD5组成，信息比特1和信息比特2为两路输入的信息比特，校验比特1和校验比特2为两路经过编码后输出的校验比特。其中，加法器ADD1的输入比特为信息比特1、信息比特2、寄存器S3的输出比特和寄存器S1的输出比特，加法器ADD2的输入比特为寄存器S1的输出比特和信息比特2，加法器ADD3的输入比特为寄存器S2的输出比特和信息比特2，加法器ADD4的输入比特为加法器ADD1的输出比特、寄存器S2的输出比特和寄存器S3的输出比特，加法器ADD5的输入比特为加法器ADD1的输出比特和寄存器S3的输出比特；加法器ADD1的输出比特是寄存器S1的输入比特，加法器ADD2的输出比特是寄存器S2的输入比特，加法器ADD3的输出比特是寄存器S3的输入比特，加法器ADD4的输出比特是校验比特1，加法器ADD5的输出比特是校验比特2。
为了保证接收端的译码性能，Turbo编码器中的分量编码器对每个编码块进行编码时，分量编码器中寄存器的初始状态和终止状态通常需要具有一定的状态特征信息，接收端的译码器根据该状态特征信息更好地进行译码。在IEEE802.16d/e标准中，双输入Turbo编码器采用状态循环(Circular)方式，即每个编码块编码时，必须满足两个分量编码器各自的初始状态和终止状态都相同的循环特征，但具体的状态随编码块的输入比特对不同而不同。为了达到分量编码器的初始状态和终止状态的循环特征，每个编码块的编码需要按照以下步骤进行
1)分量编码器1中寄存器的初始状态设置为Sc1＝0，即S1＝0、S2＝0、S3＝0，N组信息比特对{A(n)，B(n)}以自然顺序输入分量编码器1进行编码，编码完毕后寄存器的状态值假设为S0N，在图2所示的分量编码器组成中有三个寄存器，因此容易看出状态S0N有8种可能。为了得到分量编码器的初始状态，发射端中的双输入Turbo编码器中需要存储表1中的数据，表1是卷积Turbo编码器(CTC)循环状态查询表，其中Nmod7表示N用7模的余数，如8mod7＝1，根据所得到的状态值S0N和信息比特对的组数N值，通过查询表1得到分量编码器1的初始状态Sc1，比如N＝8，S0N＝6时，Sc1＝3，如表1中加粗字体所示；2)以1)中得到的状态值Sc1作为分量编码器1的初始状态，N组信息比特对{A(n)，B(n)}再次以自然顺序输入分量编码器1进行第二次编码，得到分量编码器的输出校验比特Y1(n)和W1(n)；3)分量编码器2中寄存器的初始状态设置为Sc2＝0，将交织后的N组信息比特对{A′(n)，B′(n)}输入分量编码器2进行编码，编码完毕后寄存器的状态值假设为S0N。根据所得到的状态值S0N和信息比特对的组数N的大小通过查询表1得到分量编码器2的初始状态Sc2；4)以3)中得到的状态值Sc2作为分量编码器2的初始状态，交织后的N组信息比特对{A′(n)，B′(n)}再次输入分量编码器2进行第二次编码，得到分量编码器的输出校验比特Y2(n)和W2(n)；
表1以上，n＝1，2......，N。
经过以上编码操作，可以确保两个编码器的初始状态和终止状态满足循环特性。
从前述双输入Turbo码的编码过程不难看出，为了得到分量编码器的状态循环特性，对待编码的每个编码块，两个分量编码器均需要进行两次编码，增加了双输入Turbo编码器的编码运算量和编码时延，这对大编码块的通信系统是难以容忍的。同时，虽然现有的编码方法保证了分量编码器状态的循环特性，但接收端的译码器并不知道具体的状态，为了达到更好的译码性能，通常需要将编码块的最前面一段数据复制到编码块尾部，人为地增大了编码块的长度，从而增加了译码的复杂度。
发明内容
有鉴于此，本发明的主要目的在于提供一种分量编码器，能够降低编码计算量和编码时延，并确保分量编码器的初始状态和结束状态为已知状态。
本发明的另一目的在于提供一种分量编码器的编码方法，能够降低编码计算量和编码时延。
本发明的又一目的在于提供一种双输入Turbo编码器，能够降低编码计算量和编码时延。
本发明的再一目的在于提供一种双输入Turbo编码器的编码方法，能够降低编码计算量和编码时延。
为达到上述目的，本发明的技术方案具体是这样实现的一种分量编码器，包括第一寄存器、第二寄存器和第三寄存器，第一加法器、第二加法器、第三加法器、第四加法器和第五加法器，还包括用于控制分量编码器的输入信息比特的控制开关；控制开关控制分量编码器的输入为待编码的编码块的信息比特对时，第一加法器接收信息比特对中的第一信息比特、信息比特对中的第二信息比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；
第二加法器接收第一寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并，输出第二校验比特；控制开关控制分量编码器的输入为自身的反馈比特时，第一加法器接收反馈比特中的第三寄存器的输出比特、反馈比特中的第一寄存器的输出比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；第二加法器接收第一寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并求和，输出第二校验比特。
所述控制开关为预设时钟信号。
一种分量编码器的编码方法，该方法包括A.设置分量编码器中寄存器的初始状态为零状态，设置用于控制分量编码器的输入信息比特的控制开关；B.在控制开关控制下，分量编码器完成对每个待编码的编码块的编码后，利用分量编码器自身寄存器输出的反馈比特进行编码，以使分量编码器中寄存器的终止状态为零状态。
所述对反馈比特编码为两次编码。
所述反馈比特为分量编码器中第一寄存器和第三寄存器的输出比特。
所述控制开关为预设时钟信号。
一种双输入Turbo编码器，包括交织器、分量编码器和复合器，所述分量编码器包括第一寄存器、第二寄存器和第三寄存器，第一加法器、第二加法器、第三加法器、第四加法器和第五加法器；所述分量编码器还包括用于控制分量编码器的输入信息比特的控制开关。
所述分量编码器包括第一分量编码器和第二分量编码器。
所述Turbo编码器还包括开关控制器，用于控制所述分量编码器先后对待编码的信息比特对和所述交织器输出的交织信息比特对进行编码。
所述控制开关为预设时钟信号。
一种双输入Turbo编码器的编码方法，该方法包括a.设置分量编码器中寄存器的初始状态为零状态，设置用于控制分量编码器的输入信息比特的控制开关，设置待编码的比特对；b.在所述控制开关控制下，分量编码器对待编码的比特对进行编码后，对自身寄存器的反馈比特进行两次编码；c.对待编码的比特对进行交织处理；在所述控制开关控制下，分量编码器对交织处理后的比特对进行编码后，对自身寄存器的反馈比特进行两次编码。
所述反馈比特为分量编码器中第一寄存器和第三寄存器的输出比特。
所述控制开关为预设时钟信号。
由上述技术方案可见，本发明通过设置分量编码器中寄存器的初始状态为零状态，分量编码器完成对每个编码块的编码后，利用分量编码器自身寄存器输出的反馈比特，进行两次编码，保证编码完成后分量编码器中寄存器的终止状态与初始状态的一致。本发明分量编码器及其实现编码的方法，以及采用该分量编码器的双输入Turbo编码器，避免了现有分量编码器的两次编码过程，大大降低了编码计算量和编码延迟。除此之外，仿真结果表明，本发明双输入Turbo编码器的性能在对小编码块译码时略优于现有双输入Turbo编码器的性能。
图1是现有技术双输入Turbo编码器组成原理图；图2是现有技术分量编码器组成原理图；图3是本发明分量编码器组成原理图；图4是本发明双输入Turbo编码器实现编码的流程图；图5a是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端译码后的仿真结果比较示意图一；图5b是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端译码后的仿真结果比较示意图二；图5c是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端译码后的仿真结果比较示意图三；图5d是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端译码后的仿真结果比较示意图四。
具体实施例方式
本发明的核心思想是设置分量编码器中寄存器的初始状态为零状态，分量编码器完成对每个编码块的编码后，利用分量编码器自身寄存器输出的反馈比特，以使分量编码器中寄存器的结束状态为零状态。
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举较佳实施例，对本发明进一步详细说明。
图3是本发明分量编码器组成原理图，如图3所示，本发明分量编码器由寄存器S1～S3、加法器ADD1～ADD5及控制开关k组成，信息比特1和信息比特2为两路输入的信息比特，校验比特1和校验比特2为两路经过编码后输出的校验比特。其中，控制开关k可以采用预设时钟信号进行控制，比如当时钟信号为低电平0时，控制开关k的1端和2端分别与信息比特1和信息比特2相连接，分量编码器对双输入信息比特进行编码，具体实现与现有技术完全一致，可参见对图2的描述；当时钟信号为高电平1时，控制开关k的1端和2端分别与信息比特a和信息比特b相连接，分量编码器对信息比特a和信息比特b进行编码，具体编码原理实现与现有技术完全一致，所不同的是输入的双路信息比特为信息比特1和信息比特2，分别被信息比特a即寄存器S3输出的反馈比特S3和信息比特b即寄存器S1输出的反馈比特S1代替。
本发明分量编码器实现编码的方法为设置分量编码器中寄存器的初始状态为零状态，分量编码器完成对每个编码块的编码后，利用分量编码器自身寄存器输出的反馈比特，再进行两次编码，以保证编码完成后，寄存器的终止状态与初始状态的一致。本发明分量编码器及其实现编码的方法，以及采用该分量编码器的双输入Turbo编码器，避免了现有分量编码器的两次编码过程，大大降低了编码计算量和编码延迟。
下面结合图4本发明上输入Turbo编码器实现编码的流程图，以及图1，详细描述本发明双输入Turbo编码器中分量编码器进行编码的过程步骤400设置分量编码器中寄存器的初始状态为零状态，设置(N-2)组比特对。
本实例中，假设本发明归零双输入Turbo编码器中包括两个独立的分量编码器即分量编码器1和分量编码器2，分量编码器1中的控制开关为k1，时钟信号为CLK1；分量编码器2中的控制开关为k2，时钟信号为CLK2。
分量编码器1和分量编码器2中寄存器的初始状态取为零状态。
步骤401分量编码器对(N-2)组比特对进行编码后，对自身的当前寄存器反馈比特进行两次编码。
在时钟信号CLK1的控制下，控制开关k1的1端和2端分别与信息比特1和信息比特2相连接，(N-2)组信息比特对{A(n)，B(n)}，其中，n＝1，2......，N-2，以自然顺序输入分量编码器1进行编码，编码完毕后寄存器的状态假设为S01N；接下来，在时钟信号CLK1的控制下，控制开关k1的1端和2端分别与信息比特a和信息比特b相连接，分量编码器1的反馈比特对{S3，S1}作为分量编码器1的输入进行编码，该过程重复进行两次。从本文中涉及的分量编码器的结构容易看出，经过两次对反馈比特对{S3，S1}的编码后，分量编码器1中寄存器的状态一定是为零的，比如S01N-2为101，如图3所示，经过对反馈比特对{S3，S1}(此时S3＝1，S1＝1)的第一次编码后，S01N-1改变为001，经过对反馈比特对{S3，S1}(此时S3＝1，S1＝0)的第二次编码后，S01N改变为000。
本步骤通过对反馈比特的两次编码，保证了分量编码器编码结束时寄存器的终止状态回归为初始的零状态，基于此特征，本发明也将双输入Turbo编码器称为归零双输入Turbo编码器。
步骤402分量编码器对交织处理后的(N-2)组比特进行编码后，对自身的寄存器反馈比特进行两次编码。
在时钟信号CLK2的控制下，控制开关k2的1端和2端分别与信息比特1和信息比特2相连接，将交织后的(N-2)组信息比特对{A′(n)，B′(n)}，其中，n＝1，2......，N-2，输入分量编码器2进行编码，编码完毕后寄存器的状态假设为S02N；接下来，在时钟信号CLK2的控制下，控制开关k2的1端和2端分别与信息比特a和信息比特b相连接，分量编码器2的反馈比特对{S3，S1}作为分量编码器2的输入进行编码，该过程重复进行两次。同理，经过两次对反馈比特对{S3，S1}的编码后，分量编码器2中寄存器的终止状态一定是为零的。
需要说明的是，本实施例中步骤401和步骤402不存在先后顺序。但是，如果双输入Turbo编码器中的分量编码器1和分量编码器2共用一个分量编码器，则按照先执行步骤401，再执行步骤402的顺序执行。
进一步地，为了保持编码后的比特数和现有循环双输入Turbo编码器的输出比特数相同，采用本发明归零双输入Turbo编码器的输出可以通过后续的打孔操作多打掉4个校验比特即可。打孔操作属于本领域技术人员公知技术，这里不再详细描述。
从上述可见，本发明归零双输入Turbo编码器对每个编码块编码时，分量编码器1和分量编码器2只需编码一次，相对现有双输入Turbo编码器，节省了一半的编码运算量，降低了编码带来的编码时延，尤其在编码块较大时效果更明显；同时，编码过程中不再需要通过查表的方式确定编码器的初始状态，既方便又无需存储表1的数据。
此外，由于归零双输入Turbo编码器的初始状态和终止状态恒为零状态，这种编码器的状态特征，接收端的译码器是确知的，在译码过程中可以充分加以利用，无需将编码块最前面的一段数据，一般也要10～20个比特对拷贝到编码块的后面，从而降低了编码的复杂度。
图5a～图5d给出了本发明归零双输入Turbo编码器与现有双输入Turbo编码器，分别在对大编码块和小编码块进行编码时，以及不同调制方式下的接收端的译码仿真结果比较示意图。
图5a是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端对10000个编码块进行译码的仿真结果比较示意图一，如图5a所示，横坐标表示信噪比，纵坐标表示误码率，在发射端，均采用编码码率为1/2的正交相移键控(QPSK)调制方式，每个编码块为6字节(byte)即小编码块。经过本发明双输入Turbo编码器编码后，在接收端译码后得到译码结果51a；经过现有双输入Turbo编码器编码后，在接收端译码后得到译码结果52a，从图5a可见，在相同的信噪比条件下，发射端采用本发明双输入Turbo编码器对小编码块进行编码后，译码结果51a的误码率略低于译码结果52a。
图5b是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端对10000个编码块进行译码的仿真结果比较示意图二，如图5b所示，横坐标表示信噪比，纵坐标表示误码率，在发射端，均采用编码码率为1/2的QPSK调制方式，每个编码块为360byte即大编码块。经过本发明双输入Turbo编码器编码后，在接收端译码后得到译码结果51b；经过现有双输入Turbo编码器编码后，在接收端译码后得到译码结果52b，从图5b可见，译码结果51a与译码结果52a基本一致，但正如前所述，由于本发明编码运算量小，编码时延小，因此本发明先得到译码结果，提高了收发信号的速率。
图5c是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端对10000个编码块进行译码的仿真结果比较示意图三，如图5c所示，横坐标表示信噪比，纵坐标表示误码率，在发射端，均采用编码码率为1/2的QPSK调制方式，每个编码块为60byte。经过本发明双输入Turbo编码器编码后，在接收端译码后得到译码结果51c；经过现有双输入Turbo编码器编码后，在接收端译码后得到译码结果52c，从图5c可见，译码结果51a与译码结果52a基本一致，但正如前所述，由于本发明编码运算量小，编码时延小，因此本发明先得到译码结果，提高了收发信号的速率。
图5d是采用本发明归零双输入Turbo编码器与现有双输入Turbo编码器编码后，接收端对10000个编码块进行译码的仿真结果比较示意图四，如图5d所示，横坐标表示信噪比，纵坐标表示误码率，在发射端，均采用编码码率为1/2的16正交幅度调制(16QAM)方式，对每个编码块为60byte。经过本发明双输入Turbo编码器编码后，在接收端译码后得到译码结果51d；经过现有双输入Turbo编码器编码后，在接收端译码后得到译码结果52d，从图5d可见，译码结果51d与译码结果52d基本一致，但正如前所述，由于本发明编码运算量小，编码时延小，因此本发明先得到译码结果，提高了收发信号的速率。
图5a～图5d所示仿真结果清晰显示，采用本发明归零双输入Turbo编码器的性能在对小编码块进行编码之后，译码后的译码性能有所提高，大编码块时与现有方法接近，但是，如前所述译码计算量大大降低了。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种分量编码器，包括第一寄存器、第二寄存器和第三寄存器，第一加法器、第二加法器、第三加法器、第四加法器和第五加法器，其特征在于，还包括用于控制分量编码器的输入信息比特的控制开关；控制开关控制分量编码器的输入为待编码的编码块的信息比特对时，第一加法器接收信息比特对中的第一信息比特、信息比特对中的第二信息比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；第二加法器接收第一寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并，输出第二校验比特；控制开关控制分量编码器的输入为自身的反馈比特时，第一加法器接收反馈比特中的第三寄存器的输出比特、反馈比特中的第一寄存器的输出比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；第二加法器接收第一寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并求和，输出第二校验比特。
2.根据权利要求1所述的分量编码器，其特征在于，所述控制开关为预设时钟信号。
3.一种分量编码器的编码方法，其特征在于，该方法包括A.设置分量编码器中寄存器的初始状态为零状态，设置用于控制分量编码器的输入信息比特的控制开关；B.在控制开关控制下，分量编码器完成对每个待编码的编码块的编码后，利用分量编码器自身寄存器输出的反馈比特进行编码，以使分量编码器中寄存器的终止状态为零状态。
4.根据权利要求3所述的方法，其特征在于，所述对反馈比特的编码为两次编码。
5.根据权利要求3所述的方法，其特征在于，所述反馈比特为分量编码器中第一寄存器和第三寄存器的输出比特。
6.根据权利要求3所述的方法，其特征在于，所述控制开关为预设时钟信号。
7.一种双输入Turbo编码器，包括交织器、分量编码器和复合器，所述分量编码器包括第一寄存器、第二寄存器和第三寄存器，第一加法器、第二加法器、第三加法器、第四加法器和第五加法器；其特征在于，所述分量编码器还包括用于控制分量编码器的输入信息比特的控制开关。
8.根据权利要求7所述的Turbo编码器，其特征在于所述分量编码器包括第一分量编码器和第二分量编码器。
9.根据权利要求7所述的Turbo编码器，其特征在于，所述Turbo编码器还包括开关控制器，用于控制所述分量编码器先后对待编码的信息比特对和所述交织器输出的交织信息比特对进行编码。
10.根据权利要求7、8或9所述的Turbo编码器，其特征在于，所述控制开关为预设时钟信号。
11.一种双输入Turbo编码器的编码方法，其特征在于，该方法包括设置分量编码器中寄存器的初始状态为零状态，设置用于控制分量编码器的输入信息比特的控制开关，设置待编码的比特对；在所述控制开关控制下，分量编码器对待编码的比特对进行编码后，对自身寄存器的反馈比特进行两次编码；对待编码的比特对进行交织处理；在所述控制开关控制下，分量编码器对交织处理后的比特对进行编码后，对自身寄存器的反馈比特进行两次编码。
12.根据权利要求11所述的方法，其特征在于，所述反馈比特为分量编码器中第一寄存器和第三寄存器的输出比特。
13.根据权利要求11所述的方法，其特征在于，所述控制开关为预设时钟信号。
全文摘要
本发明公开了一种分量编码器及其编码方法，本发明分量编码器中寄存器的初始状态设置为零状态，分量编码器完成对每个编码块的编码后，在控制开关的控制下，利用分量编码器自身寄存器输出的反馈比特进行编码，以保证编码完成后，寄存器的终止状态与初始状态的一致。同时，本发明公开了一种采用上述分量编码器的双输入Turbo编码器及其编码方法。本发明方案避免了现有编码器的两次编码过程，大大降低了编码计算量和编码延迟，同时，也降低了接收端的译码计算量。
文档编号H03M13/27GK1983827SQ200610074959
公开日2007年6月20日 申请日期2006年4月25日 优先权日2006年4月25日
发明者吴和兵, 王吉滨 申请人:华为技术有限公司