专利名称：调谐电路的制作方法
根据35U.S.C§119(a)，该正式申请要求2005年6月22日在韩国提出的专利申请No.10-2005-0053760的优先权，其整个内容在此结合作为参考。
发明的背景发明领域本发明涉及滤波器，尤其是涉及用于校正滤波器的截止频率的滤波器的调谐电路。
现有技术的描述
图1a显示了现有技术调谐电路。
如图1a所示的调谐电路公开在美国专利公开文本No.US 2004/0169565中。
如图1a所示，该调谐电路包括滤波器单元110，比较器120，和控制器单元130。
该滤波器单元110包括第一RC单元111a、第二RC单元111b、用于对第一和第二RC单元111a和111b充电和放电的开关SW1a、SW1b、SW2a、SW2b，和用于控制第一和第二RC单元111a和111b的电容值的电容器阵列112。
该比较器120比较两个输入(①和②)，并且控制器单元130包括顺序控制器131和存储器132。
在此，当起始信号输入到顺序控制器131时，根据该顺序控制器131的输出端的控制信号(A)，接通(闭合)第一和第三开关SW1a和SW1b。当停止信号输入到该顺序控制器131时，根据该顺序控制器131的输出端的控制信号(B)，断开(打开)第二和第四开关SW2a和SW2b。
尽管未显示，为了执行调谐操作，首先，第一和第三开关SW1a和SW1b应当接通(闭合)，第二和第四开关SW2a和SW2b应当断开(打开)，以便第一电容器(C1a)可处于放电状态，并且第二电容器(C1b)可处于充电状态。
进行处理之后，当施加该顺序控制器131的输入端起始控制信号时，第一和第三开关SW1a和SW1b被断开(打开)，并且第二和第四开关SW2a和SW2b被接通(闭合)，以便第一电容器C1a连接第一电阻R1a，并且随着时间的流逝逐渐充电，和第二电容器C1b连接第二电阻R1b，并且随着时间的流逝逐渐放电。
由于执行上述过程，该比较器120比较第一RC单元111a的第一节点(①)的值与第二RC单元111b的第二节点(②)的值。
在此，基于比较第一和第二节点(①和②)的值，即，该比较器120的输入，如果与初始比较状态相比，该第一和第二RC单元111a和111b的输出电压反向，该比较器120输出停止信号，并且该顺序控制器131检查对应的时间点，并且将数字计数器的时钟时间存储在存储器132中。
作为结果，该第一RC单元111a具有第一时间常数(t1)，并且该第二RC单元111b具有第二时间常数(t2)，并且在这方面，通过该电容器阵列112控制第一和第二电容器C1a和C1b，以便第一和第二时间常数t1和t2能变成相同。
图1b是用于解释现有技术调谐电路的调谐操作的图形。参考图1b，如参考图1a所述，用于启动调谐的控制信号(A)被切断(打开)，并且控制信号(B)被接通(闭合)，以便，在开始时间点(t开始)，第一RC单元开始充电，而第二RC单元开始放电。
即，第一RC单元的第一时间常数(t1)是R1*C1，并且第二RC单元的时间常数(t2)是R2*C2。
如图所示，根据设备，在相交点S1、S2和S3，第一和第二RC单元具有相同充电和放电的时间点从Δt1变为Δt2或变为Δt3。
然而，现有技术的方法具有下列问题。即，因为不使用与PVT(过程、电压和温度)的变化无关的外部绝对参考，根据PVT中的变化，可以改变调谐的相交点。
另外，由于根据在第一和第二RC单元中的变化执行匹配，由此，只在相交点S1、S2和S3进行调谐，因而基于芯片调谐范围非常窄，并且每个芯片需要调谐仿真。
发明概述本发明用于提供一种调谐电路，其具有补偿截止频率的变化特性的优点，当滤波器被最初设计时，与该滤波器的特性相比，滤波器的特性改变超过特定范围而补偿截止频率的变化特性。
本发明还用于提供一种调谐电路，其具有通过在与外部变化无关的时钟周期执行调谐来最大化调谐效果的优点。
本发明还用于提供一种调谐电路，其中通过不考虑芯片的类型，在与外部变化无关的时钟周期执行调谐，每个芯片具有统一的R*C值。
本发明还用于提供一种调谐电路，其中尽管芯片的驱动时钟变化，但每个芯片具有统一的R*C值。
本发明的一个典型实施例提供一种调谐电路，包括电流产生单元，其包括具有三个端的第一晶体管，该晶体管与应用于第一端的电压成比例的将电流从第二端改变到第三端，和可变电阻器单元，其电连接第一晶体管的第三端，根据可变电阻器单元的电阻改变该可变电阻器单元的电流；电容校正单元，其包括具有三个端的第二晶体管，并且连同第一晶体管形成电流反射镜电路，其中镜电流与应用于第四端的电压成比例的从第五端流向第六端，和连接第二晶体管的第六端的可变电容器单元；控制改变该可变电阻器单元的电阻和该可变电容器单元的电容的增减计数器。
在此，该电流产生单元还包括第一比较器，比较应用于该可变电阻器单元的两端的电压和参考电压，并且第一比较器的输出应用于第一晶体管的第一端。
在此，该可变电阻器单元可包括开关电阻器组结构，其中电阻器和开关串联的一个或多个开关电阻器结构并行连接，并且该开关电阻器组的每个开关由增减计数器控制。
在此，该电容校正单元还可包括第二比较器，其比较应用于该可变电容器单元两端的电压和参考电压，并且该第二比较器的输出应用于增减计数器。
在此，该可变电容器单元可包括开关电容器组结构，其中电容器和开关串联的一个或多个开关电容器结构并行连接，并且该开关电容器组的每个开关由该增减计数器控制。
在此，该调谐电路还可包括与可变电容器并联的第一开关；在第二晶体管的第六端和可变电容器单元之间连接的第二开关；将该可变电容器单元的电压应用于第二比较器的第三开关；和选择增减计数器控制路径用于改变该电阻或电容的选择单元。
在此，通过时钟信号控制第一到第三开关，并且当通过第一时钟信号接通该第一开关时，将第二和第三开关维持在断开状态，当通过第二时钟信号接通第二开关时，第一和第三开关维持在断开状态，并且当通过第三时钟信号接通第三开关时，第一和第二开关维持在断开状态。
本发明的另一个典型实施例提供了一种调谐电路，包括电流产生单元，其包含具有三个端的第一晶体管，该晶体管与应用于第一端的电压成比例的将电流从第二端改变到第三端，和连接第一晶体管的第三端的电阻器，根据电阻器的电阻改变该电阻器的电流；电容校正单元，其包括具有三个端的可变晶体管单元，与第一晶体管形成电流反射镜电路，以允许镜电流与应用于第三端的电压成比例的从第五端流向第六端，并且根据操作频率改变该镜电流，并且可变电容器单元连接该晶体管单元的第六端；控制以改变该可变晶体管单元的镜电流或可变电容器单元的电容的增减计数器。
在此，该电流产生单元还包括第一比较器，比较应用于该电阻器两端的电压和参考电压，并且第一比较器的输出应用于第一晶体管的第一端。
在此，该晶体管单元可包括开关晶体管组结构，其中开关和晶体管的第二端串联的一个或多个开关晶体管结构并联，并且该开关晶体管组的每个开关由增减计数器控制。
在此，该电容校正单元还可包括第二比较器，其比较该可变电容器单元两端的电压和参考电压，并且该第二比较器的输出应用于增减计数器。
在此，该可变电容器单元可包括开关电容器组结构，其中电容器和开关串联的一个或多个开关晶体管结构并联，并且该开关电容器组的每个开关由该增减计数器控制。
在此，该调谐电路还可包括与可变电容器单元并联的第一开关；在第二晶体管的第六端和可变电容器单元之间连接的第二开关；将该可变电容器单元的电压应用于第二比较器的第三开关；和选择增减计数器控制路径用于改变该电阻或电容的选择单元。
在此，通过时钟信号控制第一到第三开关，并且当通过第一时钟信号接通该第一开关时，将第二和第三开关维持在断开状态，当通过第二时钟信号接通第二开关时，第一和第三开关维持在断开状态，并且当通过第三时钟信号接通第三开关时，第一和第二开关维持在断开状态。
其他实施例的细节包含在详细的说明书和附图中。
通过下面结合附图的本发明的详细描述，本发明上述和其他目的、特征、方面和优点将变得更清楚。本发明不限于此后公开的实施例，并且能以各种方式修改，并且相同的参考数字在整个说明书标明相同的元件。
附图描述所包括的附图对本发明提供了进一步的理解，并且在此结合以构成说明书的一部分，示意本发明的实施例，并且与说明一起来解释本发明的原理。
附图中图1a是显示根据现有技术的调谐电路的框图。
图1b是用于解释图1a中现有技术的调谐操作的图形。
图2a是显示根据本发明一个实施例的调谐电路框图的视图。
图2b是根据本发明一个实施例，显示根据该调谐电路的开关电阻器组的开关控制，控制信号和电容之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
图2c是根据本发明一个实施例，显示根据该调谐电路的开关电容器组的开关控制，控制信号和电容之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
图3a是根据本发明另一个实施例，显示用于补偿滤波器的截止频率变化的调谐电路的电路框图的视图。
图3b是根据本发明另一个实施例，显示根据该调谐电路的开关电阻器组的开关控制，控制信号和电流大小之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
图3c是根据本发明另一个实施例，显示根据该调谐电路的开关电容器组的开关控制，控制信号和电容之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
优选实施例的详细描述将参考附图详细描述本发明的优选实施例。
图2a是显示根据本发明一个实施例的调谐电路的电路框图。
如图2a所示，该调谐电路包括电流产生单元210，电容校正单元220，增减计数器222，和选择单元S4。
<电路结构>
电流产生单元210包括第一比较器211，第一晶体管MN21和电阻器单元213。
在此，该电阻器单元213包括基本电阻器(Rdef)和开关电阻器组214。
在此，在该开关电阻器组214中，其中电阻器Rb21-Rb24和开关SWR21-SWR24串联的一个或多个开关电阻器结构并联。
该电容校正单元220包括第二比较器221，第二晶体管MN22，电容器单元223，第一开关S1，第二开关S2和第三开关S3。
在此，该电容器单元223包括基本电容器Cdef和开关电容器组224。
在此，在该开关电容器组224中，其中电容器Cb21-Cb24和开关SWC21-SWC24串联的一个或多个开关电阻器结构并联。
增减计数器222根据数字4比特控制信号切换该开关电阻器组214的开关SWR21-SWR24，或该开关电容器组224的开关SWC21-SWC24。
该选择单元S4切换以将该增减计数器222的数字4比特控制信号传送给开关电阻器组214或该开关电容器组224。
<连接结构>
输入信号应用于第一比较器211的负极(-)端，第一比较器211的输出连接第一晶体管MN21的第一端，电压VDD应用于第一晶体管MN21的第二端，并且第一晶体管MN21的第三端连接电阻器单元213的一端和第一比较器211的正极(+)端。
在此，该电阻器单元213的一端连接该基本电阻器Rdef的一端和该开关电阻器组214的一端。
在此，该开关电阻器组214的一端连接该开关SWR21-SWR24的一端，该开关SWR21-SWR24的另一端连接该电阻器Rb21-Rb24的一端，通过该增减计数器222的控制信号执行该开关SWR21-SWR24的接通/断开转换，并且根据该开关SWR21-SWR24的接通/断开转换来确定是否形成该电阻器Rb21-Rb24的电路。
输入信号应用于第二比较器221的负极(-)端，第二比较器221的输出输入到增减计数器222，第一晶体管MN21的第一端和第二晶体管MN22的第一端连接以形成电流反射镜电路212，电压VDD应用于第二晶体管MN22的第二端，第二晶体管MN22的第三端连接第二开关S2的一端，第二开关S2的另一端连接输出端(OUT)、该电容器单元223的一端和该第三开关S3的一端，并且该第三开关S3的另一端连接该第二比较器221的正极(+)端。
在此，该电容器单元223的输入端连接该基本电容器Cdef的一端和该开关电容器组224之一。
在此，该开关电容器组224的一端连接该开关SWC21-SWC24之一，该开关SWC21-SWC24的另一端连接该电容器Cb21-Cb24的一端，通过该增减计数器222的控制信号执行该开关SWC21-SWC24的接通/断开转换，并且根据该开关SWC21-SWC24的接通/断开转换来确定是否激活该电容器Cb21-Cb24。
该输出端(OUT)连接第一开关S1的一端。
在此，该增减计数器222的输出连接该选择单元S4的输入端，连接该选择器S4的第一输出端以控制开关晶体管组214，并且连接该选择单元S4的第二输出端以控制该开关电容器组224。
<操作的描述>
当将参考电压(Vref)应用于输入端(IN)时，接通第一开关(闭合)，并且在电容器单元223中的充电电荷全部放电后，断开第一开关S1(打开)。
当断开第一开关S1时，同时接通第二开关S2，并且此时，第三开关S3处于断开状态而没有转换，并且选择单元S4切换到该电阻器单元213。
该参考电压(Vref)应用于该电流产生单元210的第一比较器的每个负极(-)端，和该电容校正单元220的第二比较器221，第一比较器211的输出应用于第一晶体管MN21的第一端(栅极)，并且第二比较器221的输出应用于增减计数器222的输入端。
当电压VDD应用于第一晶体管MN21的第二端(漏极)，该电流(I)流向该第一晶体管MN21的第三端(源极)。
当该电流(I)流向该第一晶体管MN21的第三端(源极)时，它应用于该电阻器单元213的一端，并且由该电流(I)产生的电压应用于该第一比较器211的正极(+)端。
在此，通过该增减计数器222的控制信号执行该开关SWR21-SWR24的接通/断开转换，并且根据该开关SWR21-SWR24的接通/断开转换确定是否激活该电阻器Rb21-Rb24。
在此，为了简单的描述该电路的操作，假设总电阻是R(Ω)。
该第一比较器211比较输入的参考电压(Vref)和由在电阻器(R)上流动电流(I)产生的电压(I*R)，并且为了消除在该参考电压(Vref)与从该电阻器(R)产生的电压(I*R)之间的差值，该第一比较器211减小或增加电流(I)。
在此，为了增加或减小该电流(I)，增加或降低该第一晶体管MN21的放大操作。
在此，该调谐电路具有可变的结构，以便根据应用于该调谐电路的时钟改变该电阻器单元213的电阻，并且为了改变该电阻器单元213的电阻，该选择单元S4连接该电阻器单元213。
在此，该调谐电路具有可变的结构使得该电阻器单元213的电阻能改变的事实意味着构成该调谐电路以在各种频率下执行调谐操作。例如，当应用于该调谐电路的时钟是4MHz时，该电阻器单元213的总电阻值是16KΩ，当时钟是16MHz时，该电阻器单元213的电阻值是4KΩ，当该时钟是16.384MHz时，该电阻器单元213的电阻值是3.9KΩ，并且当该时钟是19.2MHz时，该电阻器单元的总电阻值是3.3KΩ。
即，根据应用于该增减计数器222的电压的差值，该增减计数器222通过切换该开关电阻器组214以激活该电阻器Rb21-Rb24来控制用于校正时间常数的总电阻值。
在设置总电阻值后，该选择单元S4连接该电容器单元223。
然后，截止频率(fc)具有这样的特性，其与电阻器(R)和电容器(C)的乘积成反比，并且通过下面所示的等式(1)表示[等式1]fc∝1RC]]>其中fc是截止频率，‘R’是电阻，‘C’是电容。
至于由该电流产生单元210产生的电流(I)，由于该电流反射镜电路212，具有与在该第一晶体管MN21的第三端(源极)流动的电流(I)相同大小的电流(I)在该电容校正单元220的第二晶体管MN22的第三端(源极)上流动。
由此产生的该电容校正单元220的电流(I)流向该电容器223的输入端。
在此，通过该增减计数器222的控制信号执行该开关SWC21-SWC24的接通/断开转换，并且根据该开关SWC21-SWC24的接通/断开转换来确定是否激活该电容器Cb21-Cb24。
在此，为了简化该电路操作的描述，该电容器单元223的总电容假设为电容(C)。
在此，从该组合电容器产生的电压(Vout)可通过下面的等式(2)表示[等式2]Vout=QC=t×IC]]>其中Vout是输出电压，‘Q’是电荷量，‘C’是该电容器单元的电容，‘I’是在该电容器上流动的电流，并且‘t’是在该电容器上电流流动的时间。
将通过在特定期间连续流过该电容器的电流(I)产生的电压(Vout)应用于该电容校正单元220的第二比较器221的正极(+)端，并且将该参考电压Vref应用于该负极(-)端。
第二比较器221的输出应用于该增减计数器222，并且根据应用于该增减计数器222的电压的差值，该增减计数器222通过切换该开关电容器组214以激活该电容器Cb21-Cb24，根据时钟来控制用于校正时间常数的总电容值。
在此，当该电容器单元223的总电容是‘C’时，由于通过将该参考电压Vref除以该电阻(R)来获得电流(I)，下面可通过与时间常数有关的等式(3)到等式(5)来表示该电压(Vout)[等式3]Vout=t×VrefRC]]>其中因为Vref应当等于Vout，如果该参考电压Vref和该输出电压Vout相同，可通过如下显示的等式(4)表示Vref[等式4]Vref=t×VrefRC]]>由此，等式(4)可通过如下显示的等式(5)表示[等式5]t＝RC由此，根据等式(5)，当该参考电压Vref与输出电压(Vout)相同时，通过对应于该滤波器的时间常数的‘R’和‘C的关系式可获得，并且在该情况下，可通过改变该电阻(R)或该电容(C)来改变该滤波器的时间常数。
即，关于输入信号，该电流产生单元210根据该可变电阻值(R)，通过改变在该电阻器(R)上流动的电流来校正该截止频率的时间常数，并且该电容校正单元220基于从该电流产生单元210中产生的电路，通过校正该电容(C)来校正该截止频率的时间常数。
因此，该电阻器在芯片中可构成具有相对大的容量，但是在该电容器的情况下，因为当它在芯片中实施时占据很大空间，为了校正该时间常数，预先执行用于覆盖相对大的覆盖范围的电阻校正和用于校正细微时间常数校正的电容校正。
另外，在本发明中，用于校正该滤波器的截止频率中的变化的调谐时间是基于t(变量R×C)和T(外部时钟周期)，并且当将输入电压(IN)、该比较器211和221的比较目标和该电容器单元223的充电电压控制的相同时，t(R×C)＝T(外部时钟周期)，由此执行调谐。
在该方式中，芯片间的变化，通过调谐，目标是匹配，并且当t＝T时，能将它调谐到时钟周期‘T’，即，与PVT(过程、电压和温度)无关的绝对外部参考。因此，任何芯片可以被调谐到时钟周期‘T’，因而每个芯片能具有统一的时间常数。
图2b是根据本发明的一个实施例，显示根据该调谐电路的开关电阻器组的转换控制，该控制信号与电阻之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
如图2b所示，根据从该增减计数器222中产生的控制比特信号确定电阻。4比特电阻器的控制比特信号被初始化设置为参考电阻(Rref)，并且产生控制信号以增加或降低该电阻。
图2c是根据本发明的一个实施例，显示根据该调谐电路的开关电容组的转换控制，该控制信号和该电容之间的关系的图形，该调谐电路用于补偿该滤波器的截止频率的变化。
如图2c所示，根据从该增减计数器222中产生的控制比特信号来确定该电容。将4比特电容器单元的控制比特信号初始化设置为参考电容(Cref)，并且产生控制信号以增加或降低该电容。
图3a是根据本发明的另一个实施例，显示用于补偿滤波器的截止频率的变化的调谐电路的电路框图。
如图3a所示，该调谐电路包括电流产生单元310，电容器校正单元320，增减计数器322，和选择单元S4。
<电路结构>
该电流产生单元310包括第一比较器311，第一晶体管MN31和电阻器(R)。
该电容校正单元320包括第二比较器321、晶体管单元313、电容器单元323、第一开关S1、第二开关S2、和第三开关S3。
在此，该晶体管单元313包括基本晶体管MN32和开关晶体管组314。
在此，在该开关晶体管组314中，其中开关SWM31-SWM34与晶体管MNb31-MNb34的第二端相连的电阻器的一个或多个开关晶体管结构并联。
该电容器单元323包括基本电容器Cdef和开关晶体管组324。
在此，在该开关晶体管组324中，其中电容器Cb31-Cb34和开关SWC31-SWC34串联的一个或多个开关晶体管结构并联。
该增减计数器322根据数字4比特控制信号切换该开关晶体管组314的开关SWM31-SWM34，或该开关晶体管组324的开关SWC31-SWC34。
该选择单元S4切换以将该增减计数器322的数字4比特传送给开关晶体管组314或该开关晶体管组324。
<连接结构>
输入信号应用于第一比较器311的负极(-)端，第一比较器311的输出连接第一晶体管MN31的第一端，电压VDD应用于第一晶体管MN31的第二端，并且第一晶体管MN31的第三端连接电阻器(R)的一端和第一比较器311的正极(+)端。
输入信号应用于第二比较器321的负极(-)端，第二比较器321的输出应用于增减计数器322，第一晶体管MN31的第一端与该晶体管单元313的第一端连接以形成电流反射镜电路312，电压VDD应用于晶体管单元313的第二端，该晶体管单元313的另一端连接第二开关S2的一端，该第二开关的另一端连接输出端(OUT)、该电容器单元323的一端和第三开关S3的一端，并且第三开关S3的另一端连接第二比较器321的正极(+)端。
在此，该晶体管单元323的第一端连接该基本晶体管MN32的第一端和该开关晶体管组324的第一端，该晶体管单元323的第二端连接该基本晶体管MN32的第二端和该开关晶体管组324的第二端，并且该晶体管单元323的第三端连接该基本晶体管MN32的第三端和该开关晶体管组324的第三端。
在此，该开关晶体管组324的一端连接晶体管MNb31-MNb34的第一端，该开关晶体管组324的另一端连接该开关SWM31-SWM34的一端，该开关SWM31-SWM34的另一端连接该晶体管MNb31-MNb34的第二端，该开关晶体管组324的第三端连接晶体管MNb31-MNb34的第三端，通过该增减计数器322的控制信号执行该开关SWM31-SWM34的接通/断开转换，并且根据该开关SWM31-SWM34的接通/断开转换来确定是否放大该晶体管MNb31-MNb34。
即，该基本晶体管MN32和该晶体管MNb31-MNb34并联。
该电容器单元323的输入信号连接该基本电容器Cdef的一端和该开关电容器组324的一端。
在此，该开关电容器组324的一端连接该开关SWC31-SWC34的一端，该开关SWC31-SWC34的另一端连接该电容器Cb21-Cb24的一端，通过该增减计数器322的控制信号执行该开关SWC31-SWC34的接通/断开转换，并且根据该开关SWC31-SWC34的接通/断开转换来确定是否激活该电容器Cb31-Cb34。
该输出端(OUT)连接第一开关S1的一端。
在此，该增减计数器322的输出连接该选择单元S4的输入端，连接该选择器S4的第一输出端以控制开关晶体管组314，并且连接该选择单元S4的第二输出端以控制该开关电容器组324。
<操作的描述>
当将参考电压(Vref)应用于输入端(IN)时，接通第一开关S1(闭合)，并且在电容器单元223中的充电电荷全部放电后，断开第一开关S1(打开)。
当断开第一开关S1时，同时接通第二开关S2，并且此时，第三开关S3处于初始断开状态而没有转换，并且选择单元S4切换到该晶体管单元313。
该参考电压(Vref)应用于该电流产生单元310的第一比较器311的每个负极(-)端和该电容校正单元220的第二比较器321，第一比较器311的输出应用于第一晶体管MN31的第一端(栅极)，并且第二比较器321的输出应用于增减计数器322的输入端。
当电压应用于第一晶体管MN31的第二端(漏极)，该电流(I)流向该第一晶体管MN31的第三端(源极)。
当该电流(I)流向该第一晶体管MN31的第三端(源极)时，它应用于该电阻器(R)，和第一比较器311的正极(+)端。
该第一比较器311比较输入的参考电压(Vref)和由在电阻器(R)上流动电流(I)产生的电压(I*R)，并且为了消除在该参考电压(Vref)与从该电阻器(R)产生的电压(I*R)之间的差值，该第一比较器311减小或增加电流(I)。
在此，为了增加或减小该电流(I)，增加或降低该第一晶体管MN31的放大操作。
在该情况下，截止频率(fc)具有这样的特性，其与电阻器和电容器的乘积成反比，并且对于由该电流产生单元210产生的电流(I)，由于该电流反射镜电路312，具有与在该第一晶体管MN31的第三端(源极)上流动的电流(I)相同大小的电流(I)在该晶体管单元313的第三端上流动。
在此，通过该增减计数器322的控制信号执行该开关SWM31-SWM34的接通/断开转换，并且根据该开关SWM31-SWM34的接通/断开转换来确定是否激活该晶体管MNb31-MNb34。
在此，该调谐电路具有可变的结构，以便该晶体管单元313的电流(I)可根据应用于该调谐电路的时钟来改变，并且为了改变该晶体管单元313的电流，该选择单元S4连接该晶体管单元313。
即，当时钟4MHz、16MHz、16.384MHz或19.2MHz应用于该调谐电路时，为了改变由该晶体管单元313产生的电流(I)，该增减计数器322根据应用于此的电压改变该电流(I)，由此控制该电流(I)根据该时钟校正时间常数。
执行该操作之后，选择单元S4连接该电容器单元323，并由此该电容校正单元320产生的电流(I)流向该电容器323的输入端。
在此，通过该增减计数器322的控制信号执行该开关SWM31-SWM34的接通/断开转换，并且根据该开关SWC31-SWC34的接通/断开转换来确定是否激活该电容器Cb31-Cb34。
在此，为了简化该电路操作的描述，该电容器单元323的总电容假设为电容(C)。
将通过在特定时间连续流向该电容器的电流(I)产生的电压(Vout)应用于该第二比较器321的正极(+)端，并且将该参考电压Vref应用于该比较器321的负极(-)端。
第二比较器321的输出应用于该增减计数器322，并且根据应用于该增减计数器322的电压，该增减计数器322通过改变该电容器单元323的电容来控制用于校正时间常数的总电容值。
因为Vref应当等于Vout，如果该参考电压Vref和该输出电压Vout相同，它可通过对应于该滤波器的时间常数的‘R’和‘C的关系式来获得，并且在该情况下，可通过改变应用于该电容器的电流(I)的大小或改变该电容(C)来校正该滤波器的时间常数。
即，该电容校正单元320通过改变从该电流反射镜电路312产生的电流，来校正该截止频率的时间常数，从该电流反射镜电路产生的电流基于从该电流产生单元310产生的电流，并且校正该电容(C)。
即，当在芯片中实施电容器时，它占据很大空间，很难去覆盖相对大的覆盖为以校正该时间常数。
对于这些原因，当提供给芯片的时钟下将时，该电容器单元323的开关电容器组324应当执行微调，以减小电流(I)，相反的，如果该时钟变高，该电容器单元323的开关电容器组324应当执行微调以增加电流(I)。
另外，在本发明中，用于校正该滤波器的截止频率中的变化的调谐时间是基于t(变量R×C)和T(外部时钟周期)，并且当将输入电压(IN)、该比较器211和221的比较目标、和该电容器单元223的充电电压控制的相同时，t(R×C)＝T(外部时钟周期)，由此执行调谐。
以该方式，芯片间的变化，通过调谐，目标是匹配，并且当t＝T时，能将它调谐到时钟周期‘T’，即，与PVT(过程、电压和温度)无关的绝对外部参考。因此，任何芯片可以被调谐到时钟周期‘T’，因而每个芯片能具有统一的时间常数。
图3b是根据本发明的另一个实施例，显示根据该调谐电路的开关电阻器组的转换控制，该控制信号与电流大小之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
如图3b所示，根据从该增减计数器中产生的控制比特信号确定电流的大小。4比特晶体管单元的控制比特信号被初始化设置为电流大小(MNref)，并且产生控制信号以增加或降低该电流的大小。
图3c是根据本发明的另一个实施例，显示根据该调谐电路的开关电容器组的转换控制，该控制信号与电容之间的关系的图形，该调谐电路用于补偿滤波器的截止频率的变化。
如图3c所示，根据从该增减计数器222中产生的控制比特信号确定电容。4比特电容单元的控制比特信号被初始化设置为参考电容(Cref)，并且产生控制信号以增加或降低该电容。
本领域技术人员应当清楚，在不脱离本发明的本质或范围的情况下，可对本发明进行各种修改和变化。因此，应当理解上述实施例不限于前面所述的任何细节，除非专门规定，而应当广泛的解释为包含在由附加权利要求所定义的本质和范围内，并由此所有落入该权利要求的边界和范围内，或者该边界和范围的等效物内的变化和修改将包含在附加的权利要求中。
如上所述，当与最初设计的滤波器的特性相比，当由于滤波器特性的变化超过特定范围而引起截止频率改变时，通过使用该调谐电路可以补偿该滤波器的特性变化。
另外，因为可通过与外部信道无关的时钟周期进行调谐，可最大化该调谐效果。
而且，因为无论芯片的类型如何，可通过与外部信道无关的时钟周期进行调谐，该调谐电流的每个芯片具有统一的R*C值。
而且，尽管该芯片的时钟变化，该调谐电路的每个芯片能具有统一的R*C值。
权利要求
1.一种调谐电路包括电流产生单元，其包括具有三个端的第一晶体管，该晶体管与应用于第一端的电压成比例的将电流从第二端改变流向第三端，和可变电阻器单元，其电连接第一晶体管的第三端，根据可变电阻器单元的电阻改变在该可变电阻器单元上流动的电流；电容校正单元，其包括具有三个端的第二晶体管，并且连同第一晶体管形成电流反射镜电路，其中镜电流与应用于第四端的电压成比例的从第五端流向第六端，和连接第二晶体管的第六端的可变电容器单元；控制改变该可变电阻器单元的电阻和该可变电容器单元的电容的增减计数器。
2.如权利要求1的电路，其中该电流产生单元还包括第一比较器，比较应用于该可变电阻器单元的两端的电压和参考电压，并且第一比较器的输出应用于第一晶体管的第一端。
3.如权利要求1的电路，其中该可变电阻器单元包括开关电阻器组结构，其中电阻器和开关串联的一个或多个开关电阻器结构并联，并且该开关电阻器组的每个开关由增减计数器控制。
4.如权利要求1的电路，其中该电容校正单元还可包括第二比较器，其比较应用于该可变电容器单元两端的电压和参考电压，并且该第二比较器的输出应用于增减计数器。
5.如权利要求1的电路，其中该可变电容器单元包括开关电容器组结构，其中电容器和开关串联的一个或多个开关电容器结构并联，并且该开关电容器组的每个开关由该增减计数器控制。
6.如权利要求1的电路，还包括与可变电容器并联的第一开关；在第二晶体管的第六端和可变电容器单元之间连接的第二开关；将该可变电容器单元的电压应用于第二比较器的第三开关；和选择增减计数器控制路径用于改变该电阻或电容的选择单元。
7.如权利要求6的电路，其中通过时钟信号控制第一到第三开关，并且当通过第一时钟信号接通该第一开关时，将第二和第三开关维持在断开状态，当通过第二时钟信号接通第二开关时，第一和第三开关维持在断开状态，并且当通过第三时钟信号接通第三开关时，第一和第二开关维持在断开状态。
8.一种调谐电路，包括电流产生单元，其包含具有三个端的第一晶体管，该晶体管与应用于第一端的电压成比例的将电流从第二端改变流向第三端，和连接第一晶体管的第三端的电阻器，根据电阻器的电阻改变在该电阻器上流动的电流；电容校正单元，其包括具有三个端的可变晶体管单元，与第一晶体管形成电流反射镜电路，以允许镜电流与应用于第三端的电压成比例的从第五端流向第六端，并且根据操作频率改变该镜电流，并且可变电容器单元连接该晶体管单元的第六端；控制以改变该可变晶体管单元的镜电流或可变电容器单元的电容的增减计数器。
9.如权利要求8的电路，其中该电流产生单元还包括第一比较器，比较应用于该电阻器两端的电压和参考电压，并且第一比较器的输出应用于第一晶体管的第一端。
10.如权利要求8的电路，其中该晶体管单元可包括开关晶体管组结构，其中开关和晶体管的第二端串联的一个或多个开关晶体管结构并联，并且该开关晶体管组的每个开关由增减计数器控制。
11.如权利要求8的电路，其中该电容校正单元还包括第二比较器，其比较该可变电容器单元两端的电压和参考电压，并且该第二比较器的输出应用于增减计数器。
12.如权利要求8的电路，其中该可变电容器单元包括开关电容器组结构，其中电容器和开关串联的一个或多个开关晶体管结构并联，并且该开关电容器组的每个开关由该增减计数器控制。
13.如权利要求8的电路，还包括与可变电容器单元并联的第一开关；在第二晶体管的第六端和可变电容器单元之间连接的第二开关；将该可变电容器单元的电压应用于第二比较器的第三开关；和选择增减计数器控制路径用于改变该电阻或电容的选择单元。
14.如权利要求13的电路，其中通过时钟信号控制第一到第三开关，并且当通过第一时钟信号接通该第一开关时，将第二和第三开关维持在断开状态，当通过第二时钟信号接通第二开关时，第一和第三开关维持在断开状态，并且当通过第三时钟信号接通第三开关时，第一和第二开关维持在断开状态。
全文摘要
本发明涉及滤波器，尤其涉及用于校正该滤波器的截止频率的滤波器的调谐电路。该调谐电路包括电流产生单元，具有第一晶体管和可变电阻器单元，和具有第二晶体管的电容校正单元、电容器单元、增减计数器和选择单元，用于选择增减计数器的控制路径，以改变该电阻或电容。
文档编号H03J3/26GK1885714SQ20061008688
公开日2006年12月27日 申请日期2006年6月22日 优先权日2005年6月22日
发明者丁民秀, 金世晔 申请人:因特格瑞特科技有限公司