专利名称：多用途缓冲垫的负电压抗噪声电路及其方法
技术领域：
本发明是有关于一种集成电路输入缓冲垫的噪声问题，尤其是一种消除多用途输入/输出缓冲垫的负电压噪声效应的电路及其方法。
背景技术：
图1a是为一种习用集成电路的输入/输出缓冲垫(input/output pad)，该输入/输出缓冲垫连接二个转换组件，N1(130)及N2(170)。在测试模式下，该测试模式信号120驱动输入高电位VDD，而令转换组件N1(130)处于导通状态，使得缓冲垫110与内部参考信号连接。如此，在测试模式下，该内部参考信号将受控于该外接缓冲垫110。在常态模式下，测试模式信号150或120是处于低电位或无作动状态，经该反相器160的作用后，将于节点161产生一高电位，如此，在常态模式下，便是常态模式信号致能该转换组件N2(170)，在常态模式操作期间，除了该缓冲垫110是被连接到该常态模式电路180，另外，该测试模式信号120是处于低电位或无作动状态，且，该转换组件N1是处于非导通状态，而该缓冲垫110与该内部参考信号节点140之间形成断路的状态。
图1b是为习用可变信号115的时序图，该可变信号115是被输入至如第1a图所示的缓冲垫110；如第1b图所示的该可变缓冲垫115，是有一负脉冲信号125，且其电压是-1伏特甚至可降得更低，在这期间，转换组件N1便不是断路状态，且该缓冲垫110便电性连接测试模式中的内部参考信号节点(如第1a图所示的140)，这将导致芯片失效。
美国专利6,812,595 B2(Marino)揭露了一种保护电路及其方法，用以减少参考电压供应器上的电路所收到的噪声。该保护电路包括有一参考电压源及至少一电路，各电路是透过一切换器而连接该参考电压源，且各切换器连设有一存储元件，藉由该存储元件的作用而可记录先前储存的参考电压，如此，便可藉由各存储元件记录先前较佳的参考电压，而防止电源所产生的噪声所造成的干扰。
美国专利6,826,025(Singh，et al.)揭露了一种集成电路，其内设有一静电放电(ESD)装置或一噪声抑制组件，甚至同时设有静电放电组件及噪声抑制组件，且集成电路是利用基体本身所具有的阻抗作为静电放电的触发器并/或抑制部份的噪声。
美国专利4,893,029(Matsuo，et al.)揭露了一种半导体集成电路，其包括有一输入电路、一内部电路及一输出电路，各电路是整合于单一芯片内，并且连接一共享的电源线，其中，输入电路包括有一普通的史密特(Schmitt)触发电路及一场效晶体管(FET)。当该内部电路或该输出电路操作时，该电源线(包括有一正电源线及一接地线)的电位会有振荡的效应，该场效晶体管在预定的时间周期内将被一控制信号开启。因此，在电源线的电位振荡的周期时间内，侦测一输入信号上升的等级是设定成比普通等级高。
发明内容
因此，本发明的主要目的，是在于提供一种集成电路芯片的抗噪声多用途输入/输出缓冲垫的电路及其方法。
利用一种多用途缓冲垫的负电压抗噪声电路而获致本发明上述目的，此电路是受到一集成电路芯片的输入/输出缓冲垫所驱动，且此电路包括有一连接一常态模式电路的常态模式节点、一连接一测试模式电路的测试模式节点、一串接该输入/输出缓冲垫与一中间内部节点的第一转换组件开关、及一串接中间内部节点与测试模式内部节点的第二转换组件开关，另外，设有一串接输入/输出缓冲垫与常态模式内部节点的第三转换组件开关，且此电路亦设有一上升负载组件，其是用以串接一电源电压与中间内部节点。一测试模式信号是分别传输至第一转换组件开关的闸极、第二转换组件开关的闸极，该测试模式信号亦传输到一反相器，其反相器而将测试模式信号反相以产生一常态模式信号。按照本发明的另一方面，包括一种用于多用途缓冲垫以提供一负电压抗噪声电路的方法，其特特征在于包括以下步骤第一步骤提供一测试模式信号，其是分别连接至该第一转换组件开关的闸极、该第二转换组件开关的闸极及一反相器，并藉由该反相器而将该测试模式信号反相运算以产生一常态模式信号；第二步骤选择该输入/输出缓冲垫是使用一常态模式功能及一测试模式功能的其中之一，以便该输入/输出缓冲垫在常态模式操作下是与该常态模式内部节点相导通，该输入/输出缓冲垫在测试模式操作下是与该测试模式内部节点相导通；该第一转换组件开关的一第一闸极作动是受控于该测试模式信号，且在测试模式下，该第一闸极作动令该输入/输出缓冲垫与中间内部节点相导通；该第二转换组件开关的一第二闸极作动是受控于该测试模式信号，且在测试模式下，该第二闸极作动令该中间内部节点与该测试模式内部节点相导通；该第三转换组件开关的一第三闸极作动是受控于该常态模式信号，且在常态模式下，该第三闸极作动令该输入/输出缓冲垫与该常态模式内部节点相导通；第三步骤该上升负载组件是提供电力给该中间内部节点，以令该中间内部节点的电位保持大于0伏特；该中间内部节点的电位保持大于0伏特，而在该输入/输出缓冲垫处于低电位的过渡期间内，将有效防止该第二转换组件开关被导通；在该输入/输出缓冲垫处于低电位的过渡期间内，防止该第二转换组件开关导通，将防止该中间内部节点在常态模式下与该测试模式内部节点相导通，进而避免常态模式下芯片失效。
综上所述，本发明的优点是仅简易地增设二个组件及一中间内部节点，可防止输入/输出缓冲垫的输入负常态模式输入电压振荡造成转换组件误动作，而令输入/输山缓冲垫与测试模式电路导通。在常态模式下，此测试模式电路路径的误动作通常会造成芯片失效。本发明提供一简易附加的负载组件，藉由该负载组件的作用而令中间内部节点保持一适当电位，以避免测试模式路径被导通。本发明亦提供一第三转换组件而可对中间内部节点产生绝缘效用。
图1a是显示习用多输入缓冲垫电路；图1b是显示习用多输入缓冲垫输入信号；图2a是显示本发明一较佳实施例的多输入缓冲垫电路；图2b是显示如第2a图所示实施例的输入信号阶段期间集成电路效应。
附图标记说明110缓冲垫；115可变信号；120测试模式信号；125负脉冲信号；130转换组件N1；140内部参考信号节点；150测试模式信号；160反相器；161节点；170转换组件N2；180常态模式电路；210缓冲垫；215可变信号；220测试模式信号；225负脉冲信号230转换组件N1；240内部参考信号节点；250测试模式信号；260反相器；261常态模式信号；270转换组件N2；280常态模式节点；290转换组件N3；291中间内部节点。
具体实施例方式
兹为使贵审查委员对本发明的特征、结构及所达成的功效有进一步的了解与认识，谨佐以较佳的实施图例及配合详细的说明，说明如后首先，请参阅图2a，其是为是显示本发明一较佳实施例的多输入缓冲垫电路；如图所示，是显示一集成电路的一输入/输出(I/O)缓冲垫210，且该输入/输出缓冲垫210连接有三个转换组件，N1(230)、N2(270)及N3(290)，且N1、N2及N3是分别为一N型金属氧化半导体场效晶体管(NMOS FET)。又，图中所示的P1是为一P型金属氧化半导体场效晶体管(PMOS FET)。其中，组件N1的汲极是连接该输入/输出缓冲垫210，组件N1的源极是连接至一中间内部节点，NODE1(291)，而组件N1的闸极则连接一测试模式信号220。组件N2的汲极是连接输入/输出缓冲垫210，组件N2的源极连接一常态模式节点280，组件N2的闸极则连接一常态模式信号261。此常态模式信号261是由该测试模式信号220经反相运算所得。亦即，测试模式信号250经由一反相器260的运算后输出该常态模式信号261。组件N3的汲极是连接该中间内部节点，NODE1(291)，组件N3的源极则连接至测试模式内部参考节点240，且组件N3的闸极则连接该测试模式信号220。组件P1的源极是连接一电压源VDD，组件P1的汲极是连接该中间内部节点，NODE1(291)，而组件P1的闸极则连接该测试模式信号220。
又，相对图1a所示的习用技术来说，该组件N3是为增设的组件。在测试模式下，测试模式信号220是受到一高电位电压VDD的趋动，而可导通该转换组件N1(230)，致使缓冲垫210可直接电性连接该中间内部节点，NODE1(291)，且该节点NODE1(291)亦连接该转换组件N3(290)的汲极，又，该转换组件N3(290)的源极是连接一内部参考信号节点240。如此，在测试模式下，参考信号将受控于外接缓冲垫210。
在常态模式期间，该测试模式信号250或220将处于低电位或未作动的状态，使得该反相器260将于信号261上产生一高电位的常态模式信号。且该常态模式信号在常态模式期间将令该转换组件N2(270)作动，而在常态模式下操作时，该缓冲垫210是连接到该常态模式内部节点280。此外，在常态模式期间，该测试模式信号220是处于低电位或未作动的状态，使得该转换组件N1(230)及该转换组件N3(290)处于断路的状态，致使该缓冲垫210与该内部参考信号节点(240)的连接路径呈现断路的状态。
又，如图2a所示的实施例，将其与习用电路相比较，该P型金属氧化半导体组件P1(292)是为增设的组件，且P1的汲极是连接该节点NODE1(291)，P1的源极是连接VDD，而P1的闸极则连接测试模式信号220。
接续，请参阅图2b，其是为传输至如第2a图所示实施例的施加于缓冲垫210上可变信号的时序图215；如图所示，该信号内有一负脉冲信号225，其电压是下降至-1伏特，甚至比-1伏特还低。在这负脉冲信号225期间，组件N1并非处于断路状态，使得该缓冲垫210与该中间内部节点NODE1(291)相导通。
又，在如图2b所示的负脉冲信号225期间，组件P1(292)是处于导通状态，且此组件P1(292)将提供电荷给该中间内部节点NODE1(291)，而保持该中间内部节点NODE1(291)的电位大于或等于0伏特，进而令组件N3保持在断路状态。该中间内部节点NODE1(291)的重要性，是容许该组件P1提供电荷给该中间内部节点NODE1(291)，进而可防止组件N3导通。而在常态模式下，该缓冲垫210将有效不与测试模式电路及内部参考信号节点(240)相通。如此，便可有效防止测试模式电路的误动作而导致芯片失效。因此，可藉增设组件N3(290)、组件P1(292)及中间内部节点NODE1(291)而有效解决第1 a图所示的习用技术电路中所存在的负脉冲信号输入缓冲垫噪声问题。
以上所述者，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。
权利要求
1.一种多用途缓冲垫的负电压抗噪声电路，其包括有一集成电路芯片的一输入/输出缓冲垫；一常态模式内部节点，其是连接至一常态模式电路；一测试模式内部节点，其是连接至一测试模式电路；一第一转换组件开关，其是连接该输入/输出缓冲垫与一中间内部节点；一第三转换组件开关，其是连接该输入/输出缓冲垫与该常态模式内部节点；其特征在于还包括有；一第二转换组件开关，其是连接该中间内部节点与该测试模式内部节点；一上升负载组件，其是连接一电源电压与该中间内部节点；及一反相器，其是将测试模式信号反相以产生一常态模式信号至第三转换组件开关的一第三闸。
2.一种用于多用途缓冲垫以提供一负电压抗噪声电路的方法，其特特征在于包括以下步骤第一步骤提供一测试模式信号，其是分别连接至该第一转换组件开关的闸极、该第二转换组件开关的闸极及一反相器，并藉由该反相器而将该测试模式信号反相运算以产生一常态模式信号；第二步骤选择该输入/输出缓冲垫是使用一常态模式功能及一测试模式功能的其中之一，以便该输入/输出缓冲垫在常态模式操作下是与该常态模式内部节点相导通，该输入/输出缓冲垫在测试模式操作下是与该测试模式内部节点相导通；该第一转换组件开关的一第一闸极作动是受控于该测试模式信号，且在测试模式下，该第一闸极作动令该输入/输出缓冲垫与中间内部节点相导通；该第二转换组件开关的一第二闸极作动是受控于该测试模式信号，且在测试模式下，该第二闸极作动令该中间内部节点与该测试模式内部节点相导通；该第三转换组件开关的一第三闸极作动是受控于该常态模式信号，且在常态模式下，该第三闸极作动令该输入/输出缓冲垫与该常态模式内部节点相导通；第三步骤该上升负载组件是提供电力给该中间内部节点，以令该中间内部节点的电位保持大于0伏特；该中间内部节点的电位保持大于0伏特，而在该输入/输出缓冲垫处于低电位的过渡期间内，将有效防止该第二转换组件开关被导通；在该输入/输出缓冲垫处于低电位的过渡期间内，防止该第二转换组件开关导通，将防止该中间内部节点在常态模式下与该测试模式内部节点相导通，进而避免常态模式下芯片失效。
全文摘要
一种集成电路芯片的抗噪声多用途输入/输出缓冲垫(I/O pad)的电路及其方法。此电路包括有一常态模式节点及一测试模式内部节点，分别用以连接一常态模式电路及一测试模式电路，且输入/输出缓冲垫是藉由复数个转换组件而分别电性连接常态模式电路及测试模式电路，此外，尚设有一第三转换组件、一负载组件及一中间内部节点，可藉由各构件的作用，而有效避免输入/输出缓冲垫在常态模式下，因输入负电压振荡的故而令连接测试模式电路的转换组件误开启而导通，致使芯片失效。
文档编号H03K19/0185GK1937407SQ20061008705
公开日2007年3月28日 申请日期2006年6月14日 优先权日2005年9月20日
发明者夏浚 申请人:钰创科技股份有限公司