专利名称：具有干扰补偿的信号处理的制作方法
技术领域：
本发明的一个方面涉及一种包括干扰补偿器的信号处理装置。例 如，该信号处理装置可以是对要显示的视频输入信号进行处理的视频 处理器。本发明的其它方面涉及一种信号处理方法、 一种针对信号处 理装置的计算机程序产品、以及一种信息表现系统。
背景技术：
US专利6， 310， 570描述了一种在出现时钟噪声干扰的情况下 工作的模数转换器。该模数转换器配备有采样时钟相位选择电路。这 使得该模数转换器能够以关于干扰噪声的适当采样时间间隔而工作。 该选择电路在多个采样时钟相位中选择适当的时钟相位。
US专利4， 768， 094描述了一种噪声抑制电路，其中仅在消隐 周期期间检测视频信号中的噪声。
US专利申请2005/0096002描述了一种用于抑制周期性干扰信号 的方法及设备，包括用于为周期性干扰信号提供周期长度的单元、 用于检测与干扰信号相对应的信号的干扰检测单元、以及用于减去与 干扰信号相对应的信号的减法单元。干扰检测单元对输入信号进行多 重迭加，并根据干扰信号的周期长度来对多重迭加后的输入信号进行 縮放，以检测与干扰信号相对应的信号。应该在语音暂停时确定与干 扰信号相对应的信号。这具有优点由于语音暂停中不存在有用的数 据分量，因此为了确定与干扰信号相对应的信号，可以在较少数量的 周期长度上进行平均。
发明内容
本发明的目的是提供一种较为简单的方式以减少周期性干扰信号
分量。本发明由独立权利要求所限定。从属权利要求限定了有利的实 施例。
根据本发明的方面， 一种处理器对包括期望的信号的输入信号进 行处理。这个期望的信号在时间间隔期间具有预定特性。干扰补偿器 基于所述时间间隔内出现的输入信号来存储干扰表示信号，所述期望 的信号在所述时间间隔期间具有预定特性。干扰表示信号表示周期性 干扰信号的至少一个周期。干扰补偿器基于干扰表示信号而为周期性 干扰信号重复地提供补偿。
本发明考虑了如下方面。在许多信号处理应用中，输入信号不仅 包括期望的信号，而且还包括一个或更多个干扰信号。这对于如下的 信号处理应用尤其准确其中执行各种不同处理的各种不同电路彼此 相对靠近，因为这些电路形成了集成电路或微型模块的一部分。从一 个电路至另一个电路的信号的串扰可能引起所述另一个电路中的干扰 信号。当电路彼此相对靠近时，这种串扰是难以避免的。此外，很难 或者甚至不可能借助于例如滤波来将干扰信号与期望的信号区分开。
干扰信号可以具有周期性的性质。例如，干扰信号可以由从一个 电路到具有不同时钟信号的另一个电路的时钟信号的串扰所引起。时 钟信号同步可以减轻干扰问题。各个电路的各个时钟信号具有相同频 率，或者恰好为基本时钟频率的整数倍。对各个时钟信号的各个相位 的适当设置能够避免由于时钟信号串扰所引起的干扰信号影响对期望 的信号的处理。前述现有技术看来采用了此方法。
然而，各个不同电路之间的信号同步可能对信号处理产生不利影 响或者甚至不可能实现。例如，优选地，与行频同步地对具有行频的 传统的模拟视频信号进行处理。该行频取决于视频信号而有所不同。 相比较而言，优选地，通过从晶体振荡器接收固定频率的时钟信号的 数字音频处理器对形成视频信号一部分的音频分量进行处理。类似地， 用于控制视频和音频处理的控制器也优选地接收固定频率的时钟信 号。因此，现有技术的方法不适于把视频处理、音频处理和控制功能 组合到单一集成电路或微型模块上的信号处理应用。
根据本发明的前述方面，基于时间间隔内出现的输入信号而产生
干扰表示信号，形成所述输入信号一部分的期望的信号在所述时间间 隔内具有预定特性。这个干扰表示信号表示周期性干扰信号的至少一 个周期。基于干扰表示信号，为所述周期性干扰信号提供补偿。
本发明不需要精确的信号同步。期望的信号在时间间隔期间具有 预定特性就已足够。由于期望的信号的先验知识，可以在该时间间隔 期间将干扰信号与期望的信号区分开。获得了干扰信号的知识。由于 该干扰信号具有周期性的性质，因此该知识可以用于预测该时间间隔 之外的干扰信号的延续，所述期望的信号在该时间间隔期间具有预定 特性。结果，所述干扰信号的知识(在所述期望的信号在其中具有预 定特性的时间间隔内所获得)可以用于对该时间间隔之外的干扰信号 进行有效地补偿。由于本发明不需要精确的信号同步，因此本发明允 许在多种应用中进行干扰抑制。
本发明的另一优点涉及如下方面。在上文中已经解释了本发明允 许在不需要精确信号同步的情况下进行干扰补偿。结果，本发明允许 将执行多种不同处理的多种不同电路集成在单个半导体芯片上或单个 微型模块中。该电路集成通常能够降低成本。例如，如果需要的话， 可以在单个半导体芯片上实现视频处理器、音频处理器和控制器，这 些处理器中的每一个都提供了高质量的信号处理。因此，本发明允许 降低成本。
下文将参考附图，对本发明的这些和其它方面进行更详细的描述。
图1是示出了视频显示系统的方框图，
图2是示出了形成视频显示系统的一部分的视频处理器的方框
图，
图3是示出了形成视频处理器的一部分的干扰补偿电路的方框
图，
图4是示出了干扰补偿电路所执行的操作的时间图。
具体实施方式
图1示出了视频显示装置(set) VDS。视频显示装置VDS包括 视频显示驱动器VDD、显示设备DPL、以及遥控设备RCD。视频显 示驱动器VDD包括输入电路INP、视频处理器VPR、音频处理器APR、 输出电路OUT、晶体振荡器XCO、以及控制器CTRL。视频显示驱动 器VDD接收来自各种视频源(未示出)的各种输入视频信号IVX、 IVY、 IVZ。例如，显示设备DPL可以是液晶类型的平板显示器。
视频显示驱动器VDD总体操作如下。假设用户在他的或她的遥 控设备RCD上选择特定视频源。遥控设备RCD向控制器CTRL发送 命令，该命令指示所要选择的特定视频源。作为响应，控制器CTRL 使输入电路INP选择该特定视频源。
输入电路INP从用户已选择的视频源的输入视频信号中获得一组 信号。这组信号包括模拟亮度信号YA、模拟第一色度信号UA、以及 模拟第二色度信号VA。这些信号表示视频信息，并将在下文中被通 称为模拟视频信号YA、 UA、 VA。这组信号还包括同步信号SY和音 频信号AU。同步信号SY可以包括各种分量，例如水平同步分量和垂 直同步分量。
视频处理器VPR将模拟视频信号YA、 UA、 VA转换成具有例如 26.63MHz的采样频率的数字视频信号。其后，视频处理器VPR对这 些数字视频信号进行处理，以便提高各个显示特性，例如锐度、亮度、 以及对比度。视频处理器VPR还可以提供各个视频特征，例如双窗口 和全景。用户可以借助他的或她的遥控设备RCD来调整一个或更多 个显示特性以及选择视频特征。视频处理器VPR将处理后的视频信号 YP、 UP、 VP施加到输出电路OUT。音频处理器APR对输入电路INP 所提供的音频信号AU进行处理，以获得处理后的音频信号AP，该音 频信号AP由输出电路OUT接收。
响应于处理后的视频信号YP、 UP、 VP、同步信号SY、以及处 理后的音频信号AP，输出电路OUT提供显示驱动器信号DDS。至此， 输出电路OUT可以执行各种信号处理操作，例如放大、电平移动、 产生偏压、以及同步。接收显示驱动器信号DDS的显示设备DPL显 示用户已选择的输入视频信号。显示设备DPL还可以产生输入视频信
号中所包括的声音。
晶体振荡器XCO产生具有24.58MHz频率的系统时钟信号CKS。 音频处理器APR和控制器CTRL接收该系统时钟信号CKS。系统时 钟信号CKS定义了形成音频处理器APR或控制器CTRL的一部分的 开关元件可以改变状态的离散时刻。
图2示出了视频处理器VPR。视频处理器VPR包括三个采样-保 持电路SH1、 SH2、 SH3 (每一个分别针对模拟视频信号YA、 UA、 VA中的一个信号)、以及三个干扰补偿电路IC1、 IC2、 IC3 (每一个 分别针对模拟视频信号YA、 UA、 VA中的一个信号)。视频处理器 VPR还包括模数转换器ADC、数字信号处理器DSP、以及时钟发生 器CKG。
视频处理器VPR操作如下。采样-保持电路SHl对模拟亮度信号 YA进行采样。具有26.63MHz频率的亮度采样时钟信号CKY定义了 采样-保持电路SHI从模拟亮度信号YA中采样的各个时刻。采样-保 持电路SHI提供了具有与亮度采样时钟信号CKY相等速率的模拟亮 度采样流YS。
采样-保持电路SH2、SH3以类似的方式分别对模拟第一色度信号 UA和模拟第二色度信号VA进行采样。第一色度采样时钟信号CKU 和第二色度采样时钟信号CKV分别定义了采样-保持电路SH2、 SH3 各自的采样操作。这些色度采样时钟信号CKU、 CKY可以具有与亮 度采样时钟信号CKY相同的频率(即26.63MHz)，或者可以具有不 同的频率。三个各自的采样时钟信号CKY、 CKU、 CKV中的每一个 都可以具有不同的相位。采样-保持电路SH2提供了模拟第一色度采 样流US。采样-保持电路SH3提供了模拟第二色度采样流VS。
图2示出采样-保持电路SHI所接收的模拟亮度信号YA可能 包括由于系统时钟信号CKS的串扰所造成的寄生分量。采样-保持电 路SHI将对这个寄生分量进行采样。这将在模拟亮度采样流YS中产 生折叠(folding)分量。该折叠分量具有2.05MHz的频率，这是系统 时钟信号CKS的频率(即24.58MHz)与亮度采样时钟信号CKY的 频率(即26.63MHz)之间的差。类似地，系统时钟信号CKS的串扰
可以在模拟第一色度采样流US以及模拟第二色度采样流VS中产生
2.05MHz的折叠分量。干扰补偿电路ICl抑制由于系统时钟信号CKS 的串扰所造成的折叠分量。干扰补偿电路ICl基于同步信号SY、亮 度时钟信号CKY、以及模拟亮度采样流YS自身实现此抑制。这将在 下文中进行更详细的说明。
干扰补偿电路ICl将干扰补偿后的模拟亮度采样流YSC施加到 模数转换器ADC。干扰补偿后的流YSC与模拟亮度采样流YS类似， 但实质上不存在已补偿的折叠分量。类似地，干扰补偿电路IC2提供 干扰补偿后的模拟第一色度采样流USC。干扰补偿电路IC3提供干扰 补偿后的模拟第二色度采样流VSC:。
模数转换器ADC将干扰补偿后的模拟亮度采样流YSC转换成数 字亮度信号YD。数字亮度信号YD是二进制值形式的数字亮度采样 流。模数转换器ADC为干扰补偿后的模拟亮度采样流YSC中的每个 采样产生二进制值。该二进制值反映了所涉及的采样的幅度。类似地， 模数转换器ADC将干扰补偿后的模拟第一色度采样流转换成数字第 一色度信号UD。模数转换器ADC将干扰补偿后的模拟第二色度采样 流转换成数字第二色度信号VD。
模数转换器ADC可以包括在时分多路传输(time-multiplexed) 模式下操作的单一模数转换电路。在转换周期中，该模数转换电路首 先产生针对模拟亮度采样的二进制值。其后，该模数转换电路产生针 对模拟第一色度采样的二进制值。其后，该模数转换电路产生针对模 拟第二色度采样的二进制值。这完成了转换周期，其后跟随着新的类 似的转换周期。
这种时分多路传输操作所需的模数时钟信号CKAD的频率是各 个采样时钟信号的频率的三倍。例如，模数时钟信号CKAD的频率可 以是79.89MHz，这是26.63MHz的三倍。该模数转换电路在模数时钟 信号CKAD的每个周期内产生针对采样的二进制值。转换周期包括模 数时钟信号CKAD的三个周期，这与各个采样时钟信号CKY、 CKU、 CKV的一个周期相对应。
数字信号处理器DSP对模数转换器ADC所提供的数字亮度信
号、数字第一色度信号UD、以及数字第二色度信号VD进行处理。 这种处理可以增强各个显示特性，例如上文所提到的锐度、亮度、以 及对比度。数字信号处理器DSP提供了也在图1中示出的处理后的视 频信号YP、 UP、 VP。数字信号处理器DSP接收处理时钟信号CKP， 其可以具有与各个采样时钟信号CKY、 CKU、 CKV的频率相等的频 率。即，处理时钟信号CKP的频率可以是26.63MHz。
时钟发生器CKG可以使用同步信号SY的一个或更多个分量来同 步各个采样时钟信号、模数时钟信号CKAD、以及处理时钟信号CKP。 例如，水平同步分量定义了行频。每一个前述的时钟信号可以是多个 行频。这允许视频处理器VPR针对感兴趣的输入视频信号中的每一行 而产生相同整数数目的采样，并对这些采样进行处理。此外，这允许 对各行上的各个采样进行正确的垂直对齐。
图3示出了干扰补偿电路IC1。干扰补偿电路IC1包括减法器 SUB、两个缓冲器BUF1和BUF2、单级开关SW、两个多级开关SWM1 和SWM2、存储单元阵列Cl-C13、以及开关控制器CSW。单级开关 SW可以在断开状态和闭合状态之间切换。两个多级开关SWM1和 SWM2中的每一个都可以切换到13个不同位置中的任何位置。在图3 中，附图标记表示这些不同位置。图3示出了切换到位置1的多级开 关SWM1以及同样切换到位置1的多级开关SWM2。存储单元阵列 C1-C13包括13个单独的存储单元Cl、 C2、 ...、 C12、 C13。每个单 独的存储单元C都能够存储干扰补偿电路IC1所接收的模拟亮度采样 流YS中的采样。
干扰补偿电路IC1操作如下。同步信号SY指示针对视频行的消 隐间隔。模拟亮度信号YA在该消隐间隔期间不包括任何视频信息。 各个模拟色度信号UA、 VA也是如此。结果，模拟亮度采样流YS实 质上在消隐间隔期间包括干扰信号。前述折叠分量是这些干扰信号之 一。在许多应用中，该折叠分量将是目前最重要的干扰信号。为此， 下文中将忽略该折叠分量以外的干扰信号。
在消隐间隔的至少一部分期间，单级开关SW处于闭合状态。当 单级开关SW处于闭合状态时，多级开关SWM1经历切换周期。切换
周期与亮度时钟信号CKY的13个周期相对应。多级开关SWM1在这 13个周期的每一个中具有不同位置。例如，多级开关SWM1在切换 周期的第一时段中具有位置1，在切换周期的第二时段中具有位置2， 等等，直到多级开关SWM1在切换周期的第12时段中具有位置12， 以及最后在切换周期的第13时段(即切换周期的最后一个时段)中具 有位置13。
模拟亮度采样流YS包括针对切换周期的每个时段的不同的模拟 亮度采样。因此，将把切换周期的第一时段中出现的模拟亮度采样存 储在存储单元Cl中。把切换周期的第二时段中出现的后续模拟亮度 采样存储在存储单元C2中，等等。因此，干扰补偿电路IC1使模拟 亮度采样流YS中的13个连续釆样存储在存储单元阵列C1-C13中。
存储在存储单元阵列C1-C13中的13个连续模拟亮度采样表示折 叠分量的完整周期。这是因为系统时钟信号CKS的频率实质上等于亮 度采样时钟信号CKY的频率(即26.63MHz)的十三分之十二。因此， 折叠分量的频率是亮度时钟信号的频率的十三分之一。结果，亮度时 钟信号的13个连续周期相当于折叠分量的一个周期。
干扰补偿电路IC1可以使多级开关SWM1在消隐间隔期间经历多 个一个的切换周期。这样，存储单元阵列C1-C13将包括13个连续模 拟亮度采样的不同组的平均。这允许更为精确地表示折叠分量的完整 周期。具有随机性质的噪声和其他采样误差得以减小，因为它们被平 均掉(average out)。
优选地，开关控制器SWC使多级开关SWM1经历消隐间隔所允 许的尽可能多的切换周期。例如，水平消隐间隔具有大约10微秒(戶) 的长度。折叠分量的完整周期大约持续0.5//8。因此，可以在水平消 隐间隔期间产生具有13个连续模拟亮度采样的各种不同组。在这个方 面，应注意，水平消隐间隔通常包括同步脉冲和颜色脉冲串。优选地， 开关控制器SWC防止多级开关SWM1在该脉冲或脉冲串出现时经历 切换周期。
现在假设消隐间隔已结束。在这种情况下，模拟亮度采样流YS 包括视频信息，此外还包括折叠分量。存储单元阵列C1-C13包括采
样序列S1、 S2.....S12、 S13，其表示折叠分量的完整周期。单级开
关SW处于断开状态。
开关控制器CSW使多级开关SWM2重复地经历切换周期，这与 上文所述的多级开关SWM1的切换周期相对应。结果，通过多级开关 SWM2对存储单元阵列C1-C13进行读出的缓冲器BUF2将提供干扰 补偿采样流ICS。干扰补偿采样流ICS是对折叠分量的完整周期的重
复再现，其由存储单元阵列C1-C13中的采样序列S1、 S2.....S12、
S13表示。显而易见的是，干扰补偿采样流ICS是对在消隐间隔期间 按照原样所记录的折叠分量的再现。
减法器SUB从模拟亮度采样流YS中减去干扰补偿采样流ICS。 这在相对大的程度上抵消了折叠分量。由此获得了干扰补偿后的模拟 亮度采样流YSC。
图4示出了在上文中已经参考图3进行描述的干扰补偿电路IC1 的操作。图4具有示出了亮度采样时钟信号CKY的各个时段的时间 轴T。时间轴T上的两个连续的小垂直线示出了亮度采样时钟周期 Pcky。图4示出了同步信号SY的水平同步分量以及单级开关SW、多 级开关SWM1以及多级开关SWM2的各个状态。同步信号SY的水平 同步分量在消隐间隔BLI期间具有第一状态，在消隐间隔BLI以外具 有第二状态。附图标记0和1分别表示第一状态和第二状态。
图4示出了在消隐间隔BLI开始后单级开关SW立刻从断开状态 切换到闭合状态。附图标记O和C分别表示断开状态和闭合状态。例 如，当消隐间隔BLI内的第一完整亮度采样时钟周期时段开始时，单 级开关SW从断开状态O切换到闭合状态C。图4还示出了在单级开 关SW从断开状态O切换到闭合状态C时多级开关SWM1经历切换 周期。图4借助附图标记1-13示出了如图3中的切换周期期间的各个 位置。图4所示的切换周期后可以跟随另一个切换周期。备选地，切 换周期可以仅为消隐间隔BLI期间的切换周期。在该情况下， 一旦切 换周期结束，单极开关SW从闭合状态C切换回到断开状态O。虚线 示出了上述过程。
图4示出了当水平同步分量从第一状态0回到第二状态1时，多
级开关SWM2在消隐间隔BLI的末端具有位置12。多级开关SWM2 的位置12只是示例。多级开关SWM2在消隐间隔BLI的末端处所具 有的位置取决于多级开关SWM1的切换周期。这是因为多级开关 SWM2与多级开关SWM1同步。
多级开关SWM1与多级开关SWM2之间的同步如下。假设使多 级开关SWM2持续地经历连续的切换周期。结果，多级开关SWM2 将在消隐间隔BLI期间经历切换周期。在这种情况下，优选地，多级 开关SWM2的切换周期应当与多级开关SWM1的切换周期相对应。 因此，图3中所示的干扰补偿采样流ICS将具有适当的相位，从而实 现令人满意的干扰补偿。
图2中所示的干扰补偿电路IC2、 IC3以实质上与上文所述的干 扰补偿电路IC1类似的方式进行操作。
优选地，为了实现相对良好的干扰补偿，考虑如下方面。优选地， 折叠分量应该在消隐间隔期间以及消隐间隔之外具有类似的特性。在
这种情况下，存储在存储单元阵列C1-C13中的采样序列S1、 S2.....
S12、 S13以相对良好的精度表示消隐间隔之外出现的折叠分量。由系 统时钟信号CKS的串扰所造成的折叠分量的特性取决于音频处理器 APR和控制器CTRL分别执行的过程。优选地，对接收系统时钟信号 CKS的音频处理器APR和控制器CTRL进行设置，使得这些在消隐 间隔期间和消隐间隔之外具有大致相同的活动等级。活动等级可以表 现为在系统时钟信号CKS的连续的各个周期期间改变状态的开关元 件的数量。
结论
上文中参考附图的详细描述示出了在各个独立权利要求中所列 举的如下特性。处理后的输入信号(YA)包括期望的信号。这个期望 的信号在时间间隔(BLI)期间具有预定特性。基于期望信号在其中 具有预定特性的时间间隔(BLI)内出现的输入信号(YA),产生干扰 表示信号(Sl-S13)。干扰表示信号(S1-S13)表示周期性干扰信号的 至少一个周期。基于干扰表示信号(S1-S13)，向周期性干扰信号提供
补偿(ics)。
上文中的详细描述还示出了在从属权利要求中所列举的各个可 选特性。可以结合前述特性来应用这些特性以产生优点。各个可选特 性在以下段落中强调。每个段落与特定的从属权利要求相对应。
采样-保持电路(SH1)对输入信号(YA)进行采样。存储单元 阵列(C1-C13)对在时间间隔(BLI)内获得的输入信号(YA)的采 样进行存储，输入信号(YA)在该时间间隔(BLI)内具有预定特性。 这些特性允许低成本的实现。
采样-保持电路(SH1)以大约等于输入信号(YA)中的周期性 干扰信号的频率(24.58MHz)的N/M的采样频率(26.63MHz)来进 行采样，N和M是整数值。这个特性还有助于低成本的实现，因为需 要相对少的存储单元以存储对周期性信号的周期的准确估计。
基于输入信号(YA)的连续采样的各个组产生干扰表示信号，输 入信号(YA)的连续采样的各个组是在输入信号(YA)在其中具有 预定特性的时间间隔(BLI)内获得的。每一组与周期性干扰信号的 周期相对应。这些特性允许相对精确的干扰补偿，因为具有随机性质 的误差被平均掉。
干扰补偿发生在采样-保持电路(SH1)和模数转换器(ADC)之 间。这个特性允许以相对适中的成本获得相对精确的干扰补偿。如果 将干扰补偿器置于在模数转换器之后，则将引入量化误差。
干扰补偿包括把输入信号(YA)的各个采样写入存储单元阵列 (C1-C13)的各个存储单元，所述输入信号(YA)的各个采样是在期 望的信号在其中具有预定特性的时间间隔(BLI)内获得的。干扰补 偿还包括读取存储在存储单元阵列(C1-C13)中的输入信号(YA)的 各个采样，以产生干扰补偿信号(ICS)。这些特性允许低成本的实现。
接收易于通过串扰引起周期性干扰信号的时钟信号(CKS)的处 理器(CTRL)在输入信号(YA)在其中具有预定特性的时间间隔(BLI) 内以及在该时间间隔(BLI)外具有基本类似的活动等级。这个特性 有助于精确的干扰补偿。
前述特性能够以各种不同的方式而实现。为了例证这点，简要地
指出了一些备选。
可以在任意类型的信号处理中有利地应用前述特性。视频信号处 理只是示例。例如，前述特性同样可以应用于蜂窝电话系统中的信号 处理，例如以GSM为縮写的已知的蜂窝电话系统。关键是期望的信 号包括这个期望的信号在其中具有预定特性的时间间隔。这个预定特 性不需一定是缺乏任何特定信息。例如，数据流内的报头中的预定比 特图案构成了预定特性。关键是存在期望的信号的某种形式的先验知 识。
可以在信号处理链中的多个不同点处执行根据本发明的干扰补 偿。详细描述仅提供了示例，在该示例中干扰补偿发生在采样-保持电 路和模数转换器之间。作为另一示例，干扰补偿还可以发生在模数转 换器之后。在这种实现中，在消隐间隔内收集数字采样以形成折叠分 量的周期的数字表示。然后，可以将这个数字表示用于对消隐间隔之 外的折叠分量进行补偿。还可以将干扰补偿器置于采样-保持电路之 前。在这种情况下，系统时钟信号的残余将构成需要被补偿的干扰信 号。然而，此备选通常不太有效，因为干扰补偿器和采样-保持电路之 间可能引入另外的残余。此外，此备选通常较为昂贵，因为需要被补 偿的干扰信号具有相对高的频率。
存在用于执行根据本发明的干扰补偿的多种不同方式。图3和图 4仅示出了示例，该示例包括将采样写入存储单元阵列，随后对存储 在存储单元阵列中的采样进行周期性读取。根据本发明的干扰补偿可 以包括更完善且更复杂的信号处理。例如，可以对在期望的信号在其 中具有预定特性的时间间隔内所收集的输入信号采样进行外插和内插 操作。这允许针对信号可能具有的任意频率对周期性干扰信号的周期 进行精确估计。根据本发明的干扰补偿器可以包括执行完善的信号分 析以便对周期性干扰信号进行准确的估计并重建该信号的任意硬件或 软件，或是两者。
存在借助于硬件项或软件项或两者来实现功能的若干方式。在这 个方面，附图是概略的，每个附图仅表示本发明的一个可能的实施例。 因此，尽管附图把不同的功能示出为不同的块，然而这决非排除单一 一项硬件或软件执行若干功能。也没有排除软件项或硬件项或两者的 组合执行一项功能。
这里所进行的说明在对参考附图的详细描述进行论证之前，例证 而非限制了本发明。存在落入所附权利要求的范围内的多个备选。权 利要求中的任意附图标记不应被解释为对权利要求造成限制。词"包 括"不排除权利要求中所列出的元件或步骤之外的其它元件或步骤的 存在。元件或步骤之前的词"一个"或"一"不排除多个该元件或步 骤的存在。
权利要求
1.一种信号处理装置(VDD；VPR)，用于减少输入信号(YA)中的周期性干扰信号分量以获得期望的信号，所述信号处理装置包括第一电路(SWM1，C1-C13)，用于基于时间间隔(BLI)期间的输入信号(YA)而存储表示周期性干扰信号的至少一个周期的干扰表示信号(S1-S13)，所述期望的信号在所述时间间隔(BLI)期间具有预定义的特性，以及第二电路(SWM2，SUB)，用于基于所述干扰表示信号(S1-S13)为所述周期性干扰信号重复地提供补偿。
2. 根据权利要求1所述的信号处理装置，所述第一电路包括 采样-保持电路(SH1)，用于对输入信号(YA)进行采样；以及 存储单元阵列(Cl-C13)，用于存储在时间间隔(BLI)内所获得的输入信号(YA)的采样，所述输入信号(YA)在所述时间间隔(BLI) 中具有预定义的特性。
3. 根据权利要求2所述的信号处理装置，所述采样-保持电路 (SH1)被设置为以采样频率(26.63MHz)进行采样，所述采样频率 (26.63MHz)大约是输入信号(YA)中的周期性干扰信号的频率 (24.58MHz)的N/M倍，N和M是整数值。
4. 根据权利要求2所述的信号处理装置，所述第一电路被设置为 基于输入信号(YA)的连续采样的各个组来产生干扰表示信号(Sl-S13)，所述输入信号(YA)的连续采样的各个组是在时间间隔 (BLI)内获得的，所述输入信号(YA)在所述时间间隔(BLI)中具有预定义的特性，所述各个组中的每一个组与所述周期性干扰信号的周期相对应。
5. 根据权利要求2所述的信号处理装置，其中 所述第一电路包括写入装置(SWM1)，该写入装置用于把输入信号(YA)的各个采样写入存储单元阵列(C1-C13)中的各个存储单元， 所述输入信号(YA)的各个采样是在时间间隔(BLI)内获得的，所述期望的信号在所述时间间隔(BLI)期间具有预定义的特性；以及所述第二电路包括读取装置(SWM2)，该读取装置用于循环地读 取存储在所述存储单元阵列(C1-C13)中的输入信号(YA)的各个采 样，以产生干扰补偿信号(ISC)。
6. 根据权利要求1所述的信号处理装置，所述信号处理装置包括: 处理器(CTRL)，被耦合成接收易于通过串扰引起周期性干扰信号的时钟信号(CKS)，所述处理器(CTRL)被设置为在时间间隔(BLI) 内与在该时间间隔(BLI)外具有基本类似的活动等级，输入信号(YA) 在所述时间间隔(BLI)中具有预定义的特性。
7. —种用于减少输入信号(YA)中的周期性干扰信号分量以获得 期望的信号的方法，所述方法包括干扰确定步骤，其中，基于时间间隔(BLI)期间的输入信号(YA) 而存储表示周期性干扰信号的至少一个周期的干扰表示信号 (Sl-S13)，所述期望的信号在所述时间间隔(BLI)期间具有预定义 的特性；以及干扰补偿步骤，其中，基于所述干扰表示信号(S1-S13),为所述 周期性干扰信号重复地提供补偿。
8. —种包括指令集的计算机程序产品，当把所述指令集加载到信 号处理装置时，所述信号处理装置能够执行根据权利要求7所述的方 法。
9. 一种信息表现系统(VDS)，包括根据权利要求1所述的信号处 理装置(VDD)以及一种信息表现设备(DPL)，所述信息表现设备(DPL)用于表现由所述信号处理装置提供的输出信号。
全文摘要
一种处理器，减少了输入信号中的周期性干扰信号分量，以获得期望的信号。这个期望的信号在时间间隔期间具有预定特性。首先，基于所述时间间隔内出现的输入信号而存储(SWM1，C1-C13)干扰表示信号(S1-S13)，所述期望的信号在所述时间间隔期间具有预定特性。所述干扰表示信号(S1-S13)表示周期性干扰信号的至少一个周期。然后，基于干扰表示信号(S1-S13)，为所述周期性干扰信号重复地提供(SWM2，SUB)补偿(ICS)。
文档编号H03M1/10GK101194425SQ200680020919
公开日2008年6月4日 申请日期2006年5月30日 优先权日2005年6月14日
发明者埃德温·沙佩东克, 扬·H·汉斯特拉, 维勒布罗德斯·G·特拉 申请人:Nxp股份有限公司