专利名称：Cmos驱动电路的制作方法
技术领域：
本发明涉及一种开关驱动电路，特别涉及一种CMOS驱动电路。
技术背景随着半导体行业的飞速发展，各类功率芯片的应用领域不断扩大，例如， 交流电机的控制、平板显示器的驱动电路、打印机驱动电路以及声音功放系 统等等，而这些驱动芯片都需要驱动负载。功率晶体管(MOSFET)具有导通电阻低、负载电流大的优点，因而非 常适合用作开关电源(switch-mode power supplies, SMPS)的整流组件。功 率MOSFET重要特4正就是其导通电阻Ao" ， 越大，说明功率MOSFET的 输出功率越大，转换效率越高。理想状态下导通电阻^"为零，功率MOSFET 在实际工作中，导通电阻由如下公式表示7 o" =-^~~^/^Cm(VGS - Kr)其中，//为载流子的迁移率，C。^为功率MOSFET的单位面积的栅极电容；L为功率MOSFET的宽长比；(V。s-r》为过驱动电压，其中Vcs为功率 MOSFET的栅极上加的调制驱动电压，、为功率MOSFET的阈值电压。由上式可以看出，T越大，(vgs-"越大，"朋越小。在现有技术中，通常通过增加功率MOSFET的宽长比L即通过增加功率MOSFET的面积来提高功率 MOSFET的输出功率。但是，增加面积就增加了集成电路的成本。同时，由 上式还可以看出，功率MOSFET的《0"还与过驱动电压(^3-^)有关，过驱动电压匸v。s—W越大，i o"越小，表明功率MOSFET的输出功率越大，功率 MOSFET输入的调制驱动电压vcs通常通过驱动电^^实现。当前，通常采用具有至少一级緩沖级的CMOS驱动电路驱动功率 MOSFET。所述CMOS驱动电路的每个緩沖级在电源与地之间有一个PMOS 晶体管和一个NMOS晶体管，CMOS结构可以实现在一个控制信号的前提下， PMOS晶体管为开启态(关闭态)时候，NMOS晶体管为关闭态(开启态)。 当PMOS晶体管为开启态、NMOS晶体管为关闭态的时候，输出端与电源短 接，输出高电位；而当PMOS晶体管为关闭态、NMOS晶体管为开启态的时 候，输出端与地短接，输出低电位。专利号为7126388的美国专利公开一种CMOS驱动电路，参照附图1给 出现有技术的CMOS驱动电路100的两级緩冲级27,该专利公开的CMOS 驱动电路由多级緩冲级构成，每个緩冲级的PMOS晶体管55的源极与直流 电压输入端41相连、漏极与NMOS晶体管56漏极相连并且引出作为本级緩 冲级的输出端49; NMOS晶体管56的源极接端口 50,端口 50—般情况下接 地；PMOS晶体管55的^f册极与NMOS晶体管56的栅极相连且与上一緩沖级 的输出端相连；首级緩沖级的PMOS晶体管的栅极与NMOS晶体管的栅极输 入由时钟产生的时序信号，末级緩冲级的输出端与功率晶体管的栅极相连， 每个緩沖级的PMOS晶体管和NMOS晶体管的面积比上一緩沖级的晶体管的 面积要大，以获得4交大的驱动电流。但是采用上述CMOS驱动电路驱动功率晶体管，其输出的调制驱动电压 为单一电压，如果这个电压比较低，功率晶体管的输出功率就比较小。要增 大功率晶体管的输出功率，需要增大功率晶体管的面积，这就增加了生产成 本。在有些多电压系统中，比如电压变换电路中，现有技术的CMOS驱动电 路未能灵活利用高电压的驱动能力。
发明内容
本发明解决的问题提供一种CMOS驱动电路，充分利用多电压系统中电 压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压 中较高电压转换成调制驱动电压并通过输出端输出，提高了 CMOS驱动电路 的驱动负载能力。
为解决上述问题，本发明提供一种CMOS驱动电路，包括
第一直流输入端，用于输入第一直流输入电压；
第二直流输入端，用于输入第二直流输入电压；
第一多级緩沖级，与第一直流输入端相连，所述第一多级緩冲级包括至 少一级緩冲级，用于逐级放大输出电流；
第二多级緩冲级，与第二直流输入端相连，所述第二多级緩沖级包括至 少一级緩沖级，用于逐级放大输出电流；
输出缓沖级，根据第一、第二直流输入电压的大小比较结果和多级緩冲 级的末级输出的时序信号，将第一、第二直流输入电压中较大者转换成调制 驱动电压输出。
所述输出緩冲级包括
比较器，用于比较第一、第二直流输入电压的大小；
第一转换电路，当第一直流输入电压大于第二直流输入电压时，所述第 一转换电路根据第 一多级緩沖级的末级输出的时序信号将第 一直流输入电压 转换成调制驱动电压并通过CMOS驱动电路的输出端输出；
第二转换电路，当第二直流输入电压大于第一直流输入电压时，所述第 二转换电路根据第二多级緩冲级的末级输出的时序信号将第二直流输入电压 转换成调制驱动电压并通过CMOS驱动电路的输出端输出。所述第一转换电路包括
第一PMOS晶体管，体电极与第一直流输入端相连；
第一晶体管开关，由PMOS晶体管构成，与第一PMOS晶体管相连成背 对背的二^L管并引出两端， 一端与第一直流输入端相连、另一端作为CMOS 驱动电路的输出端，第一晶体管开关的体电极与CMOS驱动电路的输出端或 者第二直流输入端相连；
第一NMOS晶体管，漏极与输出端相连，体电极与源极相连并接地；
所述第二转换电路包括
第二PMOS晶体管，体电极与第二直流输入端相连；
第二晶体管开关，由PMOS晶体管构成，与第二PMOS晶体管相连成背 对背的二极管并引出两端， 一端与第二输入直流端相连、另一端作为CMOS 驱动电路的输出端，第二晶体管开关的体电极与CMOS驱动电路的输出端或 者第一直流输入端相连；
第二NMOS晶体管，所述第二NMOS晶体管漏极与输出端相连、体电极 与源极相连并接地；
当第 一 直流输入电压高于第二直流输入电压时，第 一转换电路的第 一 晶 体管开关输入比较器输出的比较信号使第一晶体管开关导通，第二转换电路 的第二晶体管开关断开，第一PMOS晶体管和第一NMOS晶体管的栅极输入 第一多级緩冲级的末级输出的第一时序信号，第二PMOS晶体管的栅极输入 第二直流输入电压、第二 NMOS晶体管的栅极输入零电位；
当第二直流输入电压高于第一直流输入电压时，第一转换电路的第一晶 体管开关输入比较器输出的比较信号使第一晶体管开关断开，第二转换电路 的第二晶体管开关导通，第二PMOS晶体管和第二NMOS晶体管的栅极输入第二多级緩冲级的末级输出的第二时序信号，第一PMOS晶体管的栅极输入
第一直流输入电压、第一NMOS晶体管的栅极输入零电位。
所述输出緩冲级还包括第一、第二侦测电路，分别输入第一、第二直流 输入电压，产生第一、第二电压。
所述比较器输入端同时输入第一、第二电压，输出端与第一晶体管开关 的栅极和反相器的输入端相连，反相器的输出端与第二晶体管开关的栅极相连。
所述CMOS驱动电路的输出端与功率晶体管相连。
与现有技术相比，本发明具有以下优点本发明的CMOS驱动电路通过 在现有技术的CMOS驱动电路的末级緩冲级加入带有晶体管开关的输出緩冲 级用以驱动功率晶体管。所述输出緩冲级具有两个直流输入电压输入端，充 分利用了多电压系统中电压变换电路的高电压作为其中一个直流输入电压， 通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输 出，提高了 CMOS驱动电路的驱动负载能力，使得与输出緩沖级相连的功率 晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力， 在相同输出功率时，可以降低功率晶体管的面积。
图1是现有技术的具有两级緩冲级的CMOS驱动电路；
图2是本发明的一个实施例的CMOS驱动电路的模块图3A至3D给出本发明的一个实施例的第一转换电路和第二转换电路；
图4是本发明的一个实施例的输出緩沖级电路；
图5是采用本发明的一个实施例的CMOS驱动电路输出的调制驱动电压。
具体实施方式
本发明提供一种CMOS驱动电路，在现有CMOS驱动电路的末级緩冲级
加入带有晶体管开关的输出緩冲级用以驱动功率晶体管。所述输出緩沖级具 有两个直流输入电压输入端，通过将两个直流输入电压中较高电压转换成调
制驱动电压并通过输出端输出，提高了 CMOS驱动电路的驱动负载能力，使 得与输出缓沖级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的 功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面 积。
本发明首先提供一种CMOS驱动电路， 一种CMOS驱动电路，包括第 一直流输入端，用于输入第一直流输入电压；第二直流输入端，用于输入第 二直流输入电压；第一多级緩冲级，与第一直流输入端相连，所述第一多级 緩沖级包括至少一级緩冲级，用于逐级放大输出电流；第二多级緩沖级，与 第二直流输入端相连，所述第二多级緩冲级包括至少一级緩沖级，用于逐级 放大输出电流；输出緩冲级，根据第一、第二直流输入电压的大小比较结果 和多级緩沖级的末级输出的时序信号，将第一、第二直流输入电压中较大者 转换成调制驱动电压输出。
参照图2给出本发明的CMOS驱动电路的模块图，所述CMOS驱动电路 200包括第 一直流输入端，用于输入第 一 直流输入电压V1:第二直流输入 端，用于输入第一直流输入电压V2。可选的实施方式为，第一直流输入电压 VI为通过电池产生；所述第二直流输入电压V2为通过直流/直流转换器 (DC-DC converter)产生。
所述CMOS驱动电路200还包括第一多级緩冲级100,与第一直流输入 端相连，所述第一多级緩沖级100包括至少一级緩冲级，用于逐级放大输出 电流；第二多级緩沖级100，，与第二直流输入端相连，所述第二多级緩沖级 100，包括至少一级緩冲级，用于逐级放大输出电流；所述第一多级緩冲级100 和第二多级缓沖级100'即为现有技术的CMOS驱动电路，详见图1。所述第一多级緩沖级ioo、第二多级緩冲级IOO，可以相同，也可以不同。
所述CMOS驱动电路200还包括输出緩冲级，所述输出緩冲级进一步包
括
比4吏器206，用于比较第一直流输入电压VI和第二直流输入电压V2的 大小，比较器的比较信号分别输入第一转换电路204和第二转换电路205。
第一转换电路204，与第一多级緩冲级100的末级输出端相连，当第一直 流输入电压VI大于第二直流输入电压V2，所述第一转换电路204将第一直 流输入电压VI转换成调制驱动电压并通过CMOS驱动电路200的输出端输 出。
第二转换电路205,与第二多级緩冲级100'的末级输出端相连，当第二 直流输入电压V2大于第一直流输入电压VI,所述第二转换电路205将第二 直流输入电压V2转换成调制驱动电压并通过CMOS驱动电路200的输出端 输出。
参照图3A至3D给出本发明的第一转换电路204和第二转换电路205。 首先参照图3A，所述第一转换电路204包括
第一 PMOS晶体管Pl，所述第一 PMOS晶体管Pl的体电极与第一直流 输入端相连；
第一晶体管开关P2，所述第一晶体管开关P2由PMOS晶体管构成，所 述第一PMOS晶体管Pl和第一晶体管开关P2相连成背对背的二极管并引出 两端， 一端与第一输入直流端相连、 一端作为CMOS驱动电路的输出端，第 一晶体管开关P2的体电极与CMOS驱动电路的输出端相连；
第一 NMOS晶体管Nl,所述第一 NMOS晶体管Nl的漏极与CMOS驱 动电路的输出端相连、体电极与源极相连并接地。所述第二转换电路包括第二 PMOS晶体管P3，所述第二 PMOS晶体管P3的体电极与第二直流 输入端相连，；第二晶体管开关P4，所述第二晶体管开关P4由PMOS晶体管构成，所 述第二 PMOS晶体管P3和第二晶体管开关P4相连成背对背的二极管并引出 两端， 一端与第二输入直流端相连、 一端作为CMOS驱动电路的输出端，第 二晶体管开关P4的体电极与CMOS驱动电路的输出端相连；第二 NMOS晶体管N2，所述第二 NMOS晶体管N2的漏极与CMOS驱 动电路输出端相连、体电极与源极相连并接地。当第一直流输入电压V1高于第二直流输入电压V2时，第一转换电路204 的比较器206输出的比较信号Sl输入至第一晶体管开关P2,使第一晶体管开 关P2导通，使第二转换电路205的第二晶体管开关P4断开，第一PMOS晶 体管Pl和第一NMOS晶体管Nl的栅极输入第一多级緩沖级100的末级输出 的第一时序信号，第二PMOS晶体管的栅极输入第二直流输入电压V2、第二 NMOS晶体管的4册极输入零电位；当第二直流输入电压V2高于第一直流输入电压VI时，比较器206输出 的比较信号S2输入至第一转换电路204的第一晶体管开关P2，使第一晶体管 开关P2断开，使第二转换电路205的第二晶体管开关P4导通，第二PMOS 晶体管P3和第二 NMOS晶体管N2的栅极输入第二多级緩沖级100，的末级 输出的第二时序信号，第一 PMOS晶体管Pl的栅极输入第一直流输入电压 VI、第一 NMOS晶体管Nl的栅极输入零电位。本实施例的第一 PMOS晶体管Pl和第一 NMOS晶体管Nl是第 一多级緩 沖级100末级的PMOS晶体管和NMOS晶体管面积的3-20倍；第二 PMOS 晶体管P3和第二 NMOS晶体管N2的面积是第二多级緩冲级100，末级的PMOS晶体管和NMOS晶体管面积的3-20倍。本实施例中的第一PMOS晶体管Pl和第一晶体管开关P2相连成背对背 的二极管和第二 PMOS晶体管P3和第二晶体管开关P4相连成背对背的二极 管的连接方式有多种，参照图3B，与图3A的区别在于第一晶体管开关P2的 体电极与第二直流输入端相连、第二晶体管开关P4的体电极与第一直流输入 端相连。参照图3C,将第一PMOS晶体管Pl和第一晶体管开关P2位置颠倒； 将第二PMOS晶体管P3和第二晶体管开关P4位置颠倒；第一PMOS晶体管 Pl的体电极与第一直流输入端相连，第一晶体管开关P2的体电极与CMOS 驱动电路的输出端相连；第二 PMOS晶体管P3的体电极与第二直流输入端相 连，第二晶体管开关P4的体电极与CMOS驱动电路的输出端相连。参照图 3D，与图3C的不同在于第一晶体管开关P2的体电极与第 一直流输入端相连， 第二晶体管开关P4的体电极与第二直流输入端相连。第一 PMOS晶体管Pl和第一晶体管开关P2、第二 PMOS晶体管P3和第 二晶体管开关P4的连接方式除了图3A至3D还有其它形式，比如将第一转 换电路204的第一 PMOS晶体管Pl和第一晶体管开关P2位置颠倒如图3C 和3D中的第一转换电路204;而第二转换电路205的第二 PMOS晶体管P3 和第二晶体管开关P4的位置不颠倒，如图3A和3B中的第二转换电路205。 经过上述变形，均满足以下条件即第一转换电路204的第一PMOS晶体管 Pl的体电极与第一直流输入端相连、第一晶体管开关P2的体电极与CMOS 驱动电路200的输出端或者第二直流输入端相连；第二转换电路205的第二 PMOS晶体管P3的体电极与第一直流输入端相连，第二晶体管开关P4的体 电极与CMOS驱动电^各200的输出端或者第二直流输入端相连。在此不应过 多限制本发明的保护范围。参照图4给出本发明的一个实施例的输出緩冲级的具体结构。所述输出 緩沖级的第一转换电路204和第二转换电路205按照图3A的连接方式，此部分不作赘述。所述输出緩冲级还包括第一侦测电路202，用于产生第一电压V3。所述 第一侦测电^各202与第一直流输入端相连，第一侦测电^各202包括串联的第 一电阻R1、第二电阻R2，第二电阻R2的一端接地，经过第二电阻R2分压， 产生第一电压值V3。所述输出緩冲级还包括第二侦测电路203,用于产生第二电压V4。所述 第二侦测电路203与第二直流输入端相连，第二侦测电路203包括串联的第 三电阻R3、第四电阻R4，第四电阻R4的另一端4妄地，经过第四电阻R4的 分压，产生第二电压值V4。所述第二电阻R2与第四电阻R4的分压比例相同，即R2/(R1+R2)与 R4/(R3+R4)比值相同，相对应地，V3/V1与V4/V2的比值相同。所述输出緩冲级的比较器206输入端同时输入第一电压V3、第二电压 V4,输出端与第一晶体管开关P2的栅极和反相器INV的输入端相连，反相 器INV的输出端与第二晶体管开关P4的栅极相连。所述输出緩冲级的输出端与功率晶体管相连。继续参照图4，下面给出本发明的输出緩冲级200具体工作描述。首先输出緩沖级的第一、第二直流输入端分别输入第一直流输入电压VI 和第二直流输入电压V2 。第 一侦测电路202和第二侦测电路203产生第 一 电压V3和第二电压V4, 并JU命入比较-器206的两个，t入端 当第一电压V3大于第二电压V4即第一直流输入电压VI大于第二直流 输入电压V2时，比较器206输出的比较信号Sl为零电压信号输入第一转换 电路204的第一晶体管开关P2的栅极，此时第一晶体管开关P2开启；同时比较信号经过反相器INV，产生比较信号的反相并且输入第二转换电路205 的第二晶体管开关P4的栅极，此时第二晶体管开关P4断开，第二转换电路 205不能形成通路。为了保证第二转换电路的不工作，同时，第二转换电路 205的第二 PMOS晶体管P3的栅极输入第二直流输入电压，第二 NMOS晶 体管N2的一册极输入零电压。第一 PMOS晶体管Pl和第一 NMOS晶体管Nl的栅极上输入的第 一时序 信号为由第一多级緩冲级100产生(未示出)。当第一时序信号为低电压信号 时刻，第一转换电路204的第一 PMOS晶体管Pl开启，第一 NMOS晶体管 Nl不开启；此时输出端输出的电压Vout为第一直流输入电压VI值。在第一PMOS晶体管P1和第一NMOS晶体管N1的一册极上的第一时序信 号为高电压信号时刻，第一转换电路204的第一PMOS晶体管Pl不开启，第 一NMOS晶体管N1开启；此时输出端输出的电压Vout为零电压信号。随着时序信号的变换，输出端输出电压Vout为低电压为零、高电压为VI 的调制驱动电压。当第一电压V3小于第二电压V4即第一直流输入电压V1小于第二直流 输入电压V2时，比较器206输出的比较信号为高电压信号，即第一转换电路 204的第一晶体管开关P2的栅极输入的比较信号Sl为高电压信号，此时第一 晶体管开关P2断开，第一转换电路204不导通；比较信号经过反相器INV, 比较信号Sl变为S2即为零电压信号并且输入第二转换电路205的第二晶体 管开关P4的栅极，此时第二晶体管开关P4开启。同时，为了保证第一转换丄-A卞"t 乂A r^n cU~ — ti"n mo 曰/备r i aA 4niL477 、 梦 一 古、、六务& 、 rb n: 梦^y分zi、，l1^1 "、j ， >p — r丄v丄v^。日日'r十、'巨 r丄口viwi乂利'j v不_ //'uwj v ^tu/工，不一NMOS晶体管Nl的栅极输入零电压。第二PMOS晶体管P3和第二NMOS晶体管N2的栅极上输入的第二时序 信号为由第二多级緩冲级100，产生(未示出)。在第二时序信号为低电压信号时刻，第二转换电3各205的第二 PMOS晶体管P3开启，第二 NMOS晶体 管N2不开启；此时输出端输出的电压Vout为第二直流输入电压V2值。在第二PMOS晶体管P3和第二NMOS晶体管N2的栅极上的第二时序信 号为高电压信号时刻，第二转换电路205的第二PMOS晶体管P3不开启，第 二NMOS晶体管N2开启；此时输出端输出的电压Vout为零电压信号。随着时序信号的变换，输出端输出电压Vout为低电压为零、高电压为V2 的调制驱动电压。图5为采用本发明的CMOS驱动电路的输出结果，第一直流输入端输入 的第一直流输入电压VI为电池电压，电压为1.0V;第二直流输入端输入的 第二直流输入电压V2为直流/直流转换电路(DC-DC converter)的输出电压。 当直流/直流转换电路的输出电压即第二直流输入电压V2小于第一直流输入 电压VI时，对应于图中5中1.186ms时刻之前，输出緩沖级的输出端输出的 输出电压Vout为高电压为VI、低电压为零伏的调制驱动电压；当直流/直流 转换电路的输出电压即第二直流输入电压V2 (2.5V)大于第一直流输入电压 VI时，对应于图中5中1.19ms时刻之后，输出緩冲级的输出端输出的输出电 压Vout为高电压为V2、 4氐电压为零伏的调制驱动电压。本发明的CMOS驱动电路通过在现有技术的CMOS驱动电路的末级緩冲 级加入带有晶体管开关的输出緩沖级用以驱动功率晶体管。所述输出緩冲级 具有两个直流输入电压输入端，充分利用了多电压系统中电压变换电路的高 电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换 成调制驱动电压并通过输出端输出，提高了 CMOS驱动电路的驱动负载能力， 使得与输出緩沖级相连的功率晶体管的导通电阻降低，减少了功率晶体管上 的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的 面积。虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种CMOS驱动电路，其特征在于，包括第一直流输入端，用于输入第一直流输入电压；第二直流输入端，用于输入第二直流输入电压；第一多级缓冲级，与第一直流输入端相连，所述第一多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；第二多级缓冲级，与第二直流输入端相连，所述第二多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；输出缓冲级，根据第一、第二直流输入电压的大小比较结果和多级缓冲级的末级输出的时序信号，将第一、第二直流输入电压中较大者转换成调制驱动电压输出。
2. 根据权利要求1所述的CMOS驱动电路，其特征在于，所述输出緩沖级包 括比较器，用于比较第一、第二直流输入电压的大小；第一转换电路，当第一直流输入电压大于第二直流输入电压时，所述第一 转换电路根据第一多级緩冲级的末级输出的时序信号将第一直流输入电压转 换成调制驱动电压并通过CMOS驱动电路的输出端输出；第二转换电路，当第二直流输入电压大于第一直流输入电压时，所述第二 转换电路根据第二多级缓沖级的末级输出的时序信号将第二直流输入电压转 换成调制驱动电压并通过CMOS驱动电路的输出端输出。
3. 根据权利要求2所迷的CMOS驱动电路，其特征在于，所述第一转换电路 包括第一PMOS晶体管，体电极与第一直流输入端相连； 第一晶体管开关，由PMOS晶体管构成，与第一 PMOS晶体管相连成背 对背的二极管并引出两端， 一端与第一直流输入端相连、另一端作为CMOS驱动电路的输出端，第一晶体管开关的体电极与CMOS驱动电路的输出端或者第二直流输入端相连；第一NMOS晶体管，漏极与输出端相连，体电极与源极相连并接地； 所述第二转换电路包括第二PMOS晶体管，体电极与第二直流输入端相连；第二晶体管开关，由PMOS晶体管构成，与第二 PMOS晶体管相连成背 对背的二极管并引出两端， 一端与第二输入直流端相连、另一端作为CMOS 驱动电路的输出端，第二晶体管开关的体电极与CMOS驱动电路的输出端或 者第 一直流输入端相连；第二NMOS晶体管，所述第二NMOS晶体管漏极与输出端相连、体电极 与源极相连并接地；当第一直流输入电压高于第二直流输入电压时，第一转换电路的第一晶体 管开关输入比较器输出的比较信号使第一晶体管开关导通，第二转换电路的 第二晶体管开关断开，第一PMOS晶体管和第一NMOS晶体管的栅极输入第 一多级缓冲级的末级输出的第一时序信号，第二PMOS晶体管的栅极输入第 二直流输入电压、第二 NMOS晶体管的4册;f及输入零电位；当第二直流输入电压高于第一直流输入电压时，第 一转换电^^的第 一晶体 管开关输入比较器输出的比较信号使第一晶体管开关断开，第二转换电路的 第二晶体管开关导通，第二PMOS晶体管和第二NMOS晶体管的栅极输入第 二多级緩冲级的末级输出的第二时序信号，第一 PMOS晶体管的栅极输入第 一直流输入电压、第一 NMOS晶体管的栅极输入零电位。
4. 根据权利要求3所述的CMOS驱动电路，其特征在于，所述输出緩沖级还 包括第一、第二侦测电路，分别输入第一、第二直流输入电压，产生第一、 第二电压。
5. 根据权利要求4所述的CMOS驱动电路，其特征在于，所述比较器输入端同时输入第一、第二电压，输出端与第一晶体管开关的栅极和反相器的输 入端相连，反相器的输出端与第二晶体管开关的栅极相连。
6.根据权利要求1至5中任一所述的CMOS驱动电路，其特征在于，所述 CM 0 S驱动电路的输出端与功率晶体管相连。
全文摘要
一种CMOS驱动电路，通过在现有技术的CMOS驱动电路的末级缓冲级加入带有晶体管开关的输出缓冲级用以驱动功率晶体管。所述输出缓冲级具有两个直流输入电压输入端，充分利用了多电压系统中的电压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力，使得与输出缓冲级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面积。
文档编号H03K19/00GK101295975SQ20071004024
公开日2008年10月29日 申请日期2007年4月24日 优先权日2007年4月24日
发明者丁建国, 林庆龙 申请人:中芯国际集成电路制造(上海)有限公司